

DISEÑO DE CIRCUITOS DIGITALES CON VHDL Programa de Ingeniería Electrónica y Telecomunicaciones Docente: Ing. Fulvio Yesid Vivas Cantero



MAQUINAS DE ESTADO

Alejandra Benavides Rosero Oscar Matabajoy Narváez Evelin Ortiz Cabrera

UNIVERSIDAD DEL CAUCA


Facultad de Ingeniería Electrónica y Telecomunicaciones Ingeniería Electrónica y Telecomunicaciones Popayán 29 de mayo de 2023



DISEÑO DE CIRCUITOS DIGITALES CON VHDL Programa de Ingeniería Electrónica y Telecomunicaciones Docente: Ing. Fulvio Yesid Vivas Cantero



MAQUINA DE ESTADOS PRINCIPAL



MAQUINA DE ESTADOS SECUNDARIA: CONTRASEÑAS

