



【中泰电子】AI系列之CPU：推理时代迎价值重估

分析师：

王芳 S0740521120002，杨旭 S0740521120001，

李雪峰 S0740522080004

中泰证券研究所
专业 | 领先 | 深度 | 诚信

- **推理是未来AI算力的核心，CPU将迎来价值重估。**
 - **算力结构转型正从以训练为主转向以推理为核心——**当前70%以上算力用于集中式训练，未来70%以上算力将用于分布式推理，推理需求规模有望达到训练阶段的5-10倍。
 - **训练与推理的底层差异决定CPU在训练场景是“辅助”，在推理场景可以成为“主力”——**1) 基于Little's Law（吞吐=并发数/延迟），CPU和GPU选择了“压低延迟”和“堆高并发”的不同路线。2) 训练以大规模稠密矩阵运算为主，大部分时间GPU在计算，CPU仅承担数据搬运+集群调度，时间占比10-30%；推理具有碎片化、长尾化、延迟敏感特点，CPU在Decode、稀疏计算、长上下文管理、Embedding等多个任务中更具竞争力，可完成70%以上运行负载。
 - **对硬件的不同要求推动推理时代CPU与GPU硬件结构配比发生重大转变：**在AI数据中心的部署比例，CPU:GPU已从过去的1:8收紧至当前的1:4，并可能在Agent时代进一步收敛至1:1甚至更低；当前市场端CPU缺货涨价潮充分印证该产业趋势，CPU增量逻辑确定。
- **服务器CPU在指令集、核心数、内存子系统三个维度发生根本性进化以适应AI需求，未来将继续演进。**1) 指令集从“通用向量”向“专用矩阵”演进，引入AMX（tile计算）单核AI算力较前代提升24x。2) 核心数由28/32提升至192/288，密度实现6-10倍提升，内存子系统容量和带宽也实现2.25倍增长。三个维度的协同升级（1+1+1>3）对应AI推理的三大核心需求——矩阵运算能力、并发处理能力、内存容量与带宽，让CPU进化为“AI友好型硬件”。
- **Agentic AI是CPU爆发的核心驱动。**传统LLM是大Batch吞吐，Agent是高频小请求，工作负载特征反转导致GPU算力闲余，CPU处理时间占比上升；工具调用、沙箱运行、多智能体调度等环节天然依赖CPU架构，同时长上下文+RAG检索场景下，CPU+大DDR5方案具有突出性价比优势，且进行RAG检索时主力算力在CPU，检索频率也翻倍提升，CPU需求同步放大。
- **行业格局与未来空间：**当前x86和ARM占据市场主要份额，其中x86占比90%、ARM占比10%。长期看，受益于推理+Agent，CPU TAM结构性重估，据BofA Global Research预测，25-30年服务器CPU规模预计将由266亿美元增长至1252亿美元，CAGR约36%，出货量预计由2920万颗增长至9500万颗，单颗价值量也将明显提升，ASP预计由900多美元提升至1317美元；同时，x86将凭生态优势在云上仍占主要地位，ARM则凭能效、AI协同等优势在Agent、端侧场景发力，叠加Hyperscaler自研数据中心ARM CPU放量，其渗透率将不断提升——至30年提升到44%，具有更强alpha的增速。
- **投资建议：推理底层驱动CPU硬件配比提升，Agent大趋势推动CPU核心数及总量需求增长，打开远期成长空间。建议关注——**1) 芯片：海光信息、禾盛新材、龙芯中科等；2) 供应链：广合科技、澜起科技、通富微电、聚辰股份等。
- **风险提示：**行业需求不及预期；大陆厂商技术进步不及预期；中美贸易摩擦加剧；研报信息更新不及时；测算偏差风险；数据主观筛选风险。

目 录

一、模型由训练转向推理：**CPU**将迎来价值重估

二、CPU技术演进：从通用计算到AI增强

三、AI Agent时代的CPU需求爆发逻辑

四、CPU两大阵营对比：x86 vs ARM


五、产业链与主要国产CPU厂商

六、投资建议&风险提示


1.1 推理是未来AI算力的核心

- 算力结构转型正从以训练为主转向以推理为核心——当前70%以上算力用于集中式训练，未来70%以上算力将用于分布式推理，这一观点已从“前瞻性观点”变为“行业共识”。多模态模型、Agentic AI等创新形态的加速落地将催生实时推理需求的新一轮结构性增长，推理需求规模有望达到训练阶段的5-10倍；
- NVIDIA CEO Jensen Huang在24-26年多次公开表述：“推理市场的总量最终将是训练市场的几个数量级倍数”；
- OpenAI、Anthropic等头部模型公司的推理算力消耗已远超训练算力（推理占比已达85%、训练仅15%），据Tech News，全球Hyperscaler 26年Capex指引中，推理基础设施投资增速首次超过训练；
- 据Global Info Research预测，2024年全球AI推理服务器市场规模约139.6亿美元，至2030年市场规模将达393.6亿美元，期间年复合增长率CAGR为18.9%。
- AI由训练到推理的转变本质上是其从“研发阶段”进入“规模化部署阶段”——训练是少数巨头的一次性投入，推理是亿万用户每天产生的持续消耗。

图表：大模型算力结构中推理需求显著增长



图表：2019-2030E全球AI推理服务器市场规模（单位：亿美元）



1.1 CPU和GPU本质是计算路径差异

■ CPU与GPU底层架构差异来源于计算路径：CPU是延迟优化（Latency-oriented）的标量处理器——追求"单线程把一件复杂的事尽快做完"；GPU是吞吐优化（Throughput-oriented）的向量处理器——追求"用极大并行把同一件简单的事做很多次"，这种分野根植于Little's Law：吞吐 = 并发数/延迟。CPU走的是"压低延迟"路线，GPU走的是"堆高并发"路线。任何一种架构，本质上都是这个权衡的不同选择。

图表：CPU和GPU核心对比

维度	CPU (Intel Xeon 6/AMD EPYC Turin)	GPU (NVIDIA H100/B200)
设计哲学	延迟优先（Latency-Oriented）	吞吐量优先（Throughput-Oriented）
架构特征	指令集架构以标量计算为主，辅以SIMD扩展指令集	采用SIMT执行模型，以计算单元或流式多处理器（SM）为组织单位。将绝大部分晶体管用于ALU，控制逻辑极简，通过线程级并行（TLP）来隐藏内存访问延迟，具备高内存带宽、矩阵计算加速（Tensor Core）、线程束（Warp）调度等核心特征
核心数量	64-288核（重核）	H100: 16,896 CUDA核 + 528 Tensor核
单核晶体管预算	缓存与控制占比更高（60%-80%）	执行单元与带宽占比更高（65%-85%）
执行模型	OoO乱序执行 + 分支预测 + 推测执行	SIMT (Single Instruction Multiple Threads)
SIMD/矩阵宽度	AVX-512 (512-bit) + AMX 1KB tile	Tensor Core矩阵单元
内存层级	L1/L2/L3多级Cache + DDR5	巨量寄存器文件 + L1/L2 + HBM
内存带宽	DDR5 ~300-460 GB/s	H100 HBM3 3,350GB/s/B200 HBM3e 8TB/s
内存容量	最大可达9TB DDR5	H100 80GB/B200 192GB HBM
延迟容忍机制	OoO + 大Cache隐藏延迟	Warp切换隐藏延迟
分支处理能力	强（分支预测准确率>95%）	弱（Branch Divergence严重降速）
典型功耗 (TDP)	250-500W	H100 700W/ B200 1000W
典型场景	控制流、不规则计算、I/O密集型	大规模并行GEMM、数据并行

1.2 深度剖析CPU受益推理需求增长

- 大模型训练与推理是AI生命周期中两个截然不同的阶段，其核心目标、计算模式与网络特征存在本质区别。训练是“海量数据+长期迭代+强同步通信”的超大规模并行计算，追求高吞吐与稳定性——GPU适配；推理是“实时请求+低延迟响应+动态负载”的在线服务，追求快速响应与高并发——CPU适配。
- 训练：目标是让模型从数据中学习规律，通过不断调整参数，使模型具备对未知数据的预测或分类能力，即从0到1构建模型能力；包含前向传播（计算输出和损失）、反向传播（计算梯度）和参数更新三个环节，需反复迭代，计算量巨大，且需存储中间激活值、梯度及优化器状态，通常以大批量（batch）方式并行计算，关注吞吐量和模型收敛速度。
- 推理：目标是利用已训练好的模型，对新的输入数据快速生成预测结果或决策，即从1到n应用模型能力；仅需前向传播，无需反向传播和参数更新，计算流程简洁，计算量远低于训练，一般处理单条或少量输入数据，批处理规模较小，更注重降低单次请求的延迟。
- 因此随着模型由训练向推理逐渐转变，CPU占比将发生根本改变，下面我们将具体从训练和推理场景分析CPU承担负载情况。

图表：训练和推理的简要对比

对比维度	训练	推理	含义
计算/内存比	高（compute-bound为主）	低（decode阶段memory-bound）	推理瓶颈在带宽和容量
典型Batch Size	128-2048	1-32	推理小Batch降低GPU优势
延迟敏感度	不敏感（小时-天级）	极敏感（毫秒-秒级）	推理需要低延迟硬件
GPU利用率（预估）	60%-80%	30%-50%（小Batch）	推理GPU常处闲置
互联带宽需求	极高（NVLink/IB必备）	中等	推理网络压力小得多
CPU负载占比（预估）	10%-30%	最高可达70%+（取决于场景）	推理CPU占比显著上升
是否需分布式同步	是（强同步）	否或弱同步	推理调度更灵活
内存偏好	容量+带宽并重（HBM）	容量优先（长上下文）	DDR5/CXL价值上升
部署形态	集中式超算集群	分布式边缘+云	推理需要"通用硬件"

1.2.1 训练场景：CPU是辅助

■ CPU训练vs推理的角色差异：训练场景CPU是“辅助”，推理场景CPU可以是“主力”。

➤ 训练是一个“高度规整、高度并行、高度同步”的工业生产过程，总CPU时间占比约10%-30%，大部分时间GPU在计算，CPU在准备下一batch或协调通信：训练以大规模稠密矩阵运算为主（高并行/高算力需求），GPU天然适配；CPU仅承担控制面、数据搬运、预处理、调度与IO，扮演“数据搬运工+集群调度者”的辅助角色。典型分工——GPU负责前向/反向传播、权重更新、矩阵乘、激活函数；CPU负责数据加载/清洗/Tokenization、Embedding查表（小部分）、多卡通信调度、Checkpoint保存、日志监控、异常容错。

图表：训练任务流程及耗时

步骤	环节名称	主导硬件	耗时占比（估算）	CPU核心工作内容	GPU核心工作内容
Step1	数据准备	CPU 主导	5-10%	①从分布式存储(HDFS/S3)读取原始数据；②文本分词(Tokenization)；③数据增强：随机掩码、回译、同义词替换；④格式转换；⑤数据校验：长度过滤、重复检测、质量评分；⑥样本均衡：按类别/难度重采样	无
Step2	数据加载	CPU 主导	5-15%	①多进程数据预读取；②动态批次组装：按长度分桶、填充；③数据打乱：全局/局部随机化；④特征工程：位置编码、注意力掩码生成；⑤内存映射：将数据页锁定；⑥PCIe传输：通过DMA将数据从CPU内存→GPU显存	①接收CPU传来的数据批次(被动) ②显存预分配检查
Step3	前向传播 Forward Pass	GPU 主导	15-20%	①CUDA Kernel启动调度：将计算图提交给GPU；②流式多处理器(SM)任务分配；③动态形状处理：变长序列的padding mask调整；④混合精度管理：FP16/BF16缩放因子跟踪；⑤梯度累积计数器更新	①Embedding查表：将token ID映射为稠密向量②Transformer层计算；③激活函数；④层归一化；⑤损失函数：CrossEntropy/MSE梯度计算；⑥Tensor Core加速：GEMM运算
Step4	反向传播 Backward Pass	GPU 主导	30-40%	①自动微分图构建：记录前向操作依赖；②梯度检查点管理：激活值重计算策略；③分布式梯度聚合策略配置；④混合精度梯度缩放：Loss Scaling动态调整	①链式法则求导：逐层计算参数梯度；②激活值梯度反向传播： $dL/dx \rightarrow dL/dW$ ；③注意力梯度： $dL/dQ, dL/dK, dL/dV$ ；④权重梯度累加：多步梯度累积；⑤梯度裁剪：L2 Norm阈值截断；⑥稀疏梯度处理
Step5	优化器更新 Optimizer Step	GPU 主导	5-10%	①学习率调度：Warmup + Cosine Decay计算；②权重衰减(Weight Decay)系数应用；③全局梯度Norm监控：训练稳定性指标；④检查点触发判断	①AdamW：一阶矩(m)和二阶矩(v)更新；②动量和方差计算；③偏差修正；④参数更新；⑤FP32主权重+FP16/BF16工作权重同步
Step6	通信同步	CPU+GPU 协同	10-20%	①NCCL通信调度：All-Reduce/All-Gather/Reduce-Scatter；②通信-计算重叠编排：流水线并行调度；③梯度压缩：Top-K稀疏化、1-bit量化；④网络协议栈：RDMA/InfiniBand verbs调用；⑤通信拓扑优化：Ring/Tree等算法选择	①梯度All-Reduce：跨GPU梯度求平均；②激活值All-to-all：流水线/张量并行通信；③参数广播：主节点→从节点权重同步；④通信与计算重叠：反向传播时同步前一层梯度；⑤GPUDirect RDMA：GPU显存↔网卡直接通信
Step7	模型断点保存 Checkpoint	CPU 主导	1-5%（异步）	①GPU→CPU异步拷贝：将FP32主权重复制到CPU内存；②权重序列化；③分片存储：按模型并行/流水线并行维度分块；④分布式存储写入；⑤元数据记录：训练步数、损失值、优化器状态；⑥旧检查点清理	①触发异步拷贝事件(cudaMemcpyAsync) ②继续下一批次训练(非阻塞)

1.2.2 推理场景：CPU可以成为主力

- CPU训练vs推理的角色差异：训练场景CPU是“辅助”，推理场景CPU可以是"主力"。
- 推理是“碎片化、长尾化、延迟敏感”的零售场景，属于异质化任务，CPU在Decode、小Batch低延迟、稀疏计算、长上下文KV Cache管理、Embedding lookup、后处理等多个子任务中较GPU更具竞争力，可完成70%+以上运行负载、承担主力角色。

图表：推理任务流程及耗时

步骤	环节名称	主导硬件/角色	耗时占比（估算）	核心工作内容
Step1	请求接收与解析	CPU主导	2-5%	完成HTTP/gRPC请求接收、JSON解析、鉴权、路由分发
Step2	分词/Tokenization	CPU主导（关键路径）	15-25%	将输入文本转换为token IDs，添加BOS/EOS/padding等特殊token
Step3	前缀缓存/Prefix Cache检索	CPU主导（关键路径）	10-30%	检查是否有可用历史KV Cache，从CPU内存/SSD加载匹配的KV Cache
Step4	输入传输	CPU→GPU	2-5%	将分词后的 input IDs从CPU内存复制到GPU HBM显存
Step5	预填充/解码 Prefill/Decode	GPU主导（受CPU调度）	20-40%（实际计算时间）	Prefill：并行处理输入prompt（计算密集型）；Decode：逐token生成（内存密集型）
Step6	采样/Sampling	CPU主导（关键路径）	5-10%	从logits分布中采样下一个token，完成温度缩放、top-k/top-p过滤、重复惩罚
Step7	KV Cache管理	CPU主导（关键路径）	10-30%	分配新KV Cache空间，更新vLLM PagedAttention的block表，压缩/淘汰陈旧KV数据
Step8	输出生成与返回	CPU主导	2-5%	完成Detokenization（token IDs转文本）、JSON序列化、HTTP响应发送

图表：推理细分子任务特征及硬件分析

推理子任务	计算特征	适合的硬件
Prefill阶段（处理输入prompt）	Compute-bound，大矩阵乘	GPU/ASIC优势明显
Decode阶段（逐token生成）	Memory-bound，每生成1 token读取全部参数一次	GPU受HBM带宽限制CPU+大DDR5具备性价比
小Batch低延迟（实时对话、Code补全）	GPU利用率低，延迟敏感	CPU具备竞争力
大Batch高吞吐（批量翻译、内容审核）	高并发、可流水化	GPU仍是首选
稀疏计算（MoE、长尾token）	不规则、分支多	CPU擅长
长上下文KV Cache管理	内存容量需求大	CPU+大DDR5方案占优
Embedding lookup	离散查表、不规则访问	CPU擅长
后处理（采样、Beam Search）	控制流密集	CPU擅长

1.2.3 总结：CPU在推理场景承担更多工作负载

- 总结来说，CPU可承担多种运算形式，在推理场景工作负载占比显著上升——
- 1) 控制流与调度：训练中控制流开销被大量计算摊销，推理小batch场景kernel launch开销占总延迟的比例显著上升；2) 数据预处理与后处理：训练预处理可以离线或预取、不阻塞GPU，而推理是同步的，CPU tokenization能力将直接决定系统吞吐量上限；3) 稀疏计算：是内存密集型任务，GPU HBM容量有限，CPU+大内存更适配；4) 小模型推理：轻量算力、低延迟、低成本，CPU更具性价比；5) KV Cache管理：训练不使用，是推理的核心瓶颈，内存爆炸需CPU内存池管理；6) I/O密集任务：训练可实现异步、推理往往同步阻塞，依赖CPU；7) CPU-GPU协同：CPU和GPU需频繁交换数据，推理场景低延迟请求提高了对CPU协同效率的要求。

图表：CPU在训练和推理场景承担的主要工作负载差异


工作负载	具体内容	训练vs推理差异
控制流与调度	算子调度、kernel launch（GPU kernel的启动/参数传递/同步管理）、stream管理（可理解为GPU任务队列，CPU负责创建/销毁stream，做同步/查询操作）	训练中控制流开销被大量计算所摊销（单次kernel launch对应大量FLOPs）；但推理场景尤其是小batch，kernel launch开销占总延迟的比例显著上升。对于轻量模型（如BERT级别），GPU kernel launch overhead甚至可能超过实际计算时间。
数据预处理/后处理	tokenization、embedding lookup、sampling	训练预处理通常是离线或流水线化的（data loader预取），不阻塞GPU；但推理预处理是同步关键路径，即每个请求必须完成tokenization后才能进入GPU计算。高并发下CPU的tokenization能力直接决定了系统吞吐量上限。
稀疏计算 (Embedding查表)	推荐系统的Embedding表查询	Embedding lookup是典型的内存带宽密集型+稀疏访存任务，GPU的HBM虽然带宽高，但容量有限，无法容纳TB级table且cache miss率高。因此推荐系统的embedding查询天然更适合CPU+大内存。
小模型推理	BERT级别、轻量Transformer、传统ML	小模型训练通常少量GPU即可完成，CPU主要负责数据加载和checkpoint保存，训练时间短，对系统优化要求不高。推荐系统、搜索排序、广告CTR预估等推理场景需每秒处理数万请求，用户交互场景要求P99延迟<50ms且CPU更具成本优势。
KV Cache管理	长上下文推理的核心瓶颈正从算力转向内存	训练不使用KV Cache——自回归训练使用causal mask，每个token只参与一次forward pass，无需缓存；验证/评估阶段可能使用KV Cache加速，但非核心路径。推理KV Cache是核心瓶颈——每个新token需要读取全部历史KV，内存爆炸；Agentic场景多轮对话、工具调用导致上下文长度急剧增长。
I/O密集任务	网络、存储、序列化、反序列化	训练I/O可以通过流水线和异步预取隐藏；但推理I/O往往同步阻塞，用户发送请求后必须等待完整响应，尤其是Agentic场景工具调用结果需通过网络获取（如搜索API、数据库查询），完全在CPU上执行。
CPU-GPU协同	PCIe/NVLink/CXL下的数据搬运、Host-Device	CPU和GPU需通过PCIe、NVLink、CXL等频繁交换数据：CPU将预处理后的输入传给GPU，GPU将计算结果传回CPU。

1.3 训练到推理CPU逐渐由辅助转变为主力

■ CPU在中小模型推理中优势尤为突出——


- 中小模型推理（BERT/轻量Transformer/传统ML等）：1) 算力需求低、延迟敏感：中小模型（≤10B，尤其BERT-base/3B级）单请求计算量小，GPU“大材小用”，调度/显存开销反而拉高延迟；CPU多核并行+AMX/AVX-512 INT8优化可做到毫秒级延迟，满足在线SLA。2) 成本与能效优势：Xeon+大内存（DDR5/PMEM）部署中小推理，TCO较GPU降低93%。3) 内存带宽友好、无显存墙：中小模型权重可完全驻留CPU大内存（TB级），无GPU显存分片/拷贝开销；长上下文KV Cache可直接用CPU内存池管理。4) 传统ML天然CPU友好：工业界仍大量使用树模型，其递归分裂、特征稀疏、逻辑分支密集，CPU分支预测+缓存优化优于GPU。
- 实例——CPU已成为轻量级AI推理场景的高性价比方案。对比Intel两种可信执行环境（TEE）在Llama2系列模型上的吞吐量损失（Overhead），结果显示7B/13B级模型TDX/SGX的吞吐量峰值损失仅在3%-7%区间，最高延迟仅增加约4%-10%，几乎不影响实际业务体验；openmetal实测数据显示使用Llama3.2 3B量化模型时，启用AMX的CPU推理速度可达53 token/s，其中在Q4量化下可达80 token/s，完全满足边缘、私有部署、中小规模企业场景的需求，无需依赖昂贵的GPU。

图表：单实例CPU在Llama2模型运行吞吐量及延迟



图表：openmetal实测数据


Intel 5th gen - Emerald Rapids
AMX Enabled - Tokens Per Second
llama.cpp benchmark - llama3.2 - 3B - 8INT - eval tokens




1.4 推理时代硬件结构发生根本改变，CPU迎来价值重估

- 如果推理时代和训练时代对硬件的本质要求不同，那么CPU与GPU的相对价值必然会被重新定价。
- Intel CEO Lip-Bu Tan在2026年Q1财报电话会上的表态，是行业拐点的最权威信号：
 - 1) CEO表示AI浪潮正推动芯片市场总规模迈向万亿美元，而CPU正重新成为AI时代的核心基础。随着推理与智能体工作负载向边缘设备和机器人延伸，CPU将迎来更大机遇。
 - 2) CPU与GPU硬件结构配比正发生重大转变：在AI数据中心的部署比例，CPU:GPU已从过去的1:8收紧至当前的1:4，并可能在Agent时代进一步收敛至1:1甚至更低；CFO David Zinsner进一步细化，训练服务器的GPU/CPU比通常是7-8:1，推理服务器收紧至3-4:1，Agent场景下可能进入1-2:1区间。TrendForce的预测与Intel口径一致，认为整体行业配比将向1:1至1:2演进。
- 这一变化已经在市场端兑现：
 - 缺货——据集微网，当前全球CPU市场供需处于紧张态势，英特尔第五代、第六代商用CPU约二三十个型号缺货，周期2-4个月；AMD在售第四代和第五代约10-15个型号缺货，周期2-3个月。
 - 涨价——在缺货+高需求的情况下，CPU产品出现涨价行情。2月起，英特尔、AMD陆续上调全系列服务器CPU价格，整体涨幅维持在10%-15%，部分高端AI服务器CPU现货溢价幅度更大，消费级CPU也同步迎来5%-10%的涨价潮。据供应链，英特尔、AMD仍有进一步涨价计划，26Q3或将迎来新一轮调价。

图表：Agentic AI时代CPU配比提升



图表：传统LLM和Agentic AI场景下CPU和GPU占比
CPU:GPU Ratio Shift in Agentic AI Applications



目 录

一、模型由训练转向推理：CPU将迎来价值重估

二、CPU技术演进：从通用计算到AI增强

三、AI Agent时代的CPU需求爆发逻辑

四、CPU两大阵营对比：x86 vs ARM

五、产业链与主要国产CPU厂商

六、投资建议&风险提示

2. CPU三大底层升级以适应AI时代

■ 2018-2026年，随着AI及模型的迅速发展，服务器CPU在指令集、核心数、内存子系统三个底层维度上发生了根本性进化以适应AI需求：CPU指令集从“通用向量”向“专用矩阵”演进，核心数由28/32量级提升至192/288量级，密度实现6-10倍提升，内存子系统容量和带宽也呈翻倍增长；这三个维度的升级并不是孤立的，而是恰好对应了AI推理负载的三大核心需求——矩阵运算能力、并发处理能力、内存容量与带宽。

图表：CPU过去5年三个维度进化情况

维度	2018年代表	2026年代表	进化幅度
指令集	AVX-512(通用向量)	AMX/SME2(专用矩阵单元)	AI算力24倍提升
核心数	Intel Xeon 28核/AMD EPYC 32核	Intel288核/AMD192核/Ampere192核	6-10倍提升
内存子系统	DDR4~120GB/s+最大4TB容量	DDR5~460GB/s+CXL扩展+9TB	带宽和容量2.25倍提升

2.1 指令集升级：从“通用计算”到“AI原生”

- CPU指令集经历了四代演进，AI运算能力逐步跃升，由“通用计算”升级为“AI原生”——
- 1) 纯标量+SSE/AVX：该阶段由一次只能算1个标量升级为一次可算8个FP32向量，但仍存在“会做但很慢”的低效率瓶颈；
 - 2) AVX-512：是CPU AI能力的第一次质变，向量宽度和计算能力均翻倍，一次可以算16个FP32；
 - 3) 首次引入VNNI指令：专为INT8推理优化，“乘+加+累加”三步合一，性能较前代提升3-4x；
 - 4) AMX：实现质变中的质变，引入2D Tile寄存器+TMUL引擎，8个1KB的片上Tile寄存器，配合专用的TMUL（Tile Matrix Multiply Unit），单周期可执行2048次INT8运算（较AVX-512提升24x），实现了矩阵级AI计算的巨大性能突破，本质上是把GPU的tile计算能力塞进了CPU。

图表：CPU执行AI运算指令集的代际演进

代际	核心特点	较上一代的具体升级
第一代(2017年前)	纯标量+SSE/AVX	最早CPU跑神经网络，只能用通用浮点单元，一次算一个数(标量)；后来演进为AVX2(256位)，可以一次算8个FP32数(向量)，但这仍存在较大瓶颈——1个矩阵乘需要海量乘加，即使用AVX2也只能算“会做但很慢”。
第二代(2017-2019)	AVX-512	CPU AI能力的第一次质变：Intel引入AVX-512，向量宽度翻倍到512位，一次能算16个FP32或32个FP16；AMD Zen4也开始支持AVX-512。
第三代 (2019-2022)	VNNI (Vector Neural Network Instructions)	Intel在Cascade Lake引入VNNI，专为INT8推理优化：一条VNNI指令把“乘+加+累加”三步合一，INT8推理性能比纯AVX-512再提升3-4倍；AMD Zen4也跟进了VNNI。
第四代(2023-至今)	AMX（Advanced Matrix Extensions）——CPU内置“小型Tensor Core”	23年，Intel从Sapphire Rapids引入Advanced Matrix Extensions (AMX)，核心创新是引入一个全新的矩阵寄存器组(Tile)+矩阵乘法单元(TMUL)： • 每核心拥有8个Tile寄存器，每个Tile是1KB(16行x64字节) • 1个Tile可以存储32个BF16元素或64个INT8元素 • TMUL单元可以单周期完成两个Tile的矩阵乘累加 • 单核心AMX每周周期执行2,048个INT8乘加运算——是上一代AVX-512的24倍 ARM阵营紧随其后，于Arm v9.3引入了SME2 (Scalable Matrix Extension)，是AMX的对标方案，AWS Graviton4等已支持。


2.1 指令集升级：从“通用计算”到“AI原生”

- 矩阵乘加运算是AI推理的核心，AMX通过把矩阵乘从“分解成向量算”变成“整块算”，让CPU具备了“专用加速器”的能力，同时又保留了其通用性。
- AI推理的本质=矩阵乘+向量运算+激活函数，其中矩阵乘(GEMM)占绝大部分——一个Transformer层的前向传播，90%以上的计算都是矩阵乘，具体来说1) Attention层：Query x Key^T，Attention x Value；2) FFN层：两个大矩阵乘；3) Embedding层：查表+矩阵运算。
- AMX指令把【一维向量运算】升级为【二维矩阵运算】，从单个向量算转为矩阵块算，极大提高了计算能力和效率，也减少了数据搬运成本。
- 保留了CPU通用性：1) AI推理任务并非纯矩阵乘，还有数据预处理、Token调度、采样、控制流等，这些任务GPU不擅长但CPU擅长；2) 过去CPU和GPU之间数据的传输是大开销，PCIe来回搬数据严重影响小Batch推理延迟，而AMX让CPU在“自己的内存”里完成全部推理流程，避免了PCIe数据搬运，更适合低延迟场景。

图表：传统AVX-512和AMX的对比

项目	传统AVX-512做矩阵乘	AMX做矩阵乘
思路	把矩阵拆成行/列向量，逐个向量乘加	把矩阵切成Tile，整个Tile相乘
一条指令的工作量	16次FP32乘加	1024次BF16乘加(16x16x4)
数据搬运开销	高(频繁Load/Store)	低(Tile内部数据复用)
能效	低	高(每瓦性能提升7倍以上)

图表：AMX运算设计思路



2.1 指令集升级：从“通用计算”到“AI原生”

■ 从实证来看，AMX确实显著提升了CPU的矩阵运算能力：


- 根据Intel官方实测结果来看，配置AMX的Intel Xeon产品性能在BERT-Large推理、Scikit学习、DIEN推荐系统等场景性能甚至超过GPU；
- IISWC 2024论文对OPT/Llama在Sapphire Rapids上的推理性能测试结果显示，得益于AMX+高带宽内存，Sapphire Rapids Token生成吞吐量比上一代Ice Lake提升3.2-6.3x，端到端延迟降低了68.4%-84.1%；
- 生态层面来看，PyTorch、ONNX Runtime、OpenVINO、Llama.cpp全部为AMX/VNNI做了深度优化，Hugging Face Optimum专门提供Intel CPU推理优化分支，AWS、Azure、GCP都在标准实例中提供基于AMX的Xeon实例用于AI推理。

——总结来说，指令集层面的升级核心在于CPU第一次有了“专用矩阵单元”，CPU不再是“做不了AI”的硬件，而是“小到中等规模AI推理的高性价比方案”，是CPU重新参与AI算力竞争的入场券。


图表：Intel官方实测数据

测试场景	配置	结果
BERT-Large推理	Intel Xeon 4 (AMX) vs NVIDIA A10	CPU PyTorch实时推理性能较A10平均提升1.7-1.8倍。
分布式GNN训练	Intel Xeon SP Katana Graph vs Nvidia A100	CPU反超A100 1.6倍
Scikit 学习	Intel Xeon 4 vs Nvidia A100	CPU机器学习训练和推理性能平均高3.9倍
深度兴趣演进网络 (DIEN) 推荐系统	Intel Xeon Platinum 8480 vs NVIDIA A10	端到端推荐速度每秒高出A10 2.4倍


图表：IISWC 2024论文测试结果




(a) End-to-End latency comparison



(b) End-to-End throughput comparison




(a) Prefill phase latency comparison




(b) Decode phase latency comparison

Fig. 8: Latency and throughput comparison of Intel ICL and SPR CPUs in LLM inference.



(a) Prefill phase throughput comparison



(b) Decode phase throughput comparison

Fig. 9: Latency comparison of Intel ICL and SPR CPUs for prefill and decode phases.

Fig. 10: Throughput comparison of Intel ICL and SPR CPUs for prefill and decode phases.

2.2 核心数升级：从“几十核”到“近300核”

■ 过去几年，服务器CPU的核心数呈现“指数级增长”，核密度由28/32量级升级为192/256/288量级——

- **Intel**：由17年Skylake-SP的28核演进为26年Clearwater Forest(Xeon 6+)的288核，并引入P/E大小核，其中性能核（Performance-core/P-core）专注处理关键业务、确保极致低延迟响应，能效核（Efficient-core/E-core），专门处理高吞吐量、可并行的轻量级任务，目的是集成硬件调度器智能分配任务，大幅提升混合工作负载的整体吞吐量；
- **AMD**：由17年Naples的32核演进为25年Venice (Zen6)的256核；
- **ARM**：1) AWS由Graviton2的64核演进为Graviton4 96核，未来Graviton5将进一步升级为192核；2) Ampere AmpereOne核数达192/256核；3) NVIDIA Grace专用ARM Neoverse V2，为72核。

图表：Intel、AMD和ARM CPU核数演进情况

年份	Intel	AMD	ARM 阵营
2017	28核（SkyLake-SP）	32核（Naples）	-
2019	28核（Cascade Lake）	64核（Rome）	-
2021	40核（Ice Lake-SP）	-	72核(NVIDIA Grace 专用ARM Neoverse V2)
2022	-	96核（Genoa）	-
2023	60核（Sapphire Rapids）	128核（Bergamo Zen4c）	96核（AWS Graviton 4）
2024	128核（Granite Rapids P-core）	192核（Turin Zen5/5c）	192核（AmpereOne）
2025	144核（Sierra Forest E-core）	256核（Venice Zen6）	
2026	288核（Clearwater Forest E-core）		256核（AmpereOne MX）


注：此处核数统计为各系列产品的最高核心数

2.2 核心数升级：从“几十核”到“近300核”

■ 通过多种方式实现核心数爆炸——


- **1. Chiplet(小芯片)封装：**AMD首创，Intel跟进。AMD依托Chiplet 模块化扩展的核心优势，EPYC处理器得以突破单芯片的集成限制，相较同期英特尔主流处理器多线程性能提升超70%；成本层面，仅核心计算模块采用先进工艺，非计算模块选用成熟工艺控制成本，无需为整颗芯片采用高端工艺，相较同性能单芯片方案，整体制造成本降低约40%，且模块良率更易把控。
- **2. 能效核 (E-core)：**Intel Sierra Forest/Clearwater Forest用纯E-core堆288核；AMD Bergamo用Zen4c密集核堆128核，这些核单核性能略低，但密度高、能效好。
- **3. 3D堆叠：**IntelFoveros、AMD 3D V-Cache让缓存可以“叠”在核心上方。

图表：Chiplet(小芯片)封装



单块芯片 (Monolithic Chip)

单一芯片




如果工艺节点是必不可少的，则应使用A、B、C和D等节点。

芯粒 (Chiplet)

一种按照功能对现有逻辑芯片进行拆分并
使用硅通孔堆叠实现互连的技术

图表：AMD 3D堆叠技术



2.2 核心数升级：从“几十核”到“近300核”

■ 核心数增加适配AI推理对并发任务处理能力的要求——

传统训练=一个大模型
x 一份数据集



适合“少数高性能
GPU”集中处理

现代推理=一个模型x
数百万独立用户请求



天然适合“大量独立
CPU核心”并发处理

核心数爆发

每核独立服务一个推理请求，实现“高密度独立服务”模式，充分满足Agent时代需求——后端需海量微服务并行运行

- LLM推理服务的部署模式通常是——用户请求A分配到vLLM实例1，用户请求B分配到vLLM实例2.....
- 每个推理实例不需要太大算力(尤其是7-70B量级模型)，但需独立的计算资源不互相干扰，CPU核心多=同一台服务器可以并发跑更多实例。
- 参考vLLM 生产环境部署的最佳实践，一台192核EPYC可以同时跑：24个INT8量化的Llama7B推理实例(每实例8核)或48个Embedding模型实例(每实例4核)或96个轻量级Reranker实例(每实例2核)。

高核心数=高聚合内存带宽+高聚合算力

- CPU的总算力=每核算力x核心数。当核心数从64增长到288，整体算力是4.5倍提升，配合AMX，一颗288核Clearwater Forest的BF16 GEMM算力理论上接近一颗低端GPU；
- CPU是NUMA架构，每核心都能访问独立的内存通道。192核EPYC配12通道DDR5-6400，总内存带宽614GB/s，已接近英伟达V100（900GB/s），且CPU侧是上下文容量几倍的DDR5。

核心数爆发对Agent场景的特殊价值

- Agent场景算力特征是“任务碎片化、高并发、低单核需求”，一个Agent任务包括解析、规划、检索、调用、执行、回写等，每个子任务可能只需要几毫秒到几百毫秒CPU时间，但同一时间有成千上万个Agent实例在跑。
- 上述模式与“一个GPU跑一个大Batch”的训练模式正好相反，它需要的是大量小核心独立工作，天然适配高核心数CPU。

2.2 核心数升级：从“几十核”到“近300核”


■ 多项数据验证CPU核心数升级有效提升了并发任务处理能力——

- 性能层面：据各公司官方数据及实测数据，1) AMD 9995WX (96核) 在几乎相同时间内处理的事件数是Intel 3495 (60核) 的2.7倍；2) Ampere AmpereOne 192核相比同代x86 (128核)，每瓦SPECrate性能提升15%-51%。
- 市场层面：1) AMD 5代EPYC (Turin)25Q4首次贡献AMD服务器收入>50%，高核心数SKU的高溢价是核心驱动力，同时其服务器单元份额28.8%和收入份额41.3%的12.5pp差距，本质是高核心数SKU溢价。2) Hyperscaler自研CPU，如AWS Graviton, Google Axion, Microsoft Cobalt几乎全部走“高核心数+ARM”路线，证明这条路径的产业共识。

图表：9995WX (96C/4.8G) vs 3495 (60C/4.2G) 性能对比表

测试指标	9995WX (96核)	3495 (60核)	对比说明
总时间 (s)	10.0042	10.0065	几乎一致
总事件数	231053	84957	9995WX 多核性能显著更强
最小延迟 (ms)	4.09	6.59	9995WX 响应更快
平均延迟 (ms)	4.15	6.59	9995WX 延迟更低
最大延迟 (ms)	15.16	6.91	3495 最大延迟更稳定
95% 分位延迟 (ms)	4.10	6.55	9995WX 延迟表现更稳定

图表：AmpereOne A192-32X和AMD EPYC 9654/9754性能对比



* See End Notes

2.3 内存子系统升级：突破“内存墙”

- 因为LLM推理在Decode阶段是Memory-bound(受内存带宽限制), 而非Compute-bound(受算力限制), 所以CPU内存子系统升级至关重要, 它从5个层面进行升级, 带宽和容量实现翻倍。1) DDR5取代DDR4, 单条带宽提升1.5-2.5x, 容量提升2x; 2) 通道数增加至8/12; 3) 引入CXL协议形成内存池, CPU可以共享内存; 4) 封装技术采用HBM-on-CPU, 带宽首次接近GPU; 5) 3D V-Cache技术让CPU可具备超大Cache, 利于长上下文场景和稀疏计算。
- LLM推理在Decode阶段的瓶颈是Memory-bound。每生成一个新Token, 模型需要: 从内存读取全部模型参数一次→从内存读取全部KV Cache (一个长上下文请求KVCache可达几十GB)→算几次矩阵向量乘 (计算量很小)→写回新的KVCache, 因此生成每个Token的瓶颈是“读多少GB”而不是“算多少次乘法”。
- 在LLM推理Decode场景下, “CPU+大内存”更具性价比。因为Decode阶段算力用不满, 所以该场景下GPU的优势高算力大幅打折, 而CPU低算力劣势影响不大, 真正决定性能的是“内存带宽”和“内存容量”, 所以CPU+大DDR5反而具备性价比。在OpenDataLab MinerU降本部署案例中, 通过1.2B超轻量模型+纯CPU推理, 实现了文档解析成本降低70%的突破, 同时在绝对性能上与GPU差距不大, 这种性能差异在大多数企业应用场景中可以接受。

图表：CPU内存子系统五大升级点

升级点	核心内容
升级一	DDR5取代DDR4/
升级二	通道数增加 Intel Xeon Sapphire Rapids: 8通道 DDR5 Intel Xeon Granite Rapids: 12通道 DDR5 AMD EPYC Genoa/Turin: 12通道 DDR5
升级三	CXL (Compute Express Link) CXL是基于PCIe的新一代互联协议, 让CPU可以通过PCIe总线连接外部内存—— CXL1.1(2022): 单机内存扩展, 让CPU多挂几TB DDR5 CXL2.0(2023): 内存池化, 多机共享内存池 CXL3.0(2024): 内存fabric, 机架级别内存共享
升级四	HBM-on-CPU IntelXeon Max (Sapphire Rapids HBM版)直接在CPU封装内集成64GB HBM2e, 提供约1TB/s带宽——CPU首次具备接近GPU的内存带宽
升级五	3D V-Cache AMD EPYC X系列 (如Genoa-X的1.1 GB L3缓存)让CPU具备超大Cache, 利于推理场景KV Cache和Embedding查表

图表：DDR5 vs DDR4提升对比

维度	DDR4	DDR5	提升
单条带宽	25.6 GB/s (DDR4-3200)	38.4 GB/s(DDR5-4800)→51.2 GB/s (DDR5-6400)	1.5-2倍
典型平台带宽	8 通道×25.6 = 205 GB/s	12 通道×38.4 = 461 GB/s	2.25 倍
单条容量	最大 128GB (少见)	最大 256GB (已量产)	2 倍
单平台总容量	最大 4TB	最大 9TB	2.25倍

图表：OpenDataLab MinerU降本部署案例，轻量模型+CPU推理成本省70%

测试场景	MinerU(CPU)	传统方案 (GPU)	性能差异
PDF 文档解析	3.2 秒	2.1 秒	+52% 耗时
表格数据提取	2.8 秒	1.9 秒	+47% 耗时
学术论文理解	4.1 秒	2.5 秒	+64% 耗时
连续处理能力	18 文档 / 分钟	25 文档 / 分钟	-28% 吞吐量
总成本	3600\$	11200\$	-68% 成本

2.3 内存子系统升级：突破“内存墙”

■ **CPU的内存升级在AI推理场景具备四大核心价值：**1) 针对模型上下文扩容导致的KV Cache压力剧增问题，CPU+大容量DDR5方案在长上下文场景具备结构性优势；2) 针对MoE模型“大参数+稀疏激活”的特性，将完整模型存放于DDR5、仅加载激活部分到Cache的CPU方案，利用率远高于GPU；3) 借助CXL技术挂载数十TB外部内存，CPU可突破单机内存上限，单台服务器即可装下超大模型且无需分布式部署，大幅降低通信开销与推理延迟；4) Intel Xeon Max HBM版本CPU以1TB/s的带宽达到上一代GPU水平，打破传统CPU因带宽不足无法支撑高带宽AI推理的论断。

图表：内存升级对AI推理的四大具体价值


核心价值	技术背景/痛点	具体实现方案	核心优势/效果
长上下文场景的 KV Cache 压力	模型上下文从4K→128K→1M Token演进，KV Cache 压力剧增—— 1. Llama 370B在128K上下文，单请求KV Cache达~40GB； 2. 同时跑10个128K上下文请求，需400GB KV Cache（GPU 装不下）	CPU + 大容量DDR5方案	在长上下文场景具备结构性优势
MoE模型的稀疏流控	MoE 模型（如DeepSeekV3、Mixtral）总参数达数百GB-上TB，但每次推理只激活部分参数	这类“大模型+稀疏激活”模式适配CPU+大内存——1. 模型完整放在DDR5里（上TB都行）；2. 每次激活的部分被加载到Cache 做计算	利用率比GPU方案高很多
CXL让CPU突破单机内存上限	CPU单机内存存在物理上限，超大模型需分布式部署（带来通信开销、延迟）	通过CXL挂载数十TB外部内存	单台CPU服务器可装下整个超大模型，无需分布式，有效降低通信开销和推理延迟
HBM CPU打破“带宽鸿沟”	传统CPU带宽不足，被认为“做不了高带宽AI推理”	Intel Xeon Max HBM 版本，提供1TB/s带宽，已达到上一代GPU水平，从硬件层面打破“CPU做不了高带宽 AI 推理”的论断	

图表：CPU和GPU内存对比（以NV、Intel和AMD为例）

硬件	内存带宽	内存容量
NVIDIA H100	3.35 TB/s (HBM3)	80GB
NVIDIA B200	8 TB/s (HBM3e)	192GB
Intel Xeon Max	~1 TB/s (HBM2e)	64GB (HBM) + DDR5 扩展
AMD EPYC Turin (12 通道 DDR5-6000)	~576 GB/s	最大 9TB
Intel Xeon 6 12 通道 DDR5	~614 GB/s	最大 4TB

2.4 三大升级的协同：1+1+1>3

■ 这三个升级不是孤立的，它们协同作用，实现1+1+1>3的效果，让CPU整体进化为"AI友好型硬件"。



三者协同：服务器CPU整体AI推理能力提升数百倍

协同效应一：高核心数 x AMX=海量低延迟推理实例

——288核每核都带AMX一台服务器可同时跑数百个独立的AI推理实例，每个实例延迟极低(无PCIe开销)，总吞吐能与GPU服务器抗衡：

浪潮信息元脑智能计算平台采用4颗32核心的Intel至强处理器6448H，通过AMX和张量并行计算及32组DDR5内存，单机具备BF16 AI推理能力、最大16T内存容量和1.2TB/s内存带宽，成功实现单机承载DeepSeek-R1 32B和QwQ-32B推理模型的高效运行。实测数据显示，该平台可同时响应20路并发请求，单用户生成速度突破20 tokens/秒，证明了CPU服务器在多实例并发处理上的强大能力。

协同效应二：高内存容量 x MoE模型=CPU独占场景

——数TB DDR5可以装下完整MoE模型→DeepSeek-R1、Mixtral等稀疏激活模型在CPU上的部署成本远低于GPU方案：

天翼云CPU实例部署DeepSeek-R1模型，搭载AMX英特尔至强6处理器成功运行DeepSeek-R1-Distill-Qwen-7B模型，推理速度超9tokens/s，首token延迟仅190ms；单实例单socket部署下，DeepSeek R1 671B满血版模型平均9.7-10 token/s吞吐量，双实例并行总吞吐量提升至14.7 token/s，基本满足普通用户需求。若采用传统GPU部署，因为内存有限需8-16张GPU支持，CPU具有强性价比。

协同效应三：高带宽 x LongContext=推理新主战场

——DDR5+CXL扩展→长上下文推理(128K-1M tokens)的KV Cache压力被吸收，这是GPU因显存有限无法覆盖的市场。

目 录

一、模型由训练转向推理：CPU将迎来价值重估

二、CPU技术演进：从通用计算到AI增强

三、AI Agent时代的CPU需求爆发逻辑

四、CPU两大阵营对比：x86 vs ARM


五、产业链与主要国产CPU厂商

六、投资建议&风险提示

3.1.1 机制一：高频小请求vs大Batch吞吐——工作负载特征反转

- **传统LLM推理优化思路：**尽量凑大Batch，提高GPU利用率，Hyperscaler（如OpenAI ChatGPT）的BatchSize通常在32-256之间。
- **Agent工作负载的特征：**每个Agent的“思考-行动”循环是串行的（必须等上一步结果才能决定下一步），因此其LLM调用天然是小Batch、低延迟敏感，BatchSize通常在1-8之间（多个Agent的并发调用合并）；这种特征导致在Agent任务中GPU利用率显著下降（小Batch时GPU算力用不满），CPU侧的预处理/后处理时间占比上升——1次LLM调用GPU时间在百ms级，但前后CPU处理可能需要1-2秒，整个pipeline的瓶颈从“GPU算力”转移到“CPU协同效率”。
- **实例验证：**据《The Cost of Dynamic Reasoning》论文研究显示，Decode阶段为推理主要耗时，而CPU在该阶段更具性价比——Agent任务中整体GPU利用率普遍仅20%-50%，远低于传统推理服务的70-85%，剩余时间GPU在等待CPU处理工具调用、状态更新、上下文整理，GPU算力闲置严重，充分说明Agent场景的性能瓶颈并非GPU算力，而是CPU侧的调度与逻辑处理。

图表：不同Agent典型任务中GPU运行时延拆分与算力利用率




3.1.2 机制二：工具调用密集——CPU独占的工作类型

- **Agent的核心能力是“使用工具”，而每一次工具调用，都是一次纯CPU工作，包括代码执行、Web搜索/抓取、文件操作、API调用、数据库查询和向量检索等。**一个Code Agent的典型任务可能涉及50-200次工具调用，全部跑在CPU上，这部分计算量在Chatbot场景几乎为零；以用户让CodeAgent修复一个GitHub仓库bug为例，后端实际发生的计算流程中，非GPU计算占比可达30%-50%，远高于传统Chatbot场景的<10%。
- **实例验证：**《A CPU-Centric Perspective on Agentic AI》论文测试显示，在5类Agent场景中，CPU侧的检索、API调用、代码执行等工具调用耗时占总延迟的32%–91%，其中RAG、化学计算、LangChain问答和SWE-Agent场景CPU耗时占比均超50%，部分场景CPU耗时是GPU的5-7倍，CPU已取代GPU成为性能瓶颈，每部署1块GPU服务Agent，需要匹配的CPU算力远超传统推理场景。


图表：工具调用的典型类型与CPU工作内容

工具类型	CPU工作内容
代码执行(Python/Js)	沙箱启动、解释器运行、依赖加载
Web搜索/抓取	HTTP请求、HTML解析、内容清洗
文件操作	读写、解析(PDF/Word/Excel)、AST分析
API调用	鉴权、序列化、网络I/O、反序列化
数据库查询	SQL解析、索引查找、结果序列化
向量检索	Embedding计算、ANN搜索、Reranking

图表：5类典型Agent任务端到端CPU/GPU耗时构成



图表：一次GitHub仓库bug修复任务的算力解剖




■ **Agent天然需要长上下文——1) 工作记忆 (System Prompt+工具定义+历史对话)：**工作记忆包含固化的系统提示词、完整的工具接口定义以及全量多轮历史对话，系统Prompt与工具定义为常驻静态上下文，历史对话随会话持续累积，长周期任务下Token规模可达数万级别；**2) 工具调用历史：**每次调用的输入输出都要保留，属于高频离散交互，单次数据量小、调用频次高，上下文随调用轮次快速膨胀；**3) 思考过程：**采用ReAct、Chain-of-Thought、Reflexion等推理范式时，需完整留存中间思考链路、推理步骤、自我校验、反思复盘等过程性文本/推理痕迹；**4) 检索结果：**每轮对话均会召回多份外部知识库文档，检索文本片段需全部注入上下文，作为推理的事实依据。

■ **长上下文对CPU的拉动——1) KV Cache管理：**随着上下文增长，KV Cache可达几十GB甚至上百GB，而GPU HBM容量有限（H100仅80GB、B200仅192GB），KV Cache溢出到CPU内存（DDR5）成为常态，因此CPU+大DDR5方案在长上下文场景具有结构性优势。**2) Context压缩与裁剪：**Agent需在Context接近窗口上限时主动压缩，策略包括摘要旧的工具调用结果、删除无关信息、合并相似内容，这些操作虽然也用LLM，但调度逻辑、内容路由、压缩策略选择全部在CPU完成。**3) Context Engineering的工程化：**先进Agent框架需在CPU侧维护复杂的上下文路由逻辑，决定“什么信息何时进入Context”，是CPU密集型任务。

图表：典型Agent任务的Context长度演进

任务	Context长度
一个小型Python服务	10K tokens(约3000行代码)
一个中型Web应用程序	100K tokens(约3万行代码)
一个复杂的微服务系统	500K tokens (约150,000行代码)
企业级代码库	1M tokens (约30万行代码)

图表：攻击者负载下（每秒8/16个请求，114K tokens），连续受害方请求的首token响应时间（TTFT）延迟
LLaMA-8B (4 GPUs, 8 RPS)



高并发/长文本场景下CPU核心数不足会导致首token (TTFT) 延迟急剧攀升甚至请求超时，充足CPU可将延迟降低5.2–5.8倍。

3.1.4 机制四：沙箱执行——高隔离、高密度的CPU需求

- Agent要执行用户代码，必须在沙箱（Sandbox）环境中运行，沙箱的核心诉求是强安全隔离、轻量快速启动、多实例高密度部署，而GPU缺乏原生硬件级安全隔离能力、虚拟化调度成本极高、IO能力缺失，因此沙箱执行天然依托CPU实现。
- 沙箱对CPU的拉动机制——
 - 1) 每个Agent任务需要独立沙箱实例，避免相互影响、保证安全，CPU多核架构、硬件虚拟化扩展能力可支撑海量实例精细化调度，而GPU无法实现多实例强隔离；
 - 2) 沙箱启动存在固有延迟，依赖CPU预热池保障在线SLA：Firecracker启动约100-150ms，为减少延迟普遍采用CPU侧沙箱预热池，提前常驻大量空闲实例，持续占用CPU内核与内存资源，实现任务到达即执行，而GPU虚拟化实例启动延迟达秒级，调度开销极高，无法适配低时延在线场景；
 - 3) 代码执行本身消耗CPU：Python解释器、Node.js运行时都是纯CPU工作；
 - 4) 数据加载与库导入：pandas、numpy等大型库的加载是CPU+内存密集型。

图表：当前沙箱主流落地方案

沙箱技术栈	具体方案内容	适配场景
轻量虚拟机 (Firecracker、gVisor)	• 行业顶级安全方案，AWS Lambda、Anthropic Claude等均采用； • Firecracker基于KVM实现轻量硬件虚拟化，隔离性接近物理机级别，每台主机每秒可创建多达150个微型虚拟机，兼顾极致安全与高密度并发； • gVisor通过内核态沙箱拦截非法系统调用，实现用户态强隔离。	适配云原生大规模Agent集群调度
容器 (Docker、Kata Containers)	• 传统容器+虚拟化安全增强，依托Linux Namespace/Cgroup做基础环境隔离，Kata Containers进一步提供虚拟机级硬件隔离，部署成本低、调度灵活。	适合批量Agent任务、轻量代码执行场景
WebAssembly运行 (V8 isolates、Wasmtime)	• 最轻量化字节码隔离方案，无系统调用权限，启动耗时微秒级，代码解释、内存隔离全部依托CPU完成，隔离粒度最细、资源开销最低。	适合短生命周期、轻量计算脚本、简单数据处理逻辑

图表：典型场景的沙箱开销


Agent类型	沙箱后动频率	单沙箱CPU占用	服务规模下的CPU需求
Code Agent	每任务1-5个沙箱	2-4 vCPU	服务1万并发→2-4万vCPU
Data Analysis Agent	每任务1-2个沙箱	4-8 vCPU	服务1万并发→4-8万vCPU
Research Agent	每任务1-3个沙箱	1-2 vCPU	服务1万并发→1-2万vCPU

注：此处为大致估算


3.1.5 机制五：Multi-Agent编排——CPU是“大脑”

- 多智能体（MAS）是Agent的新形态/新趋势，如Anthropic Computer Use、Manus、AutoGen等。以Kimi K2.5为例，其在K2基础上实现Agent横向拓展，通过并行强化学习训练能自主管理100个子智能体，执行1500次工具调用的并行 workflows；较单一智能体最多可将执行时间缩短4.5倍，使端到端运行时间减少80%。
- Multi-Agent工作逻辑密集、分支复杂、串行度高，使CPU成为整个多智能体系统的“中央大脑”，Multi-Agent的CPU消耗如下：
 - 1) 任务调度与编排（Master Agent）：决定哪个Agent该执行什么任务、何时执行（类似Airflow、Temporal的调度引擎）；
 - 2) 状态机管理（State Manager）：每个Agent的状态、整体任务的状态需要通过Redis、PostgreSQL完成持久化存储与实时读写，支撑复杂长周期任务的状态连续性，是CPU+内存密集型负载；
 - 3) 消息队列与通信（Message Queue）：Agent之间通过消息传递协作，需要CPU侧消息中间件（Kafka、Redis Streams）
 - 4) 结果聚合与冲突解决（Result Aggregator）：多个子Agent的推理输出、工具执行日志、数据结果存在冗余、矛盾、冲突，需由CPU完成多源信息聚合、逻辑校验、冲突仲裁、冗余清洗，最终输出统一决策结论。

图表：Multi-Agent典型架构



图表：多智能体推理框架 workflow




- Agent要做有用的事情，必须能访问知识库，即RAG（Retrieval-Augmented Generation），而RAG的主力算力在CPU侧，如文档解析、Embedding生成、向量索引构建及检索、重排序、上下文组装等环节硬件上均依赖CPU。而HNSW、IVF-PQ等主流ANN算法在CPU上经过了多年优化，CPU性价比优于GPU——
 - 延迟：CPU向量检索单次查询时间低于20ms，GPU方案需要从CPU内存搬数据到GPU，对小Batch场景反而更慢；
 - 成本：CPU+大DDR5可以装下数十亿向量，GPU HBM容量有限且成本是DDR5的50+倍；
- 同时Agent场景下RAG还会特殊放大需求：传统RAG是“用户问一次→检索一次”，Agent场景下每个推理步骤都可能触发一次检索，检索频率提升10-100倍，CPU需求同比例放大。
- 实例验证：据《A CPU-Centric Perspective》测试结果，Haystack框架RAG的CPU主导耗时占比高达81-89%；据CSDN，采用Milvus开源向量数据库、每节点配置8核CPU、索引类型HNSW，在实测中可以服务十亿级向量级别的检索，吞吐量达5,000 条/秒，p99延迟<15ms。

图表：RAG技术栈不同环节的CPU消耗

环节	计算特征	硬件
文档解析(PDF/Word/Web)	不规则、I/O密集	CPU
Embedding生成	矩阵乘	CPU(AMX加速)或GPU
向量索引构建(HNSW/IVF-PQ)	图算法、分支密集	CPU
向量检索(ANN搜索)	图遍历、距离计算	CPU
重排序(Reranking)	小模型推理	CPU或GPU
上下文组装	字符串处理、格式化	CPU

图表：RAG检索向量数据库CPU/GPU耗时占比



3.1.7 总结：Agent从6大机制上推动CPU需求爆发

■ Agent从6大机制驱动CPU爆发：

- 1) **Agent**工作负载特征与传统LLM有本质区别：从“一次prompt→一次response”到“一次任务N次模型调用+M次工具调用”（大Batch吞吐vs高频小请求），导致GPU算力用不满，CPU侧的预处理/后处理时间占比上升。
- 2) **Tool calling**执行：工具调用密集，且每一次工具调用，都是一次纯CPU工作。
- 3) **长上下文管理**：Agent天然需要长上下文，而CPU+大DDR5方案在长上下文场景具有结构性优势。
- 4) **安全沙箱与隔离**：每个Agent实例需要依靠沙箱实现独立的内存和执行环境，而GPU缺乏原生硬件级安全隔离能力、虚拟化调度成本极高、IO能力缺失，因此沙箱执行天然依托CPU实现。
- 5) **Multi-Agent编排**：CPU是整个多智能体系统的“中央大脑”，任务调度与编排、状态机管理、消息队列与通信、结果聚合与冲突解决均依赖CPU。
- 6) **RAG检索**：主力算力在CPU侧，且CPU性价比高于GPU，同时Agent场景下每个推理步骤都可能触发一次检索，检索频率提升10-100倍，CPU需求同比例放大。

图表：Agent工作负载vs传统LLM

维度	传统Chatbot	AI Agent
交互模式	单次问答	多步推理(Plan-Act-Reflect-Replan)
LLM调用频次	1次用户输入1次LLM调用	1次用户输入→N次LLM调用(N可达数十到数百)
工具调用	无或少	大量(API、DB查询、Code执行、文件I/O)
状态管理	短期上下文	长期Memory+工作记忆+工具调用历史
上下文长度	几K tokens	数十K-百万tokens
并发模式	单流	多Agent并行+协同
后端复杂度	LLM服务即可	LLM+沙箱+检索+编排+状态机


3.2.1 多因素驱动CPU配比上升

- **历史配比的形成原因：**训练为主导的时代，单台8卡GPU服务器配1-2颗CPU足够（NVIDIA DGX经典配置），1:8是“训练优先”架构的产物。训练时代，GPU承担了90%以上的计算时间，CPU的角色被严格限定为“数据管道工”，负责通过DataLoader将数据从存储加载到内存，再通过NCCL协调多GPU之间的分布式通信；所有优化方向都围绕“如何更快把数据喂给GPU”，内存架构也是分离的，CPU使用DDR DRAM，GPU使用HBM。
- **配比变化的驱动力：**
 - 1) **推理占比上升：**据巴克莱与德勤联合数据显示，26年推理算力需求占总算力比例将超70%，是训练算力的4.5倍，推理算力租赁价格半年涨幅逼近40%。
 - 2) **Agent场景的非对称需求：**控制流密集型负载爆发，每GPU需要更多CPU线程做调度，CPU工作占比显著提升。
 - 3) **CXL与内存解耦：**CPU不再只是计算节点，而是带巨大内存池的“计算+存储”混合节点，从“数据搬运工”变为“内存池管理者”，一方面可共享GPU内存，提升数据交换效率；另一方面共享内存消除跨设备数据拷贝，CPU可管理更多GPU实例，调度效率也明显提升。
 - 4) **Grace-Hopper、MI300A的融合架构：**通过Chiplet异构集成等技术，将CPU与GPU核心物理上紧密集成于同一封装内，通过高速互联（Infinity Fabric/NVLink-C2C）连接，实现统一内存空间、缓存一致性与超低延迟通信，彻底改变传统“CPU+PCIe+GPU”松耦合模式。

图表：NVIDIA DGX经典配置

组件	规格	CPU:GPU
DGX-1	8×V100 + 2×Xeon	1:4
DGX A100	8×A100 + 2×AMD EPYC	1:4
DGX H100	8×H100 + 2×Intel Xeon	1:4
典型训练集群	8卡服务器	1:8

图表：GH200、MI300A融合架构



3.2.2 CPU配比上升：以NV、AMD等产品为例

■ 关键产品演进——

- 1) **NVIDIA Grace CPU→Vera CPU**: GH200 Grace CPU采用72核ARM Neoverse V2, 480GB LPDDR5X, 通过NVLink-C2C 900GB/s与GPU互联, 专为AI数据中心设计, 1:1配比; 2026年Vera将升级为88核定制ARM, NVLink-C2C提升至1.8TB/s, 配合Rubin GPU形成Vera Rubin NVL144系统, 1:2配比。

图表：英伟达芯片最新Roadmap

年份	架构	产品	CPU配置	GPU配置	CPU:GPU	关键特性
2020	Ampere	DGX A100	2× AMD EPYC (128核)	8× A100	1:4	训练主导, PCIe 4.0, CPU=数据管道工
2022	Hopper	DGX H100	2× Intel Xeon (112核)	8× H100	1:4	NVLink 4.0 900GB/s, Transformer Engine, CPU角色未变
2023	Grace Hopper	GH200 Superchip	1× Grace (72核 ARM)	1× H100	1:1	首次CPU+GPU融合, NVLink-C2C 900GB/s, 统一内存池
2024	Blackwell	GB200 NVL72	36× Grace (2592核)	72× B200	1:2	机架级融合架构, NVLink 5.0 1.8TB/s, 130TB/s AllReduce
2025	Blackwell Ultra	GB300 NVL72	36× Grace (2592核)	72× B300	1:2	288GB HBM3e, 1.1 ExaFLOPS FP4, 推理性能65× Hopper
2026	Vera Rubin	NVL144	36× Vera (3168核)	72× Rubin	1:2	88核Vera CPU, HBM4 288GB, 3.6 ExaFLOPS FP4
2027	Rubin Ultra	NVL576	144× Vera (12672核)	144× Rubin Ultra	1:1	4 Reticle GPU, 1TB HBM4e, 15 ExaFLOPS FP4
2028	Feynman	下一代	/	Feynman GPU	1:2-1:1	千兆瓦AI工厂, CPU-GPU完全融合

3.2.2 CPU配比上升：以NV、AMD等产品为例

■ 关键产品演进——

■ 2) **AMD MI300A**: MI300A采用CPU+GPU即APU形态，24个Zen 4 CPU核心+6个CDNA 3 GPU计算芯片（XCD），128GB HBM3共享内存，内存带宽5.3TB/s，FP8 算力 13.7 PFLOPS，CPU与GPU无缝协同，Agent任务中控制流与计算流切换延迟降低90%，支持灵活配比扩展；AMD于Advancing AI发布Helios全液冷机架，标准配置采用18个Venice CPU+72个MI455X GPU，配比1:4，但在面向智能体AI工作负载的场景中，AMD指出配比可能向1:1收敛，甚至在高密度智能体集群中CPU数量可能超过GPU。

图表：AMD芯片最新Roadmap

年份	架构	产品	CPU配置	GPU配置	CPU:GPU	关键特性
2022	Zen4/CDNA3	Genoa + MI250X	2× EPYC Genoa (96核)	8× MI250X	1:4	传统分离架构，PCIe 5.0互联，CPU=调度+通信
2023	Zen4/CDNA3	MI300X (纯GPU)	2× EPYC Genoa (96核)	8× MI300X	1:4	纯GPU加速器，192GB HBM3，5.3TB/s带宽
2023	Zen4/CDNA3	MI300A APU	24× Zen4核 (3 CCD)	228 CDNA3 CU (6 XCD)	1:1 (融合)	全球首款CPU+GPU APU融合架构，128GB HBM3统一内存
2024	Zen5/CDNA3	Turin + MI325X	2× EPYC Turin (128核)	8× MI325X	1:4	Zen5架构，256GB HBM3e，6TB/s带宽
2025	Zen5/CDNA4	Turin + MI350X	2× EPYC Turin (128-192核)	8× MI350X	1:4	CDNA4架构，288GB HBM3e，8TB/s带宽
2025	Zen5/CDNA4	Pollara平台	2× EPYC Turin (128-192核)	8× MI350X + Pollara NIC	1:4	统一AI平台，UEC网络标准，Infinity Fabric 1075GB/s
2026	Zen6/CDNA5	Helios机架	18× EPYC Venice(256核)	72× MI455	1:4	机架级统一方案，FP4算力达2.9EFLOPS，432GB HBM4，19.6TB/s带宽
2027	Zen7/CDNA6	Verano + MI500	Verano (下一代)	MI500系列	1:1	2nm工艺，CDNA6架构，机架级AI工厂

目 录

一、模型由训练转向推理：CPU将迎来价值重估

二、CPU技术演进：从通用计算到AI增强

三、AI Agent时代的CPU需求爆发逻辑

四、CPU两大阵营对比：x86 vs ARM

五、产业链与主要国产CPU厂商

六、投资建议&风险提示

4. CPU两大阵营在AI时代下的对比：ARM和x86

- 核心结论：短期（2025-2027）x86凭借生态守住基本盘，长期（2028+）ARM在AI时代具备能效、核心密度、AI协同三大结构性优势，将在AI数据中心、Hyperscaler自研、Agent高并发场景中赢得增量。在大模型与Agent成为算力主轴的5-10年维度上，ARM比x86更适合AI。
- 不同于通用计算时代单纯比拼单核性能与生态，我们根据AI时代模型任务特征，选择单核AI运算能力、核心密度、能效等六个维度对比ARM和x86：ARM在核心密度、能效、AI协同方面具备优势，x86在单核AI能力、生态方面胜出，内存子系统x86通用带宽领先，但ARM通过CPU和GPU紧密耦合等方式突破“内存墙”；在这些维度中，x86的优势是时间性的，ARM正迅速追赶生态，而ARM的优势是结构性的，因为指令集决定的能效与核心密度差异难以逾越。
- ARM和x86的差异本质不是“快慢之差”，而是“哲学之差”：x86（复杂指令集）设计核心是单核极致性能优先，ARM（精简指令集）设计核心是能效与并行优先，这种差异在通用计算时代影响有限，单核性能差异可通过更高主频和更深流水线弥补；但在AI时代，RISC的“简单解码+高密度+低功耗”天然契合AI推理“高并发、碎片化、能效敏感”的需求，CISC的“复杂解码+大单核+高功耗”则更适合传统单线程密集型企业应用。同时从产业实证角度，NVIDIA Grace选择ARM、四大Hyperscaler全部走ARM自研路线均充分验证ARM将成为AI时代的主流。下面我们将分别从6个维度进行详细对比分析。

图表：ARM和x86的六维对比

评价维度	维度在AI时代的重要性	x86 优势	ARM 优势	胜出方
单核AI运算能力	决定单个推理实例的吞吐量，如AMX/SME2等矩阵指令	✓ AMX生态成熟	追赶中（SME2）	x86（短期）
核心密度	决定单台服务器可承载多少并发AI工作负载（Agent场景关键）		✓ 架构原生优势	ARM
能效（Perf/Watt）	数据中心电力已成为AI部署的核心瓶颈，单瓦算力决定ROI		✓✓ 结构性领先40%-100%	ARM
内存子系统	LLM推理Decode阶段是Memory-bound，内存带宽+容量+协同至关重要	✓ 通用带宽领先	✓ Grace+GPU紧耦合	平局
软件生态	涉及推理框架、编译器、操作系统、企业应用的迁移成本	✓✓ 短期压倒性	快速追赶	x86（短期）
AI加速器协同	CPU-GPU/NPU紧耦合架构正成为下一代AI服务器标准	落后	✓✓ 已成事实标准	ARM

图表：ARM和x86设计哲学对比

维度	x86 (CISC)	ARM (RISC)
指令集类型	复杂指令集（CISC）	精简指令集（RISC）
指令数量	超1000+条	约50-100条核心指令
设计取向	单核极致性能优先	能效与并行优先
解码复杂度	高（变长指令、多译码器）	低（定长指令、简单解码）
商业模式	封闭（Intel/AMD垄断）	授权开放（Arm IP + 自研核心）
典型晶体管预算	高（单核数十亿晶体管）	低（单核晶体管预算约x86的60%）

4.1 维度一：单核AI运算能力——x86暂时领先

- **x86 (Intel AMX+ AMD VNNI) ——1) Intel AMX**：从Sapphire Rapids (2023) 开始，单核每周期可执行2048个INT8乘加运算，是上一代AVX-512的24倍，且原生支持 BF16、INT8量化推理；第4-6代全系列Xeon服务器CPU标配 AMX，云厂商（AWS、阿里云、腾讯云）已大规模上线AMX实例，是目前唯一大规模商用的CPU专用AI矩阵指令集。**2) AMD VNNI+AVX-512**：Zen 4/Zen 5 EPYC全面支持，BF16/INT8推理深度优化。
- **生态成熟与产业落地**：PyTorch 2.1+、ONNX Runtime 1.16+推理引擎为AMX/VNNI做了3年深度优化；OpenVINO为Intel官方推理框架，100%适配 AMX；llama.cpp从b300版本起全量支持两大指令集。
- **ARM (SVE2+SME2) ——1) SVE2 (Scalable Vector Extension 2)**：ARM对标AVX-512的可变长度向量扩展，已在Neoverse V2上量产。**2) SME/SME2 (Scalable Matrix Extension)**：ARM对标AMX的矩阵扩展，Armv9.3引入。
- **对比：SME2在单核算力性能和生态上与AMX仍有1-2年差距，正处于快速追赶阶段。**SME2单核INT8峰值约为AMX的70%，新一代已接近AMX的88%；生态和框架支持上均和AMX有差距，量产落后AMX约1-2年，但在快速优化和追赶，有望在**2026-2027年快速追平x86的“先发优势”**——AWS Graviton5（2026）、AmpereOne下一代、微软Azure Cobalt 2代全部采用SME2架构。

图表： X86 vs ARM 单核INT8峰值算力对比表

产品/架构	指令集/扩展	INT8 ops/cycle	典型频率	单核INT8峰值 (TOPS)	相对值
Intel AMX (SPR/EMR)	Intel AMX (TMUL)	2,048	2.0-3.7 GHz	~4.1	100 (基准)
Intel AMX (GNR 2024)	Intel AMX (TMUL+FP16)	2,048	2.7-3.9 GHz	~5.5	135%
ARM SME2 (首代 /Neoverse V2)	ARM SME2 (外积架构)	1,024	2.8-3.1 GHz	~2.9	~70%
ARM SME2 (2026预测 /Neoverse V3)	ARM SME2 (改进版)	/	/	~3.6	88% (预测)

注：此处典型频率取自系列中代表产品，不同型号有差异；单核INT8算力为测算值（单核主频（GHz）×单核单周期INT8运算能力（Ops/Cycle））


图表： Intel AMX vs ARM SME2对比

维度	x86 (Intel AMX)	ARM (SME2)
矩阵扩展引入时间	2023年 (Sapphire Rapids)	2024-2025年 (Neoverse V2)
单核INT8峰值	2,048 ops/cycle	1,024 ops/cycle (首代)
单核BF/FP16峰值	1,024 ops/cycle	512 ops/cycle (首代)
推理框架支持	PyTorch(IPEX)、OpenVINO、llama.cpp、ONNX Runtime—深度优化	llama.cpp(KleidiAI)、ACL、oneDNN—优化进行中
训练框架支持	TensorFlow、PyTorch(IPEX)—完整支持	PyTorch(实验性)、TensorFlow Lite—部分支持
编译器支持	GCC、ICC、LLVM—成熟支持	GCC 15+、LLVM/Clang—上游支持中
生态成熟度	★★★★★ 非常成熟，生产环境大规模部署	★★★☆☆ 早期阶段，移动领先，服务器追赶
上下文切换开销	高 (需保存/恢复TILEDATA状态)	低(ZA状态与SVE共享，切换轻量)
与向量运算混排	不支持—必须退出AMX模式才能执行AVX-512	原生支持—可在Streaming SVE模式内交错外积与向量运算
追赶时间表	领先1-2年	2026-2027预计追平

4.2 维度二：核心密度——ARM显著占优

- 由于Agent具有高并发、碎片化、独立服务的工作负载特征，每个推理实例、Agent沙箱、微服务都需要独立的CPU核心，因此CPU核心密度直接决定单台服务器能承载多少并发AI工作负载。1) 从核心数量绝对值看Intel Clearwater Forest已经做到288核反超Ampere的256核，但这种领先是“以性能换密度”——E-core浮点性能约为P-core浮点性能的62%；2) 从等效性能密度（单位功耗下可提供的标准性能）看，ARM优势显著，其功耗效率明显高于x86——德国KIT使用高能物理标准负载HEPScore23对比了ARM与x86服务器，测试结果显示ARM功耗较x86显著降低超50%，每瓦性能较x86提升了25%-29%，单线程能效最大提升了103%。
- ARM在核心密度上具备"架构原生优势"——RISC指令集天然简单，单核晶体管预算少，自然能堆更多核心；Ampere是少有的"高密度+无性能折损"组合。

图表：主流服务器CPU核心数对比（2025-2026旗舰产品）



图表： ARM vs x86 power and performance

系统配置	ARM (Ampere Altra)	x86 AMD EPYC 7742 (SMT off)	x86 AMD EPYC 7742 (SMT on)	x86 AMD EPYC 7702 (SMT on)	ARM领先幅度
核心数	80	64	64	64	/
功耗（单位：W）	272	554	618	552	功耗降低51%-56%
HEPScore23 per Watt（每瓦性能）	5.90	4.59	4.73	4.57	提升25%-29%
HEPScore23 per Thread（单线程能效）	20.06	19.85	11.42	9.86	最大提升103%

4.3 维度三：能效——AI时代进一步放大ARM结构性领先优势

- 数据中心电力已成为AI部署的核心瓶颈，全球AI数据中心电力消耗占全球用电的比例正快速上升：微软、Google、亚马逊、Meta都已签约核电站为AI数据中心供电，单机柜功率从过去的10-15kW上升至100-200kW（NVIDIA GB200 NVL72机柜132kW），PUE（电力使用效率）和单瓦算力成为决定数据中心ROI的关键指标，据SPECint测试结果，同负载下ARM相对x86能效最高提升约89%。
- ARM能效结构性领先原因在于：1）指令集层面：RISC指令集解码逻辑更简单，每条指令消耗的晶体管和能量更少；2）微架构层面：ARM核心没有x86的历史包袱（如复杂的Legacy指令解码、MSR寄存器等）；3）设计取舍：ARM在数据中心核心设计上更专注于“单线程吞吐+能效”，而非“单线程峰值性能”；4）制程层面：ARM设计公司（Ampere、NVIDIA、AWS）通常用TSMC 5nm/3nm，Intel则受自家代工拖累。
- 据ARM白皮书测算，在具备相同机架性能的前提下数据中心采用ARM CPU服务器三年TCO约230.4万美元，较采用x86 AMD CPU成本降低33%-41%，同时ARM架构机架空间占用更低——同密度机柜数更少，ARM能效上的结构性优势将在AI时代电力瓶颈下被进一步放大为决定性优势。

图表：同负载下ARM相对x86的能效优势

处理器型号	SPECrate®2017_int_base分数	功耗 (W)	每瓦性能	相对提升
AmpereOne A192-32X	702	284	2.47	89%
AMD EPYC 9654	673	380	1.77	35%
AMD EPYC 9754	733	333	2.2	68%
Intel Xeon 8592+	458 (estimated)	350	1.31	基准值
Intel Xeon 6780E	579 (estimated)	330	1.75	34%

图表：RISC指令集天然简单，单核晶体管预算少

维度	x86 (CISC)	ARM (RISC)
指令复杂度	变长指令（1-15byte），微码解码，x86→μop转换	定长指令（32bit），直接解码，无微码层
解码器开销	需要复杂的前端解码逻辑（如Intel的μop cache、decoders）	简单前端，解码逻辑面积小
寄存器数量	16个通用寄存器（x86-64）	31个通用寄存器（AArch64）
指令功能	单指令可完成复杂操作（如字符串操作、MMX/SSE/AVX）	单指令功能简单，复杂操作需多条指令
单核面积	更大（解码器、复杂执行单元、兼容逻辑）	更小（简单流水线、精简执行单元）
单核功耗	更高	更低

图表：ARM和x86 数据中心TCO测算

开支大类	明细项	AmpereOne A192-32X	AMD Genoa 9654	AMD Bergamo 9754
年度服务器总资本开支 (Total Server CapEx)	单台服务器成本	\$11,055	\$17,525	\$18,800
	服务器采购数量	102	126	108
	年度总资本开支	\$1,127,610	\$2,208,150	\$2,030,400
年度服务器总运营开支 (Total Server OpEx/Yr)	每年服务器总耗电量	737,049 kWh	1,161,922 kWh	960,478 kWh
	每年电费成本	\$147,410	\$232,384	\$192,096
	每年数据中心配套成本	\$61,175	\$96,440	\$79,720
	每年管理成本	\$183,600	\$226,800	\$194,400
	每年总运营开支	\$392,185	\$555,624	\$466,215
	三年TCO	\$2,304,165	\$3,875,022	\$3,429,045
	TCO降低		33%-41%	

注：据白皮书前文，102个ARM服务器和126个AMD 9654、108个AMD 9754具有相同的机架性能。

- x86在带宽层面领先ARM，但ARM凭借CPU-GPU耦合形式具备独家优势，且在CXL进展上快于x86。
- CPU-GPU耦合架构（NVLink-C2C）对比传统PCIe 5.0x16（带宽128GB/s）耦合带宽提升6倍、通信延迟大幅降低，而ARM凭借架构授权开放、灵活定制ISA的优势更适配紧耦合架构——1）NVIDIA CPU（Grace）与GPU（Hopper）采用同封装设计，通过NVLink-C2C芯片到芯片互连实现900GB/s带宽通信，无PCIe总线开销，是当前最极致的紧耦合形态；而x86目前没有等价方案（Intel AI GPU产品线还在演进中），AMD的MI300A APU是"x86+GPU"的片上集成，后续产品回归CPU+GPU分离架构。2）x86为封闭CISC架构，核心晶体管数量多、芯片面积大，同封装集成CPU+GPU难度极高，同时受ISA和PCIe生态垄断限制，无法像ARM灵活定制，因此ARM更适配紧耦合架构。
- CXL作为AI推理发展下内存协议的重要趋势，ARM阵营推进节奏领先——1）CXL对AI推理的价值：一是内存池化，多CPU共享CXL内存池，动态分配KV Cache；二是内存扩展，单CPU可访问远超本地DDR的内存容量（理论上PB级），三是一致性，CPU和加速器共享缓存一致性，减少数据拷贝。26年3月ARM AGI CPU正式发布，支持96x PCIe Gen6+原生CXL 3.0。

图表：x86和ARM内存系统对比

产品	内存通道	峰值带宽	最大容量	特殊技术
Intel Xeon Max	HBM2e +8通道 DDR5	~1 TB/s	64GB HBM2e+4TB DDR5	HBM-on-CPU
AMD EPYC Turin	12通道 DDR5	~614 GB/s	最大6 TB	3D V-Cache
Intel Xeon 6	12通道 DDR5	~460 GB/s	最大3 TB	CXL 2.0
NVIDIA Grace Superchip	LPDDR5X集成	768 GB/s	最大960GB	NVLink-C2C 900GB/s
AWS Graviton4	12通道 DDR5	~400 GB/s	最大1.5 TB	—
Arm AmpereOne	8通道 DDR5	~330 GB/s	最大8 TB	—
Arm AGI CPU	12通道 DDR5	>800 GB/s	6TB	CXL 3.0

图表：x86和ARM CXL进展

特性	x86	ARM
CXL 2.0	Intel Xeon 6、AMD EPYC Turin已支持	NVIDIA Grace NVLink-C2C同时支持CXL 2.0 Type 3作为备选，确保互操作性
CXL 3.0	Intel/AMD下一代支持	Arm AGI CPU原生支持CXL 3.0
内存池化	支持，需CXL交换机	支持，Arm CMN S3原生集成
内存扩展容量	最大6TB (AMD)/3TB (Intel)	最大8TB
fabric能力	CXL 2.0单级交换	CXL 3.0多级交换+4096节点

4.5 维度五：软件生态——x86领先，ARM快速追赶

- **x86的软件生态优势不是单一技术点，而是数十年累积的复合优势。**1) 编译器-库-框架-应用全链条优化：Intel编译器→oneDNN→PyTorch→企业应用，每一层都针对x86深度调优；2) 开箱即用体验：PyTorch在x86上自动启用AMX，用户无感知；ARM上需手动配置后端、调优参数；3) 企业惯性：Oracle/SAP等关键业务软件的x86版本经过生产环境验证数十年，迁移成本高。
- **ARM没有试图在x86的优势领域正面竞争，而是采取差异化跳跃。**1) 云原生优先：Docker/K8s无差异支持，利用云厂商（AWS/Azure/Google）推动adoption；2) KleidiAI微内核：不重复造轮子，而是为现有框架（PyTorch/llama.cpp/TensorFlow）提供底层加速适配；3) 性价比反超：AWS Graviton4上llama.cpp的tokens/\$比x86高2-4x，用经济杠杆撬动生态迁移。
- **ARM软件生态的功能完整性已接近x86，但性能优化深度和生产级稳定性仍有差距，这个差距正在以Hyperscaler自研芯片（Graviton/Axion/Cobalt）+KleidiAI底层优化的双轮驱动快速缩小。**

图表：x86生态系统优势

领域	x86的优势
操作系统	Linux 30年原生支持x86，所有性能优化默认针对x86；Windows Server主要面向x86
数据库与中间件	Oracle、SQL Server、PostgreSQL、Kafka均以x86为基准优化
PyTorch CPU backend	默认深度优化AMX、AVX-512，开箱即用最佳性能
Intel oneDNN	底层数学库，深度优化x86，被几乎所有AI框架依赖
llama.cpp	开源CPU推理引擎，AVX-512/AMX优化完善
编译器生态	GCC、ICC、LLVM成熟支持；Intel编译器自动向量化
虚拟化/容器	KVM、VMware、Hyper-V原生优化
企业软件兼容性	SAP、Oracle ERP、Microsoft Dynamics等关键业务软件

图表：ARM生态进展

领域	ARM的进展
Linux发行版	Ubuntu、CentOS、Debian全面支持ARM，与x86无差异
云原生应用	Docker、Kubernetes对ARM支持已无差异，AWS Graviton部署
PyTorch ARM TensorFlow ARM	已支持，优化深度落后AMX
llama.cpp ARM	Google优化完善
ONNX Runtime ARM	开源社区活跃，已支持SVE2/SME2，KleidiAI性能持续优化
NVIDIA CUDA on ARM	Microsoft深度优化（Cobalt CPU用） 2025年正式支持，关键里程碑
Arm KleidiAI	为PyTorch、ExecuTorch、Llama.cpp、TensorFlow、LiteRT提供硬件加速适配
Arm Compute Library (ACL)	开源底层ML函数库，oneDNN在ARM上的后端
Google Axion 生态	Neoverse V2 + Google深度优化 TensorFlow/JAX/PyTorch

图表：x86和ARM软件生态具体对比

对比维度	x86	ARM	差距评估
AI推理框架优化深度	★★★★★ AMX/AVX-512原生深度优化	★★★☆☆ KleidiAI追赶中，SME2刚起步	x86领先1-2年
AI训练框架支持	★★★★★ PyTorch/TensorFlow完整优化	★★★☆☆ 支持但非默认优化路径	x86领先2-3年
CPU推理引擎	★★★★★ llama.cpp AVX-512/AMX极致优化	★★★★☆ llama.cpp KleidiAI快速追赶，tokens/\$已反超	ARM在性价比上反超
底层数学库	★★★★★ Intel oneDNN/MKL深度绑定	★★★☆☆ ACL集成，功能覆盖但性能调优不足	x86领先1-2年
云原生/容器操作系统支持	★★★★★ 成熟完善	★★★★★ 与x86无差异	持平
企业软件兼容性	★★★★★ 30年优化沉淀	★★★★☆ 功能完善，底层调优仍追赶	x86小幅领先
编译器自动优化	★★★★★ 遗留软件生态庞大	★★★☆☆ 大量软件需重新编译/模拟	x86大幅领先
编译器自动优化	★★★★★ ICC/oneAPI自动向量化+AMX生成	★★★☆☆ GCC 15+/LLVM支持中，需手动调优	x86领先1-2年
生态开发者数量	★★★★★ 庞大传统生态	★★★★☆ 2200万+开发者，增长迅速	x86仍领先，ARM追赶快

4.6 维度六：与AI加速器协同——ARM正成为新标准

- **ARM**凭借能效、核心密度、内存定制和生态授权开放的优势，让**NVIDIA**选择其作为下一代**AI**超级芯片的**CPU**。1) 能效上，目前单机柜功耗已达132kW，因此每瓦性能至关重要，而**ARM**架构在能效上优势显著；2) 核心密度上，72核**ARM**架构**Grace**比同功耗的x86能塞更多核心；3) 内存架构上**LPDDR5X**集成方案给了**NVIDIA**定制空间；4) 生态控制上**ARM**授权允许**NVIDIA**自定义指令、自定义协议。最后从商业价值上，**ARM**架构让**NVIDIA**吃下**CPU**部分的产业价值，不让**Intel/AMD**独享。
- 产业验证来看，**ARM**在与**AI**加速器协同维度已成为事实标准，是市场用真金白银投出的结果。由于**Intel**在**GPU**侧的能力不足，**Intel Falcon Shores**（**CPU+GPU**融合）路线推迟，在“**CPU+加速器**”协同上落后；**AMD**虽选择“x86+**GPU**”路线（**MI300A APU**），但后续产品回归**CPU+GPU**分离架构；**NVIDIA Grace**、**AWS Graviton+Trainium**、**Google Axion+TPU**、**Microsoft Cobalt+Maia**都验证了**ARM**趋势。

图表：NVIDIA选择ARM架构作为下一代AI超级芯片的CPU

产品	配置	CPU	互联
GH200 (2024)	1 Grace + 1 Hopper	Grace (ARM 72核)	NVLink-C2C 900GB/s
GB200 NVL72 (2025)	36 Grace + 72 Blackwell Ultra	Grace (ARM)	NVLink 5.0 1.8TB/s
GB300 (2026)	36 Grace + 72 Blackwell Ultra	Grace (ARM)	NVLink 5.0 1.8TB/s
Rubin (2026-2027)	Vera + Rubin	Vera (ARM)	NVLink 6.0 3.6TB/s

图表：四大Hyperscaler统一选择ARM

Hyperscaler	自研CPU	自研AI加速器	产业意义
AWS	Graviton 1/2/3/4 (ARM)	Trainium/Inferentia	CPU+AI芯片全栈ARM化
Google	Axion (ARM)	TPU v6/v7/v8	CPU+TPU紧密协同
Microsoft	Cobalt 100 (ARM)	Maia 100	Azure AI全栈自研
阿里云	倚天710 (ARM)	含光800、PPU	国内ARM+AI芯片先行者

图表：国内厂商CPU选择倾向

AI芯片厂商	常配CPU	说明
华为昇腾	华为鲲鹏 (ARM)	国产ARM+国产AI芯片全栈
海光DCU	海光CPU (x86授权)	基于AMD Zen架构授权
寒武纪	ARM/x86均兼容	生态中立
百度昆仑芯	通常搭配ARM	百度大量自研ARM服务器
沐曦/燧原	ARM/x86均兼容	生态中立


4.7 总结：云上x86依然是主力，agent场景ARM成为主流

- **CPU格局演进：短期x86守住中场，云端基本盘稳定，中长期ARM渗透率持续提升，成为Agent场景的主流应用。**
- 短期看，x86在传统数据中心、企业市场、生态深度上仍有绝对优势，Intel/AMD的最新产品（Granite Rapids、Turin）足够应对推理需求，x86云上基本盘稳定，ARM处于“快速渗透但份额仍小”的阶段。
 - 中长期看，由Hyperscaler自研驱动，数据中心电力瓶颈持续放大ARM能效优势，叠加Agent场景需求爆发，AI加速器与CPU紧耦合架构成为标配，据BofA Global Research预测，2025-2030年ARM渗透率将从10%提升到44%——AWS Graviton已占AWS新部署的50%以上，NVIDIA Grace、Vera在AI训练/推理集群中放量。

图表：不同场景下x86和ARM的对比

场景	胜者	核心原因
传统企业AI推理（金融/政府/医疗）	x86	生态绝对优势，企业应用迁移成本高，AMX推理优化成熟
Hyperscaler自研AI云服务	ARM	能效+核心密度+自主可控，AWS/Google/Microsoft已用脚投票：AWS Graviton5自研AI推理优化，集成192个核心，核心架构升级为Neoverse V3（ARM）；Microsoft Cobalt 100基于ARM Neoverse N2架构，拥有128个核心，配合Maia AI加速器，专为通用计算工作负载设计；谷歌推出的首款自研数据中心级CPU Google Axion，基于ARM Neoverse V2架构设计，通过Axion+TPU的组合，支持大规模AI模型训练和推理。
大规模Agent部署（高并发碎片化）	ARM	核心密度优势+能效优势+与GPU紧耦合
CPU推理（小模型/Embedding/RAG）	x86→ARM	短期AMX生态成熟；长期ARM SME2能效胜出
训练超算集群	ARM	Rubin等下一代训练集群已绑定ARM（Vera）
边缘AI推理	ARM	能效压倒性优势+苹果M系列+高通验证
中国信创+AI推理	ARM(鲲鹏)+x86(海光)	双线并行：ARM受益于昇腾全栈，x86受益于Zen授权

图表：数据中心CPU市场ARM份额演进预测（2025-2030E）



目 录

一、模型由训练转向推理：CPU将迎来价值重估

二、CPU技术演进：从通用计算到AI增强


三、AI Agent时代的CPU需求爆发逻辑

四、CPU两大阵营对比：x86 vs ARM

五、产业链与主要国产CPU厂商

六、投资建议&风险提示


5.1 服务器CPU产业链图




5.2 服务器CPU市场规模高速增长，ASP不断提升

- **市场规模：**据BofA Global Research预测，2025-2030年期间，服务器CPU收入规模将由266亿美元增长至1252亿美元，CAGR约36%，市场高速增长；出货量预计由2920万颗增长至9500万颗，CAGR约27%；随着AI推理时代需求爆发、价值重估，CPU单颗价值量也将明显提升，ASP预计由900多美元提升至1317美元。
- **竞争格局：**1) **x86阵营：**Intel（Xeon 6系列，P-core/E-core分化）、AMD（EPYC Turin/Turin-X，Zen 5）；2) **ARM阵营：**Ampere（AmpereOne）、NVIDIA Grace、AWS Graviton、Microsoft Cobalt、Google Axion、阿里倚天710；3) **RISC-V阵营：**SiFive、Tenstorrent、阿里玄铁。据BofA Global Research，目前服务器CPU领域，x86仍占据主要份额（90%），ARM占比10%，后续随着ARM在Agent、端侧等场景优势凸显，渗透率将不断提升。

图表：全球市场服务器CPU收入规模、出货量及ASP



图表：全球服务器CPU核心厂商份额预测



5.3 国产核心厂商：海光信息（x86路线）

- 据IDC数据，目前我国CPU市场国内厂商份额约30%，仍有广阔国产替代空间。
- 国内CPU核心厂商——海光（x86授权路线，DCU+CPU协同）：走x86兼容路线，国内唯一可规模商用的国产x86服务器CPU，覆盖边缘、中端信创、高端智算三大场景，信创服务器CPU市占率超50%，采用CPU+DCU双芯战略。针对不同市场需求，海光处理器可以划分为7000，5000，3000三大产品系列，其中7000系列产品性能最高，是面向数据中心的旗舰级高性能处理器。
 - 7000系列：面向数据中心的旗舰级高性能处理器。集成16-32核心，支持128路PCIe通道，8个DDR4内存通道，单颗CPU最大支持2TB内存容量，针对数据中心、云计算中心等进行了功耗优化，从而为用户提供更具能耗比的解决方案，主要应用于对计算能力、扩展能力、吞吐量有高要求的领域，包括云计算、大数据、数据库、分布式存储，人工智能等。
 - 5000系列：面向行业客户的主流中端处理器。集成8-16核心，支持64路PCIe通道，4个DDR4内存通道，单颗CPU最大支持1TB内存容量，适用云计算、边缘计算、分布式存储等应用场景，能够满足互联网、金融、电信、交通、能源等多行业和企业的运算需求。
 - 3000系列：面向多场景的高性价比处理器。集成4-8核心，支持32路PCIe通道，2个DDR4内存通道，最高加速频率达到3.3GHz，主要应用于入门级服务器、工作站、工业控制等市场，为中小企业客户和专业人员，提供高效解决方案。

图表：国产服务器CPU全球市场份额变化

出货量 (Units)		占全球市场份额 (%)
2021年	3,648,599	29.5%
2022年	3,686,840	27.4%
2023年	3,375,364	31.4%
2024年	3,815,830	31.5%
2025年	4,129,585	31.1%

图表：海光信息最新CPU 7000系列产品参数

产品型号	核心数量	线程数量	基准时钟频率	最高加速频率	L3缓存容量	典型功耗	封装类型	支持插槽数	最高内存频率	内存类型	内存通道数	PCIe规格
海光7390	32	64	2.7GHz	3.3GHz	64MB	110W	LGA	1P/2P	3200M Hz	DDR4	8 通道	PCIe 4.0*128
海光7380	32	64	2.2GHz	3.0GHz	64MB	140W	LGA	1P/2P	3200M Hz	DDR4	8 通道	PCIe 4.0*128
海光7375	32	64	2.0GHz	3.0GHz	64MB	140W	LGA	1P/2P	3200M Hz	DDR4	8 通道	PCIe 4.0*128
海光7360	24	48	2.2GHz	3.0GHz	64MB	125W	LGA	1P/2P	3200M Hz	DDR4	8 通道	PCIe 4.0*128

5.3 国产核心厂商：华为鲲鹏（ARM路线）

- 华为鲲鹏（ARM路线）：走ARM全栈自研路线，从鲲鹏920迭代至950/960，鲲鹏CPU与昇腾AI芯片深度协同，构建芯片—系统—整机—云全栈生态。
- 鲲鹏920：由华为自主研发设计，兼容ARM v8.2架构，采用多核架构、多合一SoC，支持8个DDR4内存通道、PCIe 4.0和100GE以太网网络，单处理器整型计算性能相比上一代提升2.9倍，在大数据、分布式存储和数据库等场景的并行计算性能大幅提升。
- 鲲鹏950/960：包括96核/192线程、192核/384线程两个版本，双线程灵犀核心、核数持续提升，首款支持"灵衢"互联技术，支持通用计算超节点，主打多核高能效、大规模并发算力；960尚在研发规划中。

图表：华为鲲鹏CPU 920系列产品参数

产品型号	CPU 核心数量	基准主频	内存通道数	TDP 典型功耗	最高互联规格	单核心 L1 缓存	单核心 L2 缓存	总 L3 缓存容量	最高内存规格	PCIe 与 IO 规格
7260	64 核	2.6GHz	8 通道	180W	4 路 HCCS 互联					
5250	48 核	2.6GHz	8 通道	150W	4 路 HCCS 互联					
5220	32 核	2.6GHz	4 通道	115W	2 路 HCCS 互联					
3210	24 核	2.6GHz	4 通道	95W	2 路 HCCS 互联	64KB 指令 + 64KB 数据	512KB 独立缓存	24~64MB 共享缓存 (1MB每核)	DDR4 2933MT/s	40 条 PCIe Gen4.0、2×100GE、16 个 SAS3.0
7261R	64 核	2.5GHz	8 通道	166W	4 路 HCCS 互联					
5251R	48 核	2.5GHz	8 通道	138W	4 路 HCCS 互联					
5221R	32 核	2.5GHz	4 通道	106W	2 路 HCCS 互联					
3211R	24 核	2.5GHz	4 通道	90W	2 路 HCCS 互联					

5.4 国内外主流CPU厂商产品参数对比

架构/阵营	厂商	产品系列	具体型号	发布时间	制程工艺	核心数	线程数	基础频率(GHz)	最高频率(GHz)	缓存	内存规格	互连接口 (IO)	TDP(W)
x86	英特尔	至强5	Xeon Gold 6554S	2023年	7nm	36	72	2.2	4	180MB	4TB, 8通道, 最高支持DDR5-5200MT/s (1DPC) 频率	PCIe: 80条通道	270W
		至强6 (P-core)	Xeon 6980P	2025年	3nm	128	256	2	3.9	504MB	3TB, 12通道, 最高支持DDR5-6400MT/s频率	PCIe: 96条通道	500W
		至强6 (E-core)	Xeon 6780E	2026年	3nm	144	144	2.2	3	108MB	4TB, 8通道, 最高支持DDR5-6400MT/s (1DPC) 频率	PCIe: 88条通道	330W
		至强6+ (E-core)	Clearwater Forest	2026年	Intel 18A	288	288	/	/	L2 288MB、L3缓存 576MB, 合计864MB	12通道, 最高支持DDR5-8000MT/s频率	PCIe Gen 5: 96条通道 CXL: 64条通道	300-500
		至强7	Diamond Rapids	2026年后	Intel 18A/14A	/	/	/	/	/	/	/	500W
ARM	AMD	第五代EPYC (Turin)	AMD EPYC 9965	2024年	TSMC 3/4nm	192	384	3.35	3.7	384MB	12条通道, 最高支持DDR5-6400MT/s 频率	/	/
		第六代EPYC (Turin)	下一代EPYC Venice (Zen 6)	2026年	2nm	256	512	/	/	/	16条通道, 整机最高支持DDR5-1.6TB/s频率	PCIe Gen6: 128条通道	/
	NVIDIA	Grace	Grace CPU	2024年	-	/	/	/	/	/	240/480/960GB, 内存带宽最高可达 1024 GB/s	PCIe Gen5: 8条通道	500W
		Vera	Vera CPU (Rubin架构)	2026年	-	256	45000	/	/	400TB内存	/	/	/
	Amper e	AmpereOne	A192-26X	2023年5月	TSMC 5nm	192	192	2.6	2.6	L1=16KB I+64KB D / 核; L2=2MB / 核; 共享 L3=64MB	8通道 DDR5-4800, 最大4TB	PCIe 5.0: 128条通道	300W 400W
RISC-V	SiFive	SiFive P870- D	A144-33M	2025年5月	TSMC 5nm	144	144	3.3	3.3	L1 16KB I + 64KB D	12通道 DDR5-5600, 最大3TB (1DPC PCIe 5.0:96条通道	AMBA CHI (4 端口 / 集群)、PCIe 5.0、CXL 2.0/3.0、100Gbps 网络、Chiplet 互连 (C2C)	334W
			A160-28M			160	160	2.8	2.8	/ 核; L2 2MB / 核; L3 64MB			262W
			A192-32M			192	192	3.2	3.2				348W
x86兼容	海光信息	海光5000系列 海光7000系列	LS3A6000	2023年底	12nm	4	4	2.5	2.8	16MB L3	2通道, 最高支持DDR4-3200MT/s频率	1个HyperTransport 3.0控制器	50
			LS3C6000/Q (四硅片)	2025年6月	12nm	64	128	2.0	2.2	32MB L3×4	8通道, 最高支持DDR4-3200MT/s频率	PCIe: 128条通道	280
			LS3C6000/D (双硅片)	2025年6月	12nm	32	64	2.1	2.3	32MB L3×2	8通道, 最高支持DDR4-3200MT/s频率	PCIe: 128条通道	140
			LS3C6000/S (单硅片)	2025年6月	12nm	16	32	2.2	2.4	32MB L3	4通道, 最高支持DDR4-3200MT/s频率	PCIe: 128条通道	70
ARM	华为鲲鹏	鲲鹏920	7260	2019年	TSMC 7nm	64	/	2.6	2.6	L1 64KB指令+64KB数据; L2 512KB/核; L3 24-64MB共享	8通道, 最高DDR4-2933MT/s; 最大4路互联256物理核	PCIe Gen4: 40条通道; 2×100GE RoCEv2; CCIX	180

目 录

一、模型由训练转向推理：CPU将迎来价值重估

二、CPU技术演进：从通用计算到AI增强

三、AI Agent时代的CPU需求爆发逻辑

四、CPU两大阵营对比：x86 vs ARM

五、产业链与主要国产CPU厂商

六、投资建议&风险提示

■ 2026是CPU受益AI放量元年，建议关注：

- 芯片：海光信息、禾盛新材、龙芯中科等；
- 供应链：广合科技、澜起科技、通富微电、聚辰股份等。

- **行业需求不及预期风险：**若AI算力市场发展和需求不及预期，则产业链相关公司的业绩增长可能不及预期。
- **大陆厂商技术进步不及预期：**国内芯片核心硬件研发技术进度若不及预期，可能影响产业链国产化替代节奏，导致相关标业绩兑现不及预期。
- **中美贸易摩擦加剧：**地缘与出口管制政策反复收紧，或造成高端元器件受限进口、海外市场拓展受阻，扰动行业供需与成本。
- **研报信息更新不及时风险：**本报告依托的产业、价格、出货数据更新存在时滞，可能出现信息更新不及时风险，导致基本面判断出现偏差。
- **测算偏差风险：**本报告分析过程存在参数假设，可能存在测算偏差风险。
- **数据主观筛选风险：**行业统计数据选取口径带有主观倾向，可能存在主观筛选导致与行业实际情况存在偏差风险。

- 中泰证券股份有限公司（以下简称“本公司”）具有中国证券监督管理委员会许可的证券投资咨询业务资格。本报告仅供本公司的客户使用。本公司不会因接收人收到本报告而视其为客户。
- 本报告基于本公司及其研究人员认为可信的公开资料或实地调研资料，反映了作者的研究观点，力求独立、客观和公正，结论不受任何第三方的授意或影响。本公司力求但不保证这些信息的准确性和完整性，且本报告中的资料、意见、预测均反映报告初次公开发布时的判断，可能会随时调整。本公司对本报告所含信息可在不发出通知的情形下做出修改，投资者应当自行关注相应的更新或修改。本报告所载的资料、工具、意见、信息及推测只提供给客户作参考之用，不构成任何投资、法律、会计或税务的最终操作建议，本公司不就报告中的内容对最终操作建议做出任何担保。本报告中所指的投资及服务可能不适合个别客户，不构成客户私人咨询建议。
- 市场有风险，投资需谨慎。在任何情况下，本公司不对任何人因使用本报告中的任何内容所引致的任何损失负任何责任。
- 投资者应注意，在法律允许的情况下，本公司及其本公司的关联机构可能会持有报告中涉及的公司所发行的证券并进行交易，并可能为这些公司正在提供或争取提供投资银行、财务顾问和金融产品等各种金融服务。本公司及其本公司的关联机构或个人可能在本报告公开发布之前已经使用或了解其中的信息。
- 本报告版权归“中泰证券股份有限公司”所有。事先未经本公司书面授权，任何机构和个人，不得对本报告进行任何形式的翻版、发布、复制、转载、刊登、篡改，且不得对本报告进行有悖原意的删节或修改。