1、(7分)假定单级Cache系统中I-cachemissrate=1%,D-cachemissrate=8%, Hisspenalty=90cycles,基本CPI=7.5,Load和store指令占指令系统的30%,请分析计算该系统的实际CPI。

2、(8分)假定两级Cache系统中，CPU基本CPI=1.2,clock rate =2.5GHz,Miss rate/ instruction =3%,L-2 cache access time =30ns,Main memory accesstime = 160ns, Global miss rate to main memory = 0.8%,请给出详细步骤分析并计算该系统的实际CPI。

3、(8分)指令操作功能的形式化描述描述语言RTL(Register Transfer Language)规定如下：用R[r]表示寄存器r的内容；用M[addr]表示读取主存单元addr的内容；传送方向用“←”表示，传送源在右，传送目的在左；程序计数器PC直接用PC表示其内容；用OP[data]表示对数据data进行OP操作。请分析图2所示32位MIPS单周期数据通路所示的指令，包括给出具体的指令格式、指令继续执行的条件、下一条指令地址的详细计算方式，并用RTL描述指令功能。




图 2. MIPS 单周期数据通路

1)指令及其格式：

2)指令继续执行的条件：

3)下一条指令地址的详细计算方式：

4)RTL描述指令功能：

图 2

44、(9 分) 假设一个包含 4 个数据块的 Cache，计算机加电启动后 CPU 访问主存块地址的顺序为：0, 8, 0, 6, 8，在采用直接映射、两路组相联（组间直接映射方式）、全相联三种不同 Cache 组织方式下，替换策略均采用 LRU。请完成以下分析和计算。

(1) 分别使用表 1 方式给出 Cache 中块的使用情况。

表 1

访问的内存块	Cache 使用块号	命中情况	访问后Cache中存放的内容			
			0	1	2	3
0						
8						
0						
6						
8						
6						

(2) 分别计算 Cache 的访问命中率。

45、(9 分) 某计算机的时钟频率为 2.5G HZ,主存的访问周期为 150ns。当缓存全部命中时 CPI 为 1.5。假设只有一级缓存(L1 Cache)时缓存访问失效率为 2%，如果增加了第二级缓存(L2 Cache)，L2 Cache 的访问周期为 10ns，当使用 L2 Cache 访问失效率为 0.2%。

(1) 计算只有一级缓存时的 CPI。

(2) 计算增加第二级缓存时 CPU 的 CPI。

(3) 分析增加二级缓存后计算机速度提升了多少倍。

44. (8 分) MIPS32 的指令格式如下图所示，包含 16 位的立即数加法指令 ADDI 的 OP 为 001000B，其功能是将寄存器 rs 与立即数 immediate 相加后送入寄存器 rt 中；条件跳转指令 BEQ 的 OP 为 000100B，功能是如果 rs 与 rt 相等则跳转；条件跳转指令 BNE 的 OP 为 000101B，功能是如果 rs 与 rt 不相等则跳转。

OP	rs	rt	rd	shamt	funct
31:26	25:21	20:16	15:11	10:6	5:0

OP	rs	rt	address
31:26	25:21	20:16	15:0

OP	rs	rt	address
31:26	25:21	20:16	15:0

请以十六进制形式完成以下功能的指令机器编码：

(1) 将 16 号寄存器与立即数 16 相加后送入到 18 号寄存器；

(2) 如果 15 号寄存器与 18 号寄存器相等就跳转，偏移地址为 32。

45. (10 分) 假设某 CPU 访问内存时首先按照顺序访问各级 Cache，若 Cache 未命中时再访问内存。如果 DRAM 的读写周期为 200ns，系统只采用 2KB 容量的一级 Cache，Cache 的读写周期为 10ns，命中率为 90%。

(1) 请分析此时存储系统的平均访问时间；

(2) 假设增加了一个 256KB 容量的二级 Cache，其读写周期为 50ns，其命中率为 99%，请分析，此时的存储系统的平均访问时间。

43.(11分)某处理器时钟频率为2GHZ,所有访问一级Cache均命中时，基本的CPI为1.0,主存访问时间为100ns(其中包含了缺失处理时间)。假设一级Cache中平均的指令缺失率为4%。如果系统中增加一个二级Cache,其命中或者缺失的时间都为10ns,其访问缺失率降至0.5%。请分析采用二级Cache对该处理器CPI的影响，并给出采用二级Cache后对性能的提升值。

43.(11分)字长32位的系统中，程序对32位存储器访问的字地址序列为：1,126,127,1,127,170,170,171,2,126,171,2。假设有两种直接映射的Cache设计方案C1和C2,Cache的容量都是8个字，C1块的大小为1个字，C2块大小为2个字。

(1)计算两种方案的命中率和缺失率；

(2)如果缺失阻塞时间为20个周期，C1中Cache的访问需要2个周期，C2中Cache访问需要4个周期，请比较那种Cache方案执行该程序更高效。

给定数据通路图，和ADD指令，图省略

lw Rt,offset(RS) (功能：Reg[Rt]=Mem[Reg[Rs]+Offs]，其中 offset 是 16 位的偏移地址)，两条指令的编码方式如图 2 所示：

0	rs	rt	rd	shamt	funct
31:26	25:21	20:16	15:11	10:6	5:0


35 or 43	rs	rt	address
31:26	25:21	20:16	15:0

图 2

(1)请给出上述两条指令使用到的功能单元以及用来控制各个多路选择器相关的控制信号取值情况。

(2) 假设各个功能单元时延分别为：指令存储器(Instruction Memory):400ps；地址加法器(ADD):100ps;多路选择器(Mux):30ps;运算器(ALU)：120ps;寄存器堆(Registers):200ps;数据存储器(Data Memory)：350ps，控制器 (control):100ps,ALU Control 部件:30ps。请给出上述两条指令执行的关键路径并以此估算每条指令执行的时间。

44.（12 分） 如下图所示的一个简单模型机，其数据总线和地址总线均为 8 位，其中 R0,R1,R2,R3 为通用寄存器， AR 为地址寄存器，IR 为指令寄存器，PC 为指令计数器，ALU 为运算器，DA1 和 DA2 为临时寄存器，AB 为地址总线，DB 为数据总线。



其中各个控制信号的功能如下表所示：

序号	控制信号	功能	序号	控制信号	功能
1	PC-B#	指令地址送总线	8	S3	S3- S0选择ALU16种运算之一
2	B-AR	总线数据打入AR	9	S2	
3	PC+1	程序计数器+1	10	S1	
4	B-PC	总线数据打入PC	11	S0	
5	B-IR	总线数据打入IR	12	M	选择逻辑运算(1)和算数运算(0)
6	M-W#	存储器写	13	B-DA1	总线数据打入暂存器DA1
7	M-R#	存储器读	14	B-DA2	总线数据打入暂存器DA2

序号	控制信号	功能	序号	控制信号	功能
15	ALU-B#	运算器ALU内容送总线	22	R1-B#	R1内容送总线
16	Ci	ALU进位输入	23	R2-B#	R2内容送总线
17	B-R0	总线数据打入R0	24	R3-B#	R3内容送总线
18	B-R1	总线数据打入R1	25	I/O-W#	写（输出）I/O端口
19	B-R2	总线数据打入R2	26	I/O-R#	读（输入）I/O端口
20	B-R3	总线数据打入R3	27	Ai#	端口地址线
21	R0-B#	R0内容送总线	28	J1#	指令译码器译码

如果存储器的相应地址中存储了以下两条机器指令，请按照执行顺序写出每条机器指令执行需要的微操作序列（包含取指令的过程），并给出完成微操作需要设置的控制信号。

地址	机器码	助记符	功能
10H	0101 0000	SUB R_0, 08H	(R_0)-08H→R_0
11H	0000 1000 (立即数)		
12H	1000 0000	JMP 10H	10H→PC
13H	0000 1010（转移地址）		

43.（12 分）某 16 位机所使用指令格式和寻址方式如下所示。该机有两个 20 位基值寄存器，四个 16 位变址寄存器， 十六个 16 位通用寄存器。指令格式中的 S(源)，D(目标)都是通用寄存器，M 是主存中的一个单元。三种指令的编码方式如图 2 所示，其中操作码定义为:

MOV (OP)=(A)H， MOV 是传送指令

STA (OP)=(1B)H， STA 为写数指令

LDA (OP)=(3C)H， LDA 为读数指令

请完成以下分析：

（1）分析三种指令格式与寻址方式特点。


（2）分析 CPU 完成哪一种操作所花时间最短？哪一种操作花时间最长？第二种指令的执行时间

各种学校计算机/软件专业考研真题 免费分享 https://github.com/csseky/cskaoyan


有时会等于第 i 种指令的执行时间 T_i。

（3）下列情况下每个十六进制指令字分别代表什么操作？其中如果有编码不正确，如何改正才能成为合法指令？


① (F0F1)H ② (2856)H ③ (6FD6)H ④ (1C2)H



MOV S, D



STA S, M




LDA M, D

45.(5分)CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns,主存存取周期为250ns.

求：(1)cache/主存系统的效率

(2)平均访问时间

43.（5 分）指令格式如下所示。OP 为操作码字段，试分析指令格式特点。




43.（11 分）设某机主存容量为 4 MB，Cache 容量为 16KB，每块包含 8 个字，每字 32 位，设计一个四路组相联映像（即 Cache 每组内共有四个块）的 Cache 组织，要求：

(1)画出主存地址字段中各段的位数。

(2)设 Cache 的初态为空，CPU 依次从主存第 0、1、2、…、99 号单元读出 100 个字（主存一次读出一个字），并重复按此次序读 8 次，问命中率是多少？

(3)若 Cache 的速度是主存的 6 倍，试问有 Cache 和无 Cache 相比，速度提高多少倍？

43.（11 分）某计算机字节长为 16 位，主存地址空间大小为 128KB，按字编址。采用单字长指令格式，指令各字段定义如下：



转移指令采用相对寻址方式，相对偏移量用补码表示，寻址方式定义如下表：

Ms/Md	寻址方式	助记符	含义
000B	寄存器直接	Rn	操作数=(Rn)
001B	寄存器间接	(Rn)	操作数=((Rn))
010B	寄存器间接、自增	(Rn)+	操作数=((Rn))，(Rn)+1->Rn
011B	相对	D(Rn)	转移目标地址=(PC)+(Rn)

注：(x)表示存储地址 x 或寄存器 x 的内容。

请回答下列问题：

(1)该指令系统最多可有多少指令?该计算机最多有多少个通用寄存器?存储器地址寄存器(MAR)和存储器数据寄存器(MDR)至少各需要多少位?

(2)转移指令的目标地址范围是多少?

(3)若操作码0010B表示加法操作(助记符为add),寄存器R4和R5的编号分别为100B和101B,R4的内容为1234H,R5的内容为5678H,地址1234H中的内容为5678H,地址5678H中的内容为1234H,则汇编语句“add(R4),(R5)+”(逗号前为源操作数，逗号后为目的操作数)对应的机器码是什么(用十六进制表示)?该指令执行后，哪些寄存器和存储单元中的内容会改变?改变后的内容是什么?

44.（12 分）某计算机的主存地址空间大小为 256MB，按字节编址。指令 Cache 和数据 Cache 分离，均有 8 个 Cache 行，每个 Cache 行大小为 64B，数据 Cache 采用直接映射方式。现有两个功能相同的程序 A 和 B，其伪代码如下所示：

程序 A:

```
int  a[256][256];
……
int  sum_array 1( )
{
     int i,j,sum=0;
     for(i=0;i<256;i++)
          for (j=0;j<256;j++)
               sum +=a[i][j];
     return  sum;
}
```

程序 B:

```
int  a[256][256];
……
int  sum_array 2( )
{
     int i,j,sum=0;
     for(j=0;j<256;j++)
          for (i=0;i<256;i++)
               sum +=a[i][j];
     return  sum;
}
```

假定 int 类型数据用 32 位补码表示，程序编译时 i、j、sum 均分配在寄存器中，数组 a 按行优先方式存放，其首地址为 320（十进制）。请回答下列问题，要求说明理由或给出计算过程。

（1）若不考虑用于 Cache 一致维护和替换算法的控制位，则数据 Cache 的总容量为多少？

（2）数组元素 a[0][31]和 a[1][1]各自所在的主存块对应的 Cache 行号分别是多少（Cache 行号从 0 开始）？

（3）程序 A 和 B 的数据访问命中率各是多少？哪个程序的执行时间更短?

43、(11分)假设某计算机的CPU主频为80MHz,CPI为4,平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B,Cache的命中率为99%,存储器总线宽带为32位。请回答下列问题。

(1)该计算机的MIPS数是多少?平均每秒Cache缺失的次数是多少?在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求?

(2)假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常?若页面大小为4KB,每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少?

(3)CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高?为什么?

(4)为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动一个体，若每个体的存储周期为50ns,则该主存能提供的最大带宽是多少?

44、（12 分）某 16 位计算机中，带符号整数用补码表示，数据 Cache 和指令 Cache 分离。

题 44 表给出了指令系统中部分指令格式，其中 Rs 和 Rd 表示寄存器，mem 表示存储单元地址，（x）表示寄存器 x 或存储单元 x 的内容。

题 44 表指令系统中部分指令格式

名称	指令的汇编格式	指令功能
加法指令	ADD Rs, Rd	(Rs)+(Rd)->Rd
算术/逻辑左移	SHL Rd	2*(Rd)->Rd
算术右移	SHR Rd	(Rd)/2->Rd
取数指令	LOAD Rd, mem	(mem)->Rd
存数指令	STORE Rs, mem	(Rs)->mem

该计算机采用 5 段流水式执行指令，各流水段分别是取指（IF），译码/读寄存器（ID）、执行/计算有效地址（EX）、访问存储器（M）和结果写回寄存器（WB），流水线采用“按序发射，按序完成”方式，没有采用转发技术处理数据相关，并且同一个寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题：

（1）若 int 型变量 x 的值为-513，存放在寄存器 R1 中，则执行“SHL R1”后，R1 中的内容是多少？（用十六进制表示）

（2）若某个时间段中，有连续的 4 条指令进入流水线，在其执行过程中没有发生任何阻塞，则执行这 4 条指令所需的时钟周期数为多少？

（3）若高级语言程序中某赋值语句为 x = a+b，x、a 和 b 均为 int 型变量，它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应的指令序列及其在指令流水线中的执行过程如题 44 图所示。

```
I1   LOAD   R1, [a]
I2   LOAD   R2, [b]
I3   ADD    R1, R2
I4   STORE  R2, [x]
```

	时间单元													
	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I1	IF	ID	EX	M	WB									
I2		IF	ID	EX	M	WB								
I3			IF				ID	EX	M	WB				
I4							IF				ID	EX	M	WB

题 44 图 指令序列及其执行过程示意图

则这 4 条指令执行过程中，I_3 的 ID 段和 I_4 的 IF 段被阻塞的原因各是什么？

（4）若高级语言程序中某赋值语句为 x=x*2+a，x 和 a 均为 unsigned int 类型变量，它们的存储单元地址分别表示为[x]、[a]，则执行这条语句至少需要多少个时钟周期？要求模仿题 44 图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。

微信公众号 计算机考研软件考研

43.(9分)某32位计算机，CPU主频为800MHz,Cache命中时的CPI为4,Cache块大小为32字节；主存采用8体交叉存储方式，每个体的存储字长为32位人存储周期为40 ns;存储器总线宽度为32位，总线时钟频率为200 MHz,支持突发传送总线事务。每次读突发传送总线事务的过程包括：送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节，传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。

(1)CPU和总线的时钟周期各为多少?总线的带宽(即最大数据传输率)为多少?

(2)Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取?


(3)存储器总线完成一次读突发传送总线事务所需的时间是多少?

(4)若程序BP执行过程中，共执行了100条指令，平均每条指令需进行1.2次访存，Cache缺失率为5%,不考虑替换等开销，则BP的CPU执行时间是多少?

44. （12 分）某程序中有如下循环代码段 p：”for(int i = 0; i < N; i++) sum+=A[i];”。假设编译时变量 sum 和 i 分别分配在寄存器 R1 和 R2 中。常量 N 在寄存器 R6 中，数组 A 的首地址在寄存器 R3 中。程序段 P 起始地址为 0804 8100H，对应的汇编代码和机器代码如下表所示。

编号	地址	机器代码	汇编代码	注释
1	08048100H	00022080H	loop: sll R4,R2,2	(R2)<<2 → R4
2	08048104H	00083020H	add R4,R4,R3	(R4)+(R3) → R4
3	08048108H	8C850000H	load R5,0(R4)	((R4)+0) → R5
4	0804810CH	00250820H	add R1,R1,R5	(R1)+(R5) → R1
5	08048110H	20420001H	add R2,R2,1	(R2)+1 → R2
6	08048114H	1446FFFAH	bne R2,R6,loop	if(R2)!=(R6) goto loop

执行上述代码的计算机 M 采用 32 位定长指令字，其中分支指令 bne 采用如下格式：



OP 为操作码；Rs 和 Rd 为寄存器编号；OFFSET 为偏移量，用补码表示。请回答下列问题，并说明理由。

1）M 的存储器编址单位是什么？

2）已知 sll 指令实现左移功能，数组 A 中每个元素占多少位？


3）题 44 表中 bne 指令的 OFFSET 字段的值是多少？已知 bne 指令采用相对寻址方式，当前 PC 内容为 bne 指令地址，通过分析题 44 表中指令地址和 bne 指令内容，推断出 bne 指令的转移目标地址计算公式。

4）若 M 采用如下“按序发射、按序完成”的 5 级指令流水线：IF（取值）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起 3 个时钟周期的阻塞，则 P 中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令 1 的执行不会因为与指令 5 的数据相关而发生阻塞？

45. 假设对于 44 题中的计算机 M 和程序 P 的机器代码，M 采用页式虚拟存储管理；P

微信公众号 计算机与软件考研

45．某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为 32 位，物理地址为 24 位，页大小为 8KB；TLB 采用全相联映射；Cache 数据区大小为 64KB，按 2 路组相联方式组织，主存块大小为 64B。存储访问过程的示意图如下。



请回答下列问题。

（1）图中字段 A~G 的位数各是多少？TLB 标记字段 B 中存放的是什么信息？

（2）将块号为 4099 的主存块装入到 Cache 中时，所映射的 Cache 组号是多少？对应的 H 字段内容是什么？

（3）Cache 缺失处理的时间开销大还是缺页处理的时间开销大？为什么？

8.有4级流水线分别完成取指、指令译码并取数、运算、送结果4步操作，假设完成各步操作的时间依次为100ns、80ns、50ns。

(1)流水线的操作周期应设计为多少？

(2)若相邻2条指令发生数据相关，而且在硬件上不采取措施，那么第2条指令要推迟多少时间进行？

(3)如果在硬件设计上加以改进，至少需推迟多少时间？

9.设有两个浮点数x=2Ex × Sx，y=2Ey × Sy，Ex=(-10)2，Sx=(+0.1001)2，Ey=(+10)2，Sy=(+0.1011)2。若尾数4位，数符1位，阶码2位，阶符1位，求x+y并写出运算步骤及结果。

1、 设机器字长 32 位，定点表示，尾数 31 位，数符 1 位，问：

(1) 定点原码整数表示时，最大正数是多少？最大负数是多少？

(2) 定点原码小数表示时，最大正数是多少？最大负数是多少？

答：（1）定点原码整数表示：

最大正数：0 111 111 111 111 111 111 111 111 111

数值 = $（2^{31}-1）_{10}$

最大负数：0 111 111 111 111 111 111 111 111 111

数值 = $-（2^{31}-1）_{10}$

（2）定点原码小数表示：

最大正数 = $（1-2^{-31}）_{10}$

最大负数 = $-（1-2^{-31}）_{10}$

16．设主存容量为 1MB ， Cache 容量为 16KB ，每字块有 16 个字，每字 32 位。

(1)若 Cache 采用直接相联映像，求出主存地址字段中各段的位数。

(2)若 Cache 采用四路组相联映像，求出主存地址字段中各段的位数。