
Aulas 15 e 16

- A unidade de controlo principal do datapath single-cycle
- A unidade de controlo da ALU
- Desenho das unidades de controlo do datapath e da ALU
- Exemplos de funcionamento do datapath com unidade de controlo

Bernardo Cunha, José Luís Azevedo, Arnaldo Oliveira


Datapath single-cycle completo



Datapath – unidade de controlo

- A unidade de controlo deve gerar os sinais (identificados a vermelho) para:
 - 1) controlar a escrita e/ou a leitura em elementos de estado: banco de registos e memória de dados
 - 2) definir a operação dos elementos combinatórios: ALU e multiplexers
- A operação da ALU é definida por uma unidade de controlo específica (ALU Control), em conjunto com a unidade de controlo principal

Datapath – unidade de controlo



Datapath – unidade de controlo

- Alguns dos elementos de estado do datapath são acedidos em todos os ciclos de relógio (PC e memória de instruções)
 - Nestes casos não há necessidade de explicitar um sinal de controlo
- Outros elementos de estado podem ser lidos ou escritos dependendo da instrução que estiver a ser executada (memória de dados e banco de registos)
 - Para estes é necessário explicitar os respetivos sinais de controlo
- Nos elementos de estado, a escrita é sempre realizada de forma síncrona; a leitura é sempre realizada de forma assíncrona

- As instruções básicas que fazem uso da ALU são:
 - Load e store para calcular o endereço da memória externa
 - Branch if equal / not equal para determinar se os operandos são iguais ou diferentes
 - Aritméticas e lógicas para efetuar a respetiva operação
- A operação a realizar na ALU depende:
 - dos campos opcode e funct nas instruções aritméticas e lógicas de tipo R: ALUControl = f(opcode, funct)
 - do campo opcode nas restantes instruções:
 ALUControl = f(opcode)
- Assim, a geração dos sinais de controlo da ALU pode ser realizada em dois níveis:
 - Nível 1: ALUOp = g (opcode)
 - Nível 2: ALUControl = f (ALUOp, funct)

 A relação entre o tipo de instruções, o campo "funct", a operação efetuada pela ALU e os sinais de controlo da mesma, pode ser resumida pela seguinte tabela

ALU Control	ALU Action
000	And
0 0 1	Or
010	Add
110	Subtract
111	Set if Less Than

Instruction	OpCode	Funct	ALU Action	ALUOp	ALU Control
load word	100011 ("lw")	XXXXXX	add	00	010
store word	101011 ("sw")	XXXXXX	add	00	010
addi	001000 ("addi")	XXXXXX	add	00	010
branch if equal	000100 ("beq")	XXXXXX	subtract	01	110
add	000000 (R-Type)	100000	add	10	010
subtract	000000 (R-Type)	100010	subtract	10	110
and	000000 (R-Type)	100100	and	10	000
or	000000 (R-Type)	100101	or	10	001
set if less than	000000 (R-Type)	101010	set if less than	10	111
set if less than imm	001010 ("slti")	XXXXXX	set if less than	11	111
jump	000010 ("j")	XXXXXX	-	XX	xxx

```
library ieee;
use ieee.std_logic_1164.all;
entity ALUControlUnit is
 port(ALUop : in std_logic_vector(1 downto 0);
      funct : in std logic vector(5 downto 0);
      ALUcontrol: out std_logic_vector(2 downto 0));
end ALUControlUnit;
```

```
architecture Behavioral of ALUControlUnit is
begin
 process(ALUop, funct)
 begin
     case ALUop is
        when "00" => -- LW, SW, ADDI
           ALUcontrol <= "010";
        when "01" => -- BEO
           ALUcontrol <= "110";
        when "10" => -- R-Type instructions
           case funct is
               when "100000" => ALUcontrol <= "010"; -- ADD
               when "100010" => ALUcontrol <= "110"; -- SUB
               when "100100" => ALUcontrol <= "000"; -- AND
               when "100101" => ALUcontrol <= "001"; -- OR
               when "101010" => ALUcontrol <= "111"; -- SLT
               when others => ALUcontrol <= "010";</pre>
           end case;
        when "11" => -- SLTI
           ALUcontrol <= "111";
     end case:
 end process;
end Behavioral:
```

ALU Control	ALU Action
000	And
0 0 1	Or
010	Add
110	Subtract
111	Set if Less Than


ALUOp	ALU Action
00	Add
01	Subtract
10	R-Type
11	Set if Less Than

Unidade de controlo principal

• É necessário especificar um total de oito (+1) sinais de controlo (para além do ALUOp):

Sinal	Efeito quando não ativo ('0')	Efeito quando ativo ('1')
MemRead	Nenhum	O conteúdo da memória de dados no endereço indicado é apresentado à saída
MemWrite	Nenhum	O conteúdo do registo de memória de dados cujo endereço é fornecido é substituido pelo valor apresentado à entrada
ALUSrc	O segundo operando da ALU provém da segunda saída do <i>File Register</i>	O segundo operando da ALU provém dos 16 bits menos significativos da instrução após extensão do sinal
RegDst	O endereço do registo destino provém do campo rt	O endereço do registo destino provém do campo rd
RegWrite	Nenhum	O registo indicado no endereço de escrita é alterado pelo valor presente na entrada de dados
MemtoReg	O valor apresentado para escrita no registo destino provém da ALU	O valor apresentado na entrada de dados dos registos internos provém da memória externa
PCSrc	O PC é substituido pelo seu valor actual mais 4	O PC é substituido pelo resultado do somador que calcula o endereço target do <i>branch</i> condicional
Branch	Nenhum	Indica que a instrução é um branch condicional
Jump	Nenhum	Indica que a instrução é um jump incondicional

Unidade de controlo principal



Unidade de controlo principal

```
library ieee;
use ieee.std logic 1164.all;
entity ControlUnit is
 port(OpCode : in std logic vector(5 downto 0);
     RegDst : out std_logic;
     Branch : out std_logic;
     Jump : out std_logic;
     MemRead : out std_logic;
     MemWrite : out std_logic;
     MemToReg : out std logic;
     ALUsrc : out std logic;
     RegWrite : out std logic;
     ALUop : out std logic vector(1 downto 0));
end ControlUnit;
```

```
architecture Behavioral of ControlUnit is
begin
 process(OpCode)
 begin
     ReqDst <= '0'; Branch <= '0'; MemRead <= '0'; MemWrite <= '0';
     MemToReg <= '0'; ALUsrc <= '0'; RegWrite <= '0'; Jump <= '0';
     ALUop <= "00";
     case OpCode is
         when "000000" => -- R-Type instructions
             ALUop <= "10"; RegDst <= '1'; RegWrite <= '1';
         when "000100" => -- BEO
             ALUop <= "01"; Branch <= '1';
          when "100011" => -- LW
             ALUsrc <= '1'; MemToReg <= '1'; MemRead <= '1'; RegWrite <= '1';
         when "101011" => -- SW
             ALUsrc <= '1'; MemWrite <= '1';
         when "001000" => -- ADDI
             ALUSTC <= '1'; RegWrite <= '1';
         when "001010" => -- SLTI
             ALUop <= "11"; ALUsrc <= '1'; RegWrite <= '1';
         when "000010" => -- J
             Jump <= '1';
         when others =>
                                                  ALU
                                                      Memto Req
                                                                    Mem
                                                                Mem
     end case;
                                                                         Branch Jump ALUOp[1..0]
                           Instrução
                                    Opcode
                                            ReaDst
                                                  Src
                                                           Write Read
                                                                    Write
                                                       Rea
 end process;
                          R - Format 000000 (0x00)
                                              1
                                                   0
                                                       0
                                                            1
                                                                 0
                                                                      0
                                                                           0
                                                                                0
                                                                                       10
end Behavioral;
                             lw
                                  100011 (0x23)
                                              0
                                                   1
                                                       1
                                                            1
                                                                 1
                                                                      0
                                                                           0
                                                                                       00
                                  101011 (0x2B)
                                              Χ
                                                   1
                                                       Χ
                                                             0
                                                                 0
                                                                     1
                                                                           0
                                                                                0
                                                                                       00
                             SW
                                  001000 (0x08)
                            addi
                                              0
                                                   1
                                                        0
                                                            1
                                                                 0
                                                                      0
                                                                           0
                                                                                0
                                                                                       00
                                  000100 (0x04)
                                              Χ
                                                   0
                                                       Χ
                                                            0
                                                                 0
                                                                      0
                                                                           1
                                                                                0
                                                                                       01
                             beq
                                  001010 (0x0A)
                                                   1
                             slti
                                              0
                                                        0
                                                            1
                                                                 0
                                                                      0
                                                                           0
                                                                                0
                                                                                       11
                                  000010 (0x02)
                                                   Χ
                                              Χ
                                                       Χ
                                                             0
                                                                 0
                                                                      0
                                                                           Χ
                                                                                1
                                                                                       XX
```

Análise do funcionamento do datapath

- A execução de qualquer uma das instruções suportadas ocorre no intervalo de tempo correspondente a um único ciclo de relógio: tem início numa transição ativa do relógio e termina na transição ativa seguinte
- Para simplificar a análise podemos, no entanto, admitir que a utilização dos vários elementos operativos é "sequencial" e decorre ao longo de um conjunto de operações que culminam com:
 - escrita no Banco de Registos: instruções tipo R, LW, ADDI, SLTI
 - escrita na Memória de Dados: SW
- O *Program Counter* é sempre atualizado com:
 - endereço-alvo da instrução BEQ, se os registos forem iguais (branch taken), ou PC+4 se forem diferentes (branch not taken)
 - endereço-alvo da instrução J
 - PC+4 nas restantes instruções


Análise do funcionamento do datapath – operações

- Fetch de uma instrução e cálculo do endereço da próxima instrução
- Leitura de dois registos do Banco de Registos
- A ALU opera sobre dois valores (a fonte dos valores a operar depende do tipo de instrução que estiver a ser executada)
- O resultado da operação efetuada na ALU:
 - é escrito no Banco de Registos (R-Type, addi e slti)
 - é usado como endereço para escrever na memória de dados (sw)
 - é usado como endereço para fazer uma leitura da memória de dados (Iw) - o valor lido da memória de dados é depois escrito no Banco de Registos
 - é usado para decidir qual o próximo valor do PC (beq / bne):
 BTA ou PC+4


Funcionamento do datapath nas instruções tipo R

- A instrução é lida e é calculado o valor de PC+4
- São lidos dois registos e a unidade de controlo determina, a partir do *opcode* (bits 31-26), o estado dos sinais de controlo
- A ALU opera sobre os dados lidos dos dois registos, de acordo com a função codificada no campo funct (bits 5-0) da instrução
- O resultado produzido pela ALU será escrito no registo especificado nos bits 15-11 da instrução ("rd"), na próxima transição ativa do relógio


Funcionamento do datapath nas instruções tipo R (1)




Funcionamento do datapath nas instruções tipo R (2)



Funcionamento do datapath nas instruções tipo R (3)




Funcionamento do datapath nas instruções tipo R (4)




Funcionamento do datapath na instrução LW

- A instrução é lida e é calculado o valor de PC+4.
- É lido um registo e a unidade de controlo determina, a partir do *opcode*, o estado dos sinais de controlo.
- A ALU soma o valor lido do registo especificado nos bits 25-21 ("rs") com os 16 bits (extendidos com sinal para 32) do campo offset da instrução (bits15-0).
- O resultado produzido pela ALU constitui o endereço de acesso à memória de dados. A memória é lida nesse endereço.
- A word lida da memória será escrita no registo especificado nos bits 20-16 da instrução ("rt"), na próxima transição ativa do relógio.


Funcionamento do datapath na instrução LW (1)




Funcionamento do datapath na instrução LW (2)




Funcionamento do datapath na instrução LW (3)



Funcionamento do datapath na instrução LW (4)




Funcionamento do datapath na instrução LW (5)




Funcionamento do datapath na instrução BEQ

- A instrução é lida e é calculado o valor de PC+4
- São lidos dois registos e é determinado o estado dos sinais de controlo. Os 16LSBs da instrução (sign extended x 4) são somados a PC+4 (BTA)
- A ALU faz a subtração dos dois valores lidos dos registos
- A saída "Zero" da ALU é utilizada para decidir qual o próximo valor do PC, que será atualizado na próxima transição ativa do relógio


Funcionamento do datapath na instrução BEQ (1)



Funcionamento do datapath na instrução BEQ (2)




Funcionamento do datapath na instrução BEQ (3)




Funcionamento do datapath na instrução J

- A instrução é lida e é calculado o valor de PC+4
- São determinados os sinais de controlo. O novo valor do PC é obtido a partir dos 26 LSB da instrução multiplicados por 4 (shift left 2) concatenados com os 4 bits mais significativos do PC atual


Funcionamento do datapath na instrução J (1)



Funcionamento do datapath na instrução J (2)



Visão global do processador



Execução de uma instrução no DP single-cycle – exemplo

 Vai iniciar-se o instruction fetch da instrução apontada pelo registo \$PC (0x00400024). Nesse instante o conteúdo dos registos do CPU e da memória de dados é o indicado. Qual o conteúdo dos registos após a execução da instrução?

Endereço	Valor
()	()
0x10010030	0x63F78395
0x10010034	0xA0FCF3F0
0x10010038	0x147FAF83
()	()

\$PC	0x00400024
\$3	0x7F421231
\$4	0x15A73C49
\$5	0x10010010

	Endereço	Código máquina
	()	()
	0x00400020	0x00E82820
\rightarrow	0x00400024	0x8CA30024
	0x00400028	0x00681824
	()	()

\$PC	0x00400028
\$3	0xA0FCF3F0
\$4	0x15A73C49
\$5	0x10010010


 $0x8CA30024 \rightarrow lw \$3, 0x24(\$5)$

Mem Addr: 0x10010010 + 0x24 = 0x10010034


10001100101000110000000000100100

3 = [0x10010034] = 0xA0FCF3F0


Execução de uma instrução no DP single-cycle – diagrama temporal



op rs rt offset 1000110010100011000000000100100



op rs rt offset 1000110010100011000000000100100



Exercícios

- De que tipo é a unidade de controlo principal do datapath single-cycle?
- Como calcularia o tempo mínimo necessário para executar cada uma das instruções anteriormente analisadas?
- O que limita a frequência máxima do relógio do datapath single cycle?
- Que alterações é necessário fazer ao datapath single-cycle para permitir a execução das instruções:
 - "bne" branch not equal
 - "jal" jump and link
 - "jr" jump register
- Analise o *datapath* e identifique que instruções deixariam de funcionar corretamente se a unidade de controlo poqueasse o sinal **RegWrite** a '1'.
- Repita o exercício anterior para cada uma das seguintes situações:

 Regvite='0', MemRead='0', MemWrite='0', ALUpp="00",

 Reglet='1', ALUpro='0', MempoReg='0', MempoReg='1'
- Que consequência teria para o funcionamento do *datapth* o bloqueio do sinal **Branch** a '1'?