2007/08

1º Semestre de 2007/2008

Bernardo Cunha, José Luís Azevedo, Arnaldo Oliveira

Univ. Aveiro

Slide 5 - 1

Arquitectura de Computadores I

2007/08

Aula 5

Instruções de transferência de informação

• Instruções de tipo I versus instruções de tipo R

Organização de informação em memória:

• little endian versus big endian

Univ. Aveiro

2007/08

Na aula anterior observamos o seguinte exemplo:

```
add $8, $17, $18  # Soma $17 com $18 e armazena o resultado em $8 add $9, $19, $20  # Soma $19 com $20 e armazena o resultado em $9 sub $16, $8, $9  # Subtrai $9 a $8 e armazena o resultado em $16
```

sendo o equivalente em C

```
// a é $17, b é $18 c é $19, d é $20 e z é $16
// $8 e $9 representam variáveis temporárias não explicitadas em C
```

```
int a, b, c, d, z;

z = (a + b) - (c + d);
```

Note-se que este trecho de código faz uso apenas de registos internos do CPU

Univ. Aveiro Slide 5 - 3

Arquitectura de Computadores I

2007/08

2. Instruções de transferência de informação (cont.)

E se pretendêssemos agora somar os elementos de um *array* composto por *n* elementos?

- Se n for maior do que o número de registos disponíveis no CPU seria necessário recorrer a recursos externos – a memória.
- Deverão existir, portanto, instruções para transferir informação entre os registos do CPU e os registos da memória externa

Univ. Aveiro Slide 5 - 4

2007/08


Como será então possível representar as instruções de acesso à memória externa (escrita e leitura), sabendo que as instruções do MIPS ocupam todas exactamente 32 bits?


Note-se que um endereço de memória é representado por 32 bits, pelo que ele sozinho ocuparia a totalidade da instrução


<u>Solução</u>: em vez do endereço, a instrução indica um registo que contém o endereço de memória a aceder (note-se que a dimensão do registo interno é 32 bits). Chama-se a este modo de endereçamento:

endereçamento indirecto a registo

Univ. Aveiro Slide 5 - 5







2007/08

Instrução de escrita na memória:

SW - (*store word*) transfere uma palavra de 32 bits de um registo interno para a memória



A existência de uma constante de 16 bits sugere que não será possível manter o formato das instruções anteriormente apresentadas para o caso da soma e subtracção.

Univ. Aveiro Slide 5 - 9

Arquitectura de Computadores I

2007/08

Consideremos o seguinte exemplo:

$$g = h + A[5]$$
 (A é um array de words – 32 bits)

assumindo que g, h o endereço de início do array A residem nos registos \$17, \$18 e \$19, respectivamente

Usando instruções do Assembly do MIPS, a expressão anterior tomaria a seguinte forma;


Univ. Aveiro

2007/08

Retomemos a primeira instrução:

#Lê A[5] da memória

O endereço da memória é calculado somando o conteúdo do registo indicado entre parêntesis com a constante explicitada na instrução. Se o conteúdo de \$19 for 0x10010000 o endereço da memória será:



Como cada elemento do *array* ocupa quatro *byt*es (*array* de *words*), o elemento acedido será A[5]

Univ. Aveiro Slide 5 - 11

Arquitectura de Computadores I

2007/08

Se pretendêssemos agora obter:


$$A[5] = h + A[5]$$


assumindo mais uma vez que ${\it h}$ e o endereço inicial do ${\it array}$ residem nos registos \$18 e \$19, respectivamente


Poderíamos fazê-lo com o seguinte código:


Arquitectura load/store: as operações só podem ser efectuadas sobre registos

Univ. Aveiro Slide 5 - 12









2007/08

Restrições de alinhamento nos endereços das variáveis

- Externamente o barramento de endereços do MIPS só tem disponíveis 30 bits (A₃₁...A₂), ou seja A₁ e A₀ não existem
- Assim, do ponto de vista externo, só são gerados endereços múltiplos de 2² = 4
- Questão 1: O que acontece quando o MIPS tenta executar uma instrução de leitura/escrita de uma word da memória, num endereço não múltiplo de 4 ?
- Questão 2: Como é possível a leitura/escrita de 1 byte de informação (uma vez que a memória é *byte-addressable*) ?

Univ. Aveiro

Slide 5 - 17

Arquitectura de Computadores I

2007/08

Restrições de alinhamento nos endereços das variáveis (cont.)

Resposta 1: Se, numa instrução de leitura/escrita de uma word, for especificado um endereço não múltiplo de 4, quando o MIPS a tenta executar verifica que o endereço é inválido e gera uma excepção, terminando aí a execução do programa

- Como se evita o problema ?
 - Resposta: garantindo que as variáveis do tipo word estão armazenadas num endereço múltiplo de 4
 - •Directiva .align n do Assembler (alinhamento num endereço múltiplo de 2ⁿ)

Univ. Aveiro

2007/08

Restrições de alinhamento nos endereços das variáveis (cont.)

Questão 2: Como é possível a leitura/escrita de 1 byte de informação (uma vez que a memória é *byte-addressable*) ?

Resposta 2: Na leitura/escrita de **1 byte** de informação o problema do alinhamento, <u>do ponto de vista do programador</u>, não se coloca

• Como é que o MIPS resolve o acesso?

Univ. Aveiro

Slide 5 - 19

Arquitectura de Computadores I

2007/08

Restrições de alinhamento nos endereços das variáveis (cont.)

Resposta: o MIPS gera o endereço múltiplo de 4 (EM4) que inclui o endereço pretendido

- No caso de Leitura:
 - Executa uma instrução de leitura de 1 word do endereço EM4,
 e retira os 8 bits do endereço pretendido
- No caso de Escrita: (Read Modify Write)
 - Executa uma instrução de leitura de 1 word do endereço EM4
 - Substitui os 8 bits no endereço pretendido
 - •Escreve a word modificada em EM4

Univ. Aveiro

