
Aulas 12, 13 e 14

- Modelos de Harvard e Von Neumann
- Pressupostos para a construção de um datapath genérico para uma arquitetura tipo MIPS
- Análise dos blocos constituintes necessários à execução de um subconjunto de instruções de cada classe de instruções:
 - Aritméticas e lógicas (add, addi, sub, and, or, slt, slti)
 - Acesso à memória (lw, sw)
 - Controlo de fluxo de execução (beq, bne, j)
- Montagem de um datapath completo para execução de instruções num único ciclo de relógio (single-cycle)


Bernardo Cunha, José Luís Azevedo, Arnaldo Oliveira


Modelo de von Neumann



- Memory armazenamento de: programas, dados para processamento, resultados
- CPU processamento da informação através da execução do programa armazenado em memória
- Input/Output comunicação com dispositivos periféricos

Modelo de von Neumann







Input / Output

DETI-UA, 2017/18

Arquitetura de Computadores I

Modelo de Harvard





von Neumann *versus* Harvard – resumo

Modelo de von Neumann

- um único espaço de endereçamento para instruções e dados (i.e. uma única memória)
- acesso a instruções e dados é feito em ciclos de relógio distintos

Modelo de Harvard

- dois espaços de endereçamento separados: um para dados e outro para instruções (i.e. duas memórias independentes)
- possibilidade de acesso, no mesmo ciclo de relógio, a dados e instruções (i.e. CPU pode fazer o fetch da instrução e ler os dados que a instrução vai manipular no mesmo ciclo de relógio)
- memórias de dados e instruções podem ter dimensões de palavra diferentes

- O CPU consiste, fundamentalmente, em duas secções:
 - Secção de dados elementos operativos/funcionais para armazenamento, processamento e encaminhamento da informação:
 - Registos internos
 - Unidade Aritmética e Lógica (ALU)
 - Elementos de encaminhamento (multiplexers)
 - Unidade de controlo: responsável pela coordenação dos elementos da secção de dados, durante a execução de cada instrução

- As unidades funcionais que constituem o datapath são de dois tipos:
 - Elementos combinatórios (por exemplo a ALU)
 - Elementos de estado, isto é, que têm capacidade de armazenamento (por exemplo os registos internos *)
- Um elemento de estado possui, pelo menos, duas entradas:
 - Uma para os dados a serem armazenados
 - Outra para o relógio, que determina o instante em que os dados são armazenados (interface síncrona)
- Um elemento de estado pode ser lido em qualquer momento
- A saída de um elemento de estado disponibiliza a informação armazenada na última transição ativa do relógio
- (*) Na abordagem que se faz a seguir considera-se a memória externa ao CPU como um elemento operativo integrante do *datapath* (elemento de estado)


- Para além do sinal de relógio, um elemento de estado pode ainda ter sinais de controlo adicionais:
 - Um sinal de leitura (read), que permite (quando ativo) que a informação armazenada seja disponibilizada na saída (leitura assíncrona)
 - Um sinal de escrita (write), que autoriza (quando ativo) a escrita de informação na próxima transição ativa do relógio (escrita síncrona)
- Se algum destes dois sinais não estiver explicitamente representado, isso significa que a operação respetiva é sempre realizada. No caso da operação de escrita ela é realizada uma vez por ciclo, e coincide com a transição ativa do sinal de relógio


NOTA: Nos slides seguintes, havendo um sinal de relógio comum, e por uma questão de simplificação dos diagramas, o sinal de relógio pode não ser explicitamente representado


• Exemplos de representação gráfica de blocos funcionais correspondentes a elementos de estado

Memória para escrita e leitura (2³⁰ words de 32 bits)

Memória apenas para leitura (2³⁰ words de 32 bits)







O sinal "Read" pode não existir. Nesse caso a informação de saída estará sempre disponível e corresponderá ao conteúdo da posição de memória especificada na entrada "address"

- Nos próximos slides faz-se uma abordagem à implementação de um datapath capaz de interpretar e executar o seguinte subconjunto de instruções do MIPS:
 - As instruções aritméticas e lógicas (add, addi, sub, and, or, slt, slti)
 - Instruções de acesso à memória: load word (Iw) e store word (sw)
 - As instruções de salto condicional (beq, bne) e salto incondicional (j)
- Como se verá, independentemente da quantidade e tipo de instruções suportadas por uma dada arquitetura, uma parte importante do trabalho realizado pelo CPU e da infra-estrutura necessária para executar essas instruções é comum a praticamente todas elas

- No caso particular do MIPS, para qualquer instrução que compõe o set de instruções, as duas primeiras operações necessárias à sua realização são sempre as mesmas:
 - 1. Usar o conteúdo do registo *Program Counter* (PC) para indicar o endereço da memória do qual vai ser lida a próxima instrução e efetuar essa leitura
 - 2. Ler dois registos internos, usando para isso os índices obtidos nos respetivos campos da instrução (rs e rt):
 - Nas instruções de transferência memória→registo ("lw") e nas instruções que operam com constantes (imediatos) apenas o conteúdo de um registo é necessário (codificado no campo rs)
 - Em todas as outras é sempre necessário o conteúdo de dois registos (exceto na instrução "jump")
- Depois destas operações genéricas, realizam-se as ações específicas para completar a execução da instrução em causa

- As ações específicas necessárias para executar as instruções de cada uma das três classes de instruções descritas anteriormente são, em grande parte, semelhantes, independentemente da instrução exata em causa
- Por exemplo, todas as classes de instruções (à exceção do salto incondicional) utilizam a ALU depois da leitura dos registos:
 - as instruções aritméticas e lógicas para a execução da instrução
 - as instruções de acesso à memória usam a ALU para calcular o endereço de memória
 - a instrução de branch para efetuar a subtração que permite determinar se os operandos são iguais ou diferentes
- A execução da instrução de salto incondicional ("j") resume-se à alteração incondicional do registo Program Counter (PC) o novo valor é obtido a partir dos 26 LSB do código máquina da instrução e dos 4 bits mais significativos do valor atual do PC (ver aula 7)

- Depois de utilizar a ALU, as ações que completam as várias classes de instruções diferem:
 - as instruções aritméticas e lógicas armazenam o resultado à saída da ALU no registo destino especificado na instrução
 - a instrução sw acede à memória para escrita do valor do registo lido anteriormente (codificado no campo rt)
 - a instrução lw acede à memória para leitura; o valor lido da memória é, de seguida, escrito no registo destino especificado na instrução (codificado no campo rt)
 - a instrução de branch pode ter que alterar o conteúdo do registo Program Counter (i.e. o endereço onde se encontra a próxima instrução a ser executada) no caso de a condição em teste ser verdadeira

Implementação de um Datapath – Instruction Fetch

- O processo de acesso à memória para leitura da próxima instrução é genericamente designado por *Instruction Fetch*
- Por uma questão de simplificar a organização da informação, as instruções que compõem um programa são armazenadas sequencialmente na memória:
 - se a instrução n se encontra armazenada no endereço k, então a instrução n+1 encontra-se armazenada no endereço k+x, em que x é a dimensão da instrução n, medida em bytes
 - no MIPS, a dimensão das instruções é fixa e igual a 4 bytes; o endereço k é sempre um múltiplo de 4
- O processo de Instruction Fetch deverá, uma vez concluído, deixar o conteúdo do PC pronto para endereçar a próxima instrução
 - No caso do MIPS, tal corresponde a adicionar a constante 4 ao valor atual do PC

Implementação de um Datapath – Instruction Fetch

 A parte do Datapath necessária à execução de um Instruction Fetch toma, assim, a seguinte configuração Exemplo Clk Add PC in 0x00400014 0x00400018 0x0040001C Reset PC out 0x400010 0x00400014 0x00400018 Instruction **Address** Data **Data** Cód. máquina instr. clock-(Instruction) Instruction Memory

Implementação de um *Datapath* – Atualização do PC

```
entity PCupdate is
 port( clk : in std_logic;
        reset : in std logic;
            : out std logic vector(31 downto 0));
end PCupdate;
architecture Behavioral of PCupdate is
 signal s pc : unsigned(31 downto 0);
begin
 process(clk)
 begin
     if(rising edge(clk)) then
        if(reset = '1') then
                                                              Add
           s_pc <= (others => '0');
                                              Reset
        else
           s pc \le s pc + 4;
        end if:
                                                        Instruction
    end if:
                                                        Address
                                               PC
 end process;
                                                              Data
                                         clock-
                                                         (Instruction)
 pc <= std_logic_vector(s_pc);</pre>
end Behavioral:
                                                        Instruction
                                                        Memory
```

Implementação de um *Datapath – Instruction Memory*

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity instructionMemory is
 generic(ADDR BUS SIZE : positive := 6);
 port( address : in std logic vector(ADDR BUS SIZE-1 downto 0);
       readData : out std logic vector(31 downto 0));
end instructionMemory;
architecture Behavioral of instructionMemory is
 constant NUM WORDS : positive := (2 ** ADDR BUS SIZE );
 subtype TData is std logic vector(31 downto 0);
 type TMemory is array(0 to NUM WORDS - 1) of TData;
 constant s_memory := (X"8C010000", -- lw $1,0($0)
                                 X"20210004", -- addi $1,$1,4
                                 X"AC010004", -- sw $1,4($0)
                                 others => X"00000000");
begin
 readData <= s memory(to integer(unsigned(address)));</pre>
end Behavioral;
```


- Que outros elementos operativos básicos serão necessários para suportar a execução das várias classes de instruções que estamos a considerar?
 - Instruções aritméticas e lógicas
 - Tipo R: add, sub, and, or, slt
 - Tipo I: addi, slti
 - Instruções de leitura e escrita da memória (Tipo I: Iw, sw)
 - Instruções de salto condicional (Tipo I: beq, bne)

Na análise que se segue, não se explicita a Unidade de Controlo. Esta unidade é responsável pela geração dos sinais de controlo que asseguram a coordenação dos elementos do *datapath* durante a execução de uma instrução

Implementação de um Datapath - instruções tipo R

- Operações realizadas na execução de uma instrução do tipo R:
 - Instruction Fetch (leitura da instrução, cálculo de PC+4)
 - Leitura dos registos operando (registos especificados nos campos "rs" e "rt" da instrução)
 - Realização da operação na ALU (especificada no campo "funct")
 - Escrita do resultado no registo destino (especificado no campo "rd")

Exemplo: add \$2, \$3, \$4




Código máquina: 0x00641020

Implementação de um *Datapath* – instruções tipo R

- Os elementos necessários à execução das instruções aritméticas e lógicas (tipo R) são:
 - Uma ALU de 32 bits

Um conjunto de registos internos (Banco de registos com 32)


registos de 32 bits cada)



- 1 porto de escrita síncrona
- 2 portos de leitura assíncrona

Banco de Registos

 O banco de registos pode ser implementado com duas memórias de duplo porto (um porto de escrita e um porto de leitura):



- o porto de escrita do banco de registos é comum às duas memórias (i.e. a escrita é feita simultaneamente nas duas memórias)
- cada memória fornece um porto de leitura independente

Banco de registos (dual-port memory) – VHDL

```
entity DP Memory is
 generic(WORD_BITS : integer range 1 to 128 := 32;
         ADDR BITS: integer range 1 to 10:= 5;
 port(
  clk : in std logic;
  -- asynchronous read port
  readAddr : in std logic vector(ADDR BITS-1 downto 0);
  readData : out std logic vector(WORD BITS-1 downto 0);
  -- synchronous write port
  writeAddr : in std logic vector(ADDR BITS-1 downto 0);
  writeData : in std logic vector(WORD BITS-1 downto 0);
  writeEnable : in std logic);
end DP Memory;
```

Banco de registos (dual-port memory) – VHDL

```
architecture Behavioral of DP Memory is
 subtype TDataWord is std logic vector(WORD BITS-1 downto 0);
 type TMem is array (0 to 2**ADDR BITS-1) of TDataWord;
 signal s_memory : TMem := (others => '0'));
begin
 process(clk, writeEnable) is
 begin
    if(rising edge(clk) ) then
      if(writeEnable = '1') then
        s memory(to integer(unsigned(writeAddr))) <= writeData;</pre>
      end if:
    end if:
 end process;
 readData <=(others => '0') when
                   (to integer(unsigned(readAddr)) = 0) else
                    s memory(to integer(unsigned(readAddr)));
end Behavioral:
```

Banco de registos – VHDL

```
Read
                                            Reg. #1
                                                     Read
                                 Enderecos
                                                    Data #1
                                            Read
                                   dos
                                            Rea. #2
                                                   Banco de
                                  registos
                                                             Dados
                                                   Registos
                                            Write
library ieee;
                                            Reg.
                                                     Read 32
                                                    Data #2
use ieee.std logic 1164.all;
                                            Write
                                  Dados
                                            Data
                                                  WriteEnable
                                            Clock
entity RegFile is
                      : in std logic;
 port(clk
       writeEnable : in std logic;
       writeReq
                      : in std logic vector(4
                                                   downto 0):
       writeData
                      : in std logic vector(31 downto 0);
                      : in std logic vector(4 downto 0);
       readReq1
       readReg2
                      : in std logic vector(4 downto 0);
       readData1
                      : out std logic vector(31 downto 0);
       readData2
                      : out std logic vector(31 downto 0));
end RegFile;
```


Banco de registos – VHDL

```
architecture Structural of RegFile is
begin
                                         writeData
                                                     writeData
                                                          readData
                                                                   readData1
rs mem:
                                                      Dual-port memory
                                                                   readReg1
                                         writeReg
                                                          readAddr
entity work.DP Memory(Behavioral
                                                       writeEnable
    port map(clk => clk,
                                        writeEnable
           readAddr => readReg1
                                                       writeEnable
                                                                   readData2
                                                     writeData
                                                          readData
           readData => readData
                                                      Dual-port memory
           writeAddr => writeReq
                                                          readAdd
                                                                   readRea2
                                                     writeAddr
           writeData => writeData,
           writeEnable => writeEnable);
rt mem:
entity work.DP Memory(Behavioral)
    port map(clk => clk,
           readAddr => readReg2,
           readData => readData2,
           writeAddr => writeReg,
           writeData => writeData,
           writeEnable => writeEnable);
end Structural;
```

Implementação de um Datapath - instruções tipo R

• A interligação dos elementos operativos será: Exemplo: add \$2, \$3, \$4 **Operation** Read Reg. #1 32 Read Data #1 Instruction Read Reg. #2 Zero 32 Registos 32 (0x00641020) Wite Req. Result 32 Read **ALU** Data #2 Write Data WriteEnable 31 opcode shamt funct rt rd rs (3) (0)(32)(0)5 bits 6 bits 5 bits 5 bits 6 bits

Implementação de um *Datapath* – instruções tipo R



Módulo para separação dos campos da instrução - VHDL

```
entity InstrSplitter is
 port( instruction : in std logic vector(31 downto 0);
                  : out std logic vector(5 downto 0);
       opcode
      rs
                 : out std logic vector(4 downto 0);
       rt : out std_logic_vector(4 downto 0);
       rd : out std logic vector(4 downto 0);
       shamt : out std logic vector(4 downto 0);
       funct : out std logic vector(5 downto 0);
                  : out std_logic_vector(15 downto 0);
       i mm
       jAddr
                  : out std logic vector(25 downto 0));
end InstrSplitter;
architecture Behavioral of InstrSplitter is
begin
    opcode <= instruction(31 downto 26);</pre>
    rs <= instruction(25 downto 21);
    rt <= instruction(20 downto 16);
    rd <= instruction(15 downto 11);</pre>
    shamt <= instruction(10 downto 6);</pre>
    funct <= instruction( 5 downto 0);</pre>
    imm <= instruction(15 downto 0);</pre>
    jAddr <= instruction(25 downto 0);</pre>
end Behavioral;
```

Implementação de um *Datapath* (Instrução SW)

- Operações realizadas na execução de uma instrução "sw":
 - Instruction Fetch (leitura da instrução, cálculo de PC+4)
 - Leitura dos registos que contêm o endereço-base e o valor a transferir (registos especificados nos campos "rs" e "rt"da instrução)
 - Cálculo, na ALU, do endereço de acesso (soma algébrica entre o conteúdo do registo "rs" e o offset especificado na instrução)

Escrita na memória

Exemplo: sw \$2, 0x24(\$4)

Endereço inicial da memória onde vai ser escrita a word de 32 bits armazenada no registo \$2

opcode	rs	rt	offset
(43)	(4)	(2)	(0x24)

Implementação de um *Datapath* (Instrução LW)

- Operações realizadas na execução de uma instrução "lw"
 - Instruction Fetch (leitura da instrução, cálculo de PC+4)
 - Leitura do registo que contém o endereço base (registo especificado no campo "rs" da instrução)
 - Cálculo, na ALU, do endereço de acesso (soma algébrica entre o conteúdo do registo "rs" e o offset especificado na instrução)
 - Leitura da memória
 - Escrita do valor lido da memória no registo destino (especificado no campo "rt" da instrução)

Exemplo: **lw \$4**, **0x2F(\$15)**

Endereço inicial da memória para leitura de uma word de 32 bits (vai ser escrita no registo \$4)


opcode	rs	rt	offset
(35)	(15)	(4)	(0x2F)

Implementação de um *Datapath* (Instruções lw e sw)

 Os elementos necessários à execução das instruções de transferência de informação entre registos e memória (load e store) são, para além da ALU e do Banco de Registos:

A memória externa (de dados)

Um extensor de sinal



ReadEn
Address

Data Memory Read
Data

Write
Data WriteEn

O extensor de sinal cria uma constante de 32 bits em complemento para 2, a partir dos 16 bits menos significativos da instrução (o bit 15 é replicado nos 16 mais significativos da constante de saída)

Por uma questão de conveniência de desenho dos diagramas, o barramento de dados da memória (bidirecional) está separado em dados para escrita e dados de leitura

Módulo de extensão de sinal – VHDL

```
library ieee;
use ieee.std_logic_1164.all;
entity SignExtend is
 port(dataIn : in std_logic_vector(15 downto 0);
      dataOut : out std logic vector(31 downto 0));
end SignExtend;
architecture Behavioral of SignExtend is
begin
 dataOut(31 downto 16) <= (others => dataIn(15));
 dataOut(15 downto 0) <= dataIn;</pre>
end Behavioral;
```

Módulo de memória RAM – VHDL

```
readEn
                                     ADDR_BUS_SIZE
                                                  address
                                                                DATA BUS SIZE
                                                        readData /
                                      DATA BUS SIZE
                                                  writeData
entity RAM is
                                                        writeEn
 generic( ADDR_BUS_SIZE : positive := 6;
                                               Data Memory
          DATA BUS_SIZE : positive := 32);
 port(clk
                  : in std_logic;
      readEn
                  : in std_logic;
      writeEn : in std_logic;
      address
                  : in std logic vector(ADDR BUS SIZE-1 downto 0);
      writeData : in std logic vector(DATA_BUS_SIZE-1 downto 0);
      readData
                  : out std logic vector(DATA BUS SIZE-1 downto 0));
end RAM;
```


Módulo de memória RAM – VHDL

```
architecture Behavioral of RAM is
 constant NUM WORDS : positive := (2 ** ADDR BUS SIZE );
 subtype TData is std logic vector(DATA BUS SIZE-1 downto 0);
 type TMemory is array(0 to NUM WORDS - 1) of TData;
 signal s memory : TMemory;
begin
 process(clk)
 begin
    if(rising edge(clk)) then
       if(writeEn = '1') then
          s_memory(to_integer(unsigned(address))) <= writeData;</pre>
       end if:
    end if;
 end process;
 readData <= s memory(to integer(unsigned(address))) when</pre>
                readEn = '1' else (others => '-');
end Behavioral;
```

Implementação de um *Datapath* (Instruções lw e sw)

• A interligação dos elementos operativos necessários à execução do "sw" será: Exemplo: sw \$2, 0x24(\$4) Read **WriteEnable** 32 Reg. #1 Read **Operation** Data #1 Read Instruction Read Write Zero 32 Reg. #2 32 Write Reg. Result **Address** (0xAC820024) 32 Read Read Data #2 Data Write Data **ALU** Write Registos **Data** 32 16 Sign **Data Memory Extend** opcode offset (43)0x24

Implementação de um *Datapath* (Instruções lw e sw)



Implementação de um *Datapath* (Instruções "imediatas")

• A interligação dos elementos operativos necessários à execução de instruções que operam com constantes ("addi", "slti") será: Read **WriteEnable** 32 Reg. #1 Read Operation Data #1 Read Instruction Zero 32 Reg. #2 Write Reg. Result (0x21E4002F)Read Data #2 Write Data **ALU** Registos 32 16 Exemplo: addi \$4, \$15, 0x2F Sign Extend

opcode

(8)

offset

(0x2F)

Implementação de um *Datapath* (Instruções de *branch*)

- Operações realizadas na execução de uma instrução de *branch*:
 - Instruction Fetch (leitura da instrução, cálculo de PC+4)
 - Leitura dos registos a comparar
 - Comparação dos valores dos registos (realização de uma operação de subtração na ALU)
 - Cálculo do endereço-alvo da instrução de branch (Branch Target Address - BTA) - ver aula 5


- Alteração do valor do registo PC:
 - se a condição testada pelo branch for verdadeira PC = BTA
 - se a condição testada pelo branch for falsa PC = PC + 4

Exemplo: **beq \$2, \$3, 0x20**

opcode	rs	rt	instruction_offset
(4)	(2)	(3)	(0x20)

Implementação de um Datapath (Instruções de branch)

- Finalmente, os elementos necessários à execução das instruções de salto condicional implicam a inclusão dos seguintes elementos:
 - left shifter (2 bits)
 - um somador




O *left shifter* recupera os 2 bits menos significativos do *instruction_offset* que são desprezados no momento da codificação da instrução (ver aula 7)

Módulo "left shifter" – VHDL

```
library ieee;
use ieee.std_logic_1164.all;
                                              dataOut
entity LeftShifter2 is
 port(dataIn : in std_logic_vector(31 downto 0);
      dataOut: out std_logic_vector(31 downto 0));
end LeftShifter2;
architecture Behavioral of LeftShifter2 is
begin
 dataOut <= dataIn(29 downto 0) & "00";</pre>
end Behavioral;
```

Implementação de um Datapath (Instruções de branch)

 Interligação dos elementos operativos necessários à execução de uma instrução de branch:



- Nos slides anteriores identificaram-se, separadamente, os blocos básicos constituintes do *Datapath* necessários à execução dos vários tipos de instruções
- Como juntar e interligar os diversos blocos, por forma a servir todas as instruções?
 - Identificação dos blocos que podem ser partilhados pelos vários tipos de instruções
 - Desenvolvimento de uma estratégia que permita que os mesmos possam ser "configurados" para cada caso
- (o suporte para a instrução J (jump) será introduzido mais tarde)


• Relembremos o formato de codificação dos três tipos de instruções:

31 Aritméticas e lógicas — Tipo R								
opcode (0)	rs	rt	rd	shamt	funct			
6 bits	5 bits	5 bits	5 bits	5 bits	6 bits			
31 LW, SW, aritméticas imediatas – Tipo I								
opcode	rs	rt	offset / imm					
6 bits	5 bits	5 bits	16 bits					
_31	Branches – Tipo I							
opcode	rs	rt	ir	struction_offse	et			
6 bits	5 bits	5 bits		16 bits				

• 1º passo: combinação das instruções de acesso à memória com as instruções aritméticas e lógicas do tipo R e do tipo I:


Escolha do registo destino (3º campo nas instruções tipo R, 2º na instrução LW e nas aritméticas e lógicas imediatas)

Multiplexers para adequar os recursos às necessidades (encaminhamento)




• Fluxo da informação na execução de uma instrução do tipo R. Exemplo: add \$2,\$3,\$4

opcode	rs	rt	rd	shamt	funct
(0)	(3)	(4)	(2)	(0)	(32)





Fluxo da informação na execução de uma instrução SW (store word). Exemplo: sw \$2,0x24(\$4)






Fluxo da informação na execução de uma instrução LW (load word). Exemplo: lw \$4,0x2F(\$15)






• Fluxo da informação na execução de uma instrução aritmética imediata. Exemplo: addi \$4,\$15,0x2F






• 2º passo: inclusão do bloco *Instruction Fetch* Registos Read Reg. #1 **Data Memory** 32 Instruction Read Read Data #1 **Address** Zero Reg. #2 Write Read Result Address Reg. Data #2 Read Instruction Data ALU **Write Data** Write Instruction Data Memory 32 32 Sign **Extend**

• 3º passo: adição das instruções de salto condicional (branches)



• Fluxo da informação durante o instruction fetch PC+4 PC+4 32 Add Shift Registos Left 2 Read Reg. #1 **Data Memory** Instruction Read Read Address Data #1 Zero Reg. #2 Write Read Result Address Reg. Data #2 Read Instruction Data ALU **Write Data** Write Instruction Data Memory 32 32 Sign **Extend**

Fluxo da informação na execução de uma instrução de branch



Datapath single-cycle completo

Datapath completo com identificação dos sinais de controlo 32 Add Add **RegWrite** Shift Instruction Registos Left 2 **PCSrc MemWrite** Memory Read WriteEnable Reg. #1 Instruction Read Data Memory Read Address Data #1 Zero Reg. #2 WriteEn Write Read Address Result M Reg. Data #2 Read Instruction Data ALU Write Data Write 32 Data RegDst ReadEn **ALUSrc ALU** 32 32 Sign **Operation** Extend **MemRead 32** Clock MemtoReg

A utilização de memórias distintas para dados e código, permite a execução de cada instrução num único ciclo de relógio

Que alterações é necessário fazer para incluir a execução do "bne"?