

1º Semestre de 2007/2008

Bernardo Cunha, José Luís Azevedo, Arnaldo Oliveira

### Aulas 19&20

Limitações das arquitecturas *single cycle*

Versão de referência de uma arquitectura *multicycle*

Exemplos de funcionamento numa arquitectura *multicycle*

**Limitações das soluções *single-cycle***

Consideremos os seguintes valores hipotéticos para os tempos de atraso introduzidos por cada um dos elementos operativos do *datapath single cycle*:

- Acesso à memória para leitura/escrita (MEM): 5ns
- Acesso ao "register file" para leitura/escrita (REG): 3ns
- Operação da ALU (ALU): 4ns
- Operação de um somador (SOM): 1ns
- Multiplexers e restantes elementos operativos: 0ns
- Unidade de controlo (CNT): 1ns

**Limitações das soluções *single-cycle***

Como discutíramos já anteriormente, a frequência máxima do relógio de sincronização está limitada pelo tempo de execução da instrução mais longa.

Os tempos de execução das várias instruções suportadas pelo *datapath single cycle* corresponderá assim ao somatório dos atrasos introduzidos por cada um dos elementos operativos envolvidos na execução da instrução.

Note-se que apenas os elementos operativos que se encontram em série contribuem para aumentar o tempo necessário para concluir a execução da instrução.

### Limitações das soluções *single-cycle*

**Considerando os valores dos tempos de atraso que admitíamos anteriormente**, os tempos de execução das várias instruções suportadas pelo *datapath single cycle* serão:

Instruções tipo R:	MEM + REG + ALU + REG	= 15ns
Instruções de <i>load</i> :	MEM + REG + ALU + MEM + REG	= 20ns
Instruções de <i>store</i> :	MEM + REG + ALU + MEM	= 17ns
Instruções de <i>branch</i> condicional:	MEM + REG + ALU	= 12ns
Instruções de <i>jump</i> :	MEM + CNT	= 6ns

### Limitações das soluções *single-cycle*

Face à análise anterior, a máxima frequência de trabalho seria:

$$F_{\max} = 1 / 20\text{ns} = \mathbf{50\text{MHz}}$$

Com a mesma tecnologia, contudo, uma multiplicação ou divisão poderia demorar um tempo da ordem dos 150ns.

Para poder suportar uma ALU com capacidade para efectuar operações de multiplicação/divisão, a frequência de relógio máxima do nosso *datapath* baixaria para **6.66Mhz**.

Esta frequência máxima limitaria a eficiência de todas as outras instruções, mesmo que as instruções de multiplicação ou divisão sejam raramente utilizadas.

**Limitações das soluções *single-cycle***

As conclusões a tirar serão portanto:

- Num *datapath* que suporte instruções com complexidade variável, é a instrução mais lenta que determina a máxima frequência de trabalho, mesmo que seja uma instrução pouco frequente. (Uma solução possível, mas tecnicamente muito complicada, seria usar um relógio de frequência variável, ajustável em função da instrução que vai ser executada).
- Elementos operativos que estejam envolvidos na execução de uma mesma instrução não podem ser agrupados (ex: memória de instruções e de dados, ALU e somadores, ...)

**Alternativa às soluções *single-cycle***

- Em vez de desenvolver uma estratégia baseada num relógio de frequência variável, é preferível abdicar do princípio de que todas as instruções devem ser executadas num único ciclo de relógio.
- Em alternativa, as várias instruções que compõem o *set* de instruções podem ser acomodadas num número variável de ciclos de relógio, por forma a que, em cada ciclo, apenas seja executada uma operação básica suportada por um único elemento operativo fundamental – memória, *file register* e ALU.
- Desta forma, o período de relógio fica apenas limitado pelo maior dos tempos de atraso de cada um dos elementos operativos.

## Arquitectura de Computadores I

2007/08

**Alternativa às soluções *single-cycle***

Para os tempos de atraso que consideráramos anteriormente, a máxima frequência de relógio seria assim:

$$F_{\max} = 1 / \text{MEM} = 1 / 5\text{ns} = \mathbf{200\text{MHz}}$$

Uma outra vantagem duma solução *multicycle* é que um mesmo elemento operativo pode ser utilizado no contexto da execução duma mesma instrução desde que em ciclos de relógio distintos.


É o caso da memória externa – que poderá ser partilhada por instruções e dados, ou da ALU, que poderá ser usada para calcular o valor de PC+4, os endereços alvo dos *branches* ou as operações aritméticas e lógicas correspondentes à instrução em curso.

Universidade de Aveiro

Slide 19&amp;20 - 9

## Arquitectura de Computadores I

2007/08

**O Datapath Multicycle (sem as instruções de salto)**

- Uma única memória para programa e dados
- Uma única ALU (em vez de uma ALU e dois somadores)

Universidade de Aveiro


Slide 19&amp;20 - 10



## Arquitectura de Computadores I

2007/08

## O Datapath Multicycle



Com as instruções de salto, o registo PC pode ser actualizado com um dos valores:

- A saída da ALU que contém o PC+4 calculado durante o instruction fetch
- A saída do registo ALUOut que armazena o endereço destino das instruções de branch calculado na ALU
- O endereço da instrução "j" - 26 LSB da instrução multiplicados por 4 (shift left 2) concatenados com os 4 MSB do PC actual


Universidade de Aveiro

Slide 19&amp;20 - 13

## Arquitectura de Computadores I

2007/08

## O Datapath Multicycle, com os sinais de controlo



Universidade de Aveiro

Slide 19&amp;20 - 14

## Arquitectura de Computadores I

2007/08

Sinal	Efeito quando não activo	Efeito quando activo
<b>MemRead</b>	Nenhum	O conteúdo da memória no endereço indicado é apresentado à saída
<b>MemWrite</b>	Nenhum	O conteúdo do registo de memória cujo endereço é fornecido é substituído pelo valor apresentado à entrada
<b>ALUSelA</b>	O primeiro operando da ALU é o PC	O primeiro operando da ALU provém do registo indicado no campo rs
<b>RegDst</b>	O endereço do registo destino provém do campo rt	O endereço do registo destino provém do campo rd
<b>RegWrite</b>	Nenhum	O registo indicado no endereço de escrita é alterado pelo valor presente na entrada de dados
<b>MemtoReg</b>	O valor apresentado para escrita no registo destino provém da ALU	O valor apresentado na entrada de dados dos registo internos provém da memória externa
<b>lorD</b>	O PC é usado para fornecer o endereço à memória externa	A saída da ALU é usada para providenciar um endereço para a memória externa
<b>IRWrite</b>	Nenhum	O valor lido da memória externa é escrito no Instruction Register
<b>PCWrite</b>	Nenhum	O PC é actualizado incondicionalmente na próxima transição activa do sinal de relógio
<b>PCWriteCond</b>	Nenhum	O PC é actualizado <u>condicionalmente</u> na próxima transição activa do relógio

Universidade de Aveiro

Slide 19&amp;20 - 15

## Arquitectura de Computadores I

2007/08

Sinal	Valor	Efeito
<b>ALUSelB</b>	00	A segunda entrada da ALU provém do registo indicado pelo campo rt
	01	A segunda entrada da ALU é a constante 4
	10	A segunda entrada da ALU a versão de sinal extendido dos 16 bits menos significativos do IR
	11	A segunda entrada da ALU a versão de sinal extendido e deslocada de dois bits, dos 16 bits menos significativos do IR
<b>ALUOp</b>	00	ALU efectua uma adição
	01	ALU efectua uma subtracção
	10	O campo "function code" da instrução determina qual a operação da ALU.
<b>PCSource</b>	00	O valor do PC é actualizado com o resultado da ALU (IF)
	01	O valor do PC é actualizado com o resultado da AluOut (Branch)
	10	O valor do PC é actualizado com o valor target do Jump
	11	Não usado

Universidade de Aveiro

Slide 19&amp;20 - 16



## Arquitectura de Computadores I

2007/08

**O Datapath Multicycle**

A arquitectura multicycle do MIPS adopta um ciclo de instrução composto por cinco passos distintos, cada uma delas executado em 1 ciclo de relógio:

1. *Instruction fetch* e cálculo de PC+4
2. *Instruction decode*, *register fetch* e cálculo do *branch target address*
3. Execução da instrução (instruções tipo R) ou cálculo do endereço de memória (instr. acesso à memória) ou conclusão da instrução *branch*
4. Acesso à memória (LW) ou conclusão das instruções SW ou tipo R
5. Write-back (conclusão da instrução de leitura da memória)

A distribuição das operações por estes 5 passos tenta distribuir equitativamente o trabalho a realizar em cada ciclo. Assim, estes passos reflectem o pressuposto de que durante um ciclo de relógio apenas seja possível efectuar uma das seguintes operações:

- Um acesso à memória externa (escrita ou leitura)
- Um acesso ao *file register* (escrita ou leitura)
- Uma operação da ALU

Universidade de Aveiro


Slide 19&amp;20 - 17

## Arquitectura de Computadores I

2007/08

**O Datapath Multicycle**

Este modelo multi ciclo corresponde (com algumas adaptações) a um diagrama de fluxo que já observámos na segunda aula!



Universidade de Aveiro

Slide 19&amp;20 - 18

## Arquitetura de Computadores I


2007/08

## O Datapath Multicycle

*Instruction fetch, e*  
Cálculo de  $PC + 4$

Execução das  
instruções tipo R, ou  
Cálculo do endereço de  
acesso à memória, ou  
Conclusão do *branch*

*Write-back (LW)*



Universidade de Aveiro

Slide 19&amp;20 - 19

## Arquitetura de Computadores I


2007/08

## O Datapath Multicycle

$IR = \text{Memory}[PC]$   
 $PC = PC + 4$

$ALUOut = A \text{ op } B$ , ou  
 $ALUOut = A +$   
 $(\text{sign extend}(IR[15:0]))$ , ou  
 $PC = ALUOut$  (se  $A = B$ ), ou  
 $PC = PC[31:28] + (IR[25:0] \ll 2)$

$\text{Reg}[IR[20:16]] = MDR$



Universidade de Aveiro

Slide 19&amp;20 - 20

## Arquitectura de Computadores I

2007/08

**O Datapath Multicycle**

As operações realizadas no final (transição activa do relógio) de cada um dos cinco passos:


Passo	Acção p/ as R-Type	Acção p/ instruções que referenciam a memória	Acção p/ os branches
Instruction fetch		IR = Memory[PC] PC = PC + 4	
Instruction decode/register fetch		A = Reg[ IR[25:21] ] B = Reg[ IR[20:16] ] ALUOut = PC + (sign extended( IR[15:0] ) << 2)	
Execução, cálculo de endereços e conclusão dos branches	ALUOut = A op B	ALUOut = A + sign-extended( IR[15:0] )	If (A == B) then PC = ALUOut
Acesso à memória ou conclusão das instruções tipo R	Reg[ IR[15:11] ] = ALUOut	MDR = Memory[ALUOut] ou Memory[ALUOut] = B	
Write-back		Reg[ IR[20:16] ] = MDR	

Universidade de Aveiro

Slide 19&amp;20 - 21

## Arquitectura de Computadores I

2007/08




Universidade de Aveiro

Slide 19&amp;20 - 22

## Arquitetura de Computadores I

2007/08



Universidade de Aveiro

Slide 19&amp;20 - 23

## Arquitetura de Computadores I

2007/08

Nos exemplos que se seguem, as cores indicam o estado, o valor ou a utilização dos sinais de controlo, barramentos e elementos de estado.

O significado atribuído a cada cor é o seguinte:

Sinais de controlo:

- vermelho → 0
- verde → diferente de zero
- cinzento → "don't care"

Barramentos:

- azul → Activos no contexto da instrução
- preto → Não activo no contexto da instrução


Elementos de estado:

- fundo branco → Não usados no contexto da instrução
- fundo de cor → Usados no contexto da instrução

Universidade de Aveiro


Slide 19&amp;20 - 24

## Exemplo 1

Funcionamento do *datapath* nas instruções do tipo R

## Arquitetura de Computadores I

2007/08




Universidade de Aveiro

Slide 19&amp;20 - 27

## Arquitetura de Computadores I

2007/08




Universidade de Aveiro

Slide 19&amp;20 - 28

## Arquitetura de Computadores I

2007/08



Universidade de Aveiro

Slide 19&amp;20 - 29

## Arquitetura de Computadores I

2007/08

## Exemplo 2


Funcionamento do *datapath* na instrução  
*load word* ("lw")

Universidade de Aveiro

Slide 19&amp;20 - 30

## Arquitetura de Computadores I

2007/08




Universidade de Aveiro

Slide 19&amp;20 - 31

## Arquitetura de Computadores I

2007/08




Universidade de Aveiro

Slide 19&amp;20 - 32



## Arquitetura de Computadores I

2007/08




Universidade de Aveiro

Slide 19&amp;20 - 33

## Arquitetura de Computadores I

2007/08




Universidade de Aveiro

Slide 19&amp;20 - 34

## Arquitetura de Computadores I

2007/08



Universidade de Aveiro

Slide 19&amp;20 - 35

## Arquitetura de Computadores I

2007/08

## Exemplo 3


**Funcionamento do *datapath* na instrução *branch if equal* ("beq")**

Universidade de Aveiro

Slide 19&amp;20 - 36

## Arquitetura de Computadores I

2007/08




Universidade de Aveiro

Slide 19&amp;20 - 37

## Arquitetura de Computadores I

2007/08




Universidade de Aveiro

Slide 19&amp;20 - 38

## Arquitetura de Computadores I

2007/08



Universidade de Aveiro

Slide 19&amp;20 - 39

## Arquitetura de Computadores I

2007/08

## Exemplo 4


Funcionamento do *datapath* na instrução de salto incondicional ( "j" )

Universidade de Aveiro

Slide 19&amp;20 - 40

## Arquitetura de Computadores I

2007/08




Universidade de Aveiro

Slide 19&amp;20 - 41

## Arquitetura de Computadores I

2007/08




Universidade de Aveiro

Slide 19&amp;20 - 42

## Arquitetura de Computadores I

2007/08



3

j target

Universidade de Aveiro

Slide 19&amp;20 - 43