2007/08

1º Semestre de 2007/2008

Bernardo Cunha, José Luís Azevedo, Arnaldo Oliveira

Universidade de Aveiro

Slide 12 - 1

Arquitectura de Computadores I

2007/08

Aula 12

Construção de uma ALU básica de 1 bit


Expansão da ALU para 32 bits


Arquitectura de um multiplicador de inteiros

Algoritmo de Booth para multiplicação de inteiros com sinal

Universidade de Aveiro

Arquitectura de Computadores I 2007/08 Construção de uma ALU básica de 1 bit: •Esta ALU permite efectuar as operações aritméticas de soma e subtracção, operações lógicas AND, OR e NOT •A operação é seleccionada pelo sinal Operation (2 bits: 00 - AND, 01 - OR, 10 - ADD, 11 - SLT) A subtracção obtém-se colocando um "1" em Carry Out Binvert e Carry In Universidade de Aveiro Slide 12 - 3





2007/08

Arquitectura de um Multiplicador

- Devido ao aumento de complexidade que daí resulta, nem todas as arquitecturas suportam, ao nível do hardware, a capacidade para efectuar operações aritméticas de multiplicação e divisão
- Note-se que uma multiplicação que envolva dois operandos de *n* bits carece de um espaço de armazenamento de 2*n bits.
- No caso do MIPS, essas operações são asseguradas directamente pela ALU. Tal, implica que o resultado deverá ser armazenado com 64 bits. O que determina a existência de registos especiais para esse mesmo armazenamento.

Universidade de Aveiro

2007/08

Arquitectura de um Multiplicador

- A arquitectura de um multiplicador replica em grande parte o algoritmo da multiplicação que todos aprendemos a usar na escola primária.
- Esse algoritmo tira partido da propriedade distributiva em relação à adição, permitindo que a multiplicação seja decomposta numa sucessão de somas de produtos parciais.
- Consideremos o seguinte produto, em que M representa o multiplicando e m o multiplicador representados com 4 bits

M . m

Então: M. m = M. $(m_3.2^3 + m_2.2^2 + m_1.2 + m_0)$

Logo: $M \cdot m = (M \cdot m_3 \cdot 2^3) + (M \cdot m_2 \cdot 2^2) + (M \cdot m_1 \cdot 2) + (M \cdot m_0)$

Universidade de Aveiro

Slide 12 - 7


Arquitectura de Computadores I

2007/08


Arquitectura de um Multiplicador


$$M \cdot m = ((M \cdot 2^3) \cdot m_3) + ((M \cdot 2^2) \cdot m_2) + ((M \cdot 2) \cdot m_1) + (M \cdot m_0)$$


- Ora, multiplicar por dois (ou por uma potência de dois) corresponde a deslocar o número multiplicado à esquerda (shift) tantos bits quantos a potência de dois envolvida.
- Por outro lado, se $\mathbf{m_n}$ for igual a "0", o produto parcial correspondente também será zero, e se for "1", o mesmo produto parcial será igual ao multiplicando deslocado à esquerda de \mathbf{n} bits.




Universidade de Aveiro











2007/08

Arquitectura de um Multiplicador

- O movimento relativo (shift) entre Multiplicando e Resultado indicia que o mesmo resultado poderia ser obtido se, em vez de deslocar para a esquerda o conteúdo do Multiplicando, em cada nova iteração do algoritmo deslocássemos para a direita o conteúdo do registo Resultado.
- Por outro lado, verifica-se que em cada nova iteração se obtém o valor final de um novo bit do resultado, começando pelo menos significativo. Isto leva-nos a concluir que para cada nova adição é suficiente operar sobre apenas 32 bits dos 64 bits do resultado final.

Universidade de Aveiro







2007/08

Arquitectura de um Multiplicador

- Finalmente, pode verificar-se que o deslocamento à direita do conteúdo do registo Resultado, é acompanhado por um deslocamento idêntico do registo Multiplicador.
- Uma vez que por cada novo bit acrescentado a *Resultado*, se perde um à direita do *Multiplicador*, é possível utilizar a parte menos significativa de *Resultado* para armazenar o valor inicial do *Multiplicador*, optimizando assim o espaço total de armazenamento necessário à arquitectura de multiplicação.

Universidade de Aveiro





2007/08

Arquitectura de um Multiplicador (Algoritmo de Booth)

Verifica-se que qualquer inteiro em base dois pode ser factorizado a partir da observação de cada par de bits, na forma de uma sequência de somas e subtracções, de acordo com as seguintes regras:

 $\mathbf{d_{i}}, \mathbf{d_{i-1}} = 00$ ou 11 - não contribui para a expressão

 $d_{i}, d_{i-1} = 01$ - soma 2ⁱ

 $d_{i}, d_{i-1} = 10$

- subtrai 2ⁱ

Universidade de Aveiro

Slide 12 - 19

Arquitectura de Computadores I

2007/08

Arquitectura de um Multiplicador (Algoritmo de Booth)

 d_{i} , d_{i-1} = 00 ou 11 - não contribui para a expressão


 $d_{i}, d_{i-1} = 01$

- soma 2ⁱ

 $d_{i}, d_{i-1} = 10$

- subtrai 2ⁱ

Exemplo: $49_{10} = 31_{16} = 00110001_2$



 $N = 2^6 - 2^4 + 2^1 - 2^0 = 64 - 16 + 2 - 1 = 49$

Universidade de Aveiro

2007/08

Arquitectura de um Multiplicador (Algoritmo de Booth)

Vejamos agora um exemplo aplicado à multiplicação:

$$(0011_{2}) \cdot (1010_{2}) = 3_{10} \cdot -6_{10} = -18_{10} = 111011110_{2}$$

$$(0011_{2}) \cdot (1010_{2}) = (0011) \cdot (-2^{1} + 2^{2} - 2^{3})$$

$$= -(2^{1} \cdot 0011) + (2^{2} \cdot 0011) - (2^{3} \cdot 0011)$$

$$0011$$

$$\times 1010$$

$$- 00110$$

$$+ 0011000$$

$$- 0011000$$


Universidade de Aveiro


11101110

Slide 12 - 21



2007/08





2007/08

Arquitectura de um Multiplicador (Algoritmo de Booth)

Se exprimirmos agora o observação de cada par de bits do multiplicador na forma de uma diferença entre eles:

$$(a_{i-1} - a_i)$$

o resultado da expressão pode ser usado da seguinte forma:

não fazer nada

+1 - somar o multiplicador

-1 - subtrair o multiplicador

O produto pode assim ser expresso na seguinte forma:

$$(a_{.1}-a_0).M.2^0+(a_0-a_1).M.2^1+(a_1-a_2).M.2^2+...+(a_{29}-a_{30}).M.2^{30}+(a_{30}-a_{31})-M.2^{31}$$

Universidade de Aveiro

2007/08

Arquitectura de um Multiplicador (Algoritmo de Booth)

O produto pode assim ser expresso na seguinte forma:

$$M.[(a_{.1}-a_0).2^0 + (a_0-a_1).2^1 + (a_1-a_2).2^2 + ... + (a_{29}-a_{30}).2^{30} + (a_{30}-a_{31}).2^{31}]$$

$$-a_{30} \times 2^{30} + a_{30} \times 2^{31}$$

Note-se, contudo que:

$$-a_i.2^i+a_i.2^{i+1} = -a_i.2^i+2.a_i.2^i = (-a_i+2.a_i).2^i = a_i.2^i$$

A expressão anterior pode assim ser reduzida a:

M.
$$((a_{31}.-2^{31}) + (a_{30}.2^{30}) + ... + (a_{1}.2^{1}) + (a_{0}.2^{0}))$$

Representação em complemento para dois de "a"

Universidade de Aveiro

Slide 12 - 25

Arquitectura de Computadores I

2007/08

A Multiplicação de inteiros no MIPS

- No MIPS, a multiplicação é assegurada por uma arquitectura semelhante à anteriormente descrita. A única particularidade, para além da unidade de controlo, resulta da necessidade de existir um registo de 64 bits para armazenar o multiplicador e o resultado final.
- A solução encontrada pelos arquitectos do MIPS consistiu na inclusão de um par de registos especiais, designados respectivamente por HI e LO, e que, em conjunto, formam o aludido registo de 64 bits:
 - o registo HI armazena os 32 bits mais significativos do resultado
 - o registo LO armazena os 32 bits menos significativos do resultado

Universidade de Aveiro

2007/08

A Multiplicação de inteiros no MIPS

Em Assembly, a multiplicação é efectuada pela instrução

mult \$reg1, \$reg2 # Multiply

multu \$reg1, \$reg2 # Multiply unsigned

em que \$reg1 é o multiplicando e \$reg2 o multiplicador. O resultado, como se disse, fica armazenado nos registos HI e LO.

A transferência de informação entre os registos HI e LO e os restantes registos de uso geral faz-se através das instruções:

mfhi \$reg # move from hi - Copia HI para \$reg
mflo \$reg # move from lo - Copia LO para \$reg
mthi \$reg # move to hi - Copia \$reg para HI
mtlo \$reg # move to lo - Copia \$reg para LO

Universidade de Aveiro