

Aulas 20, 21 & 22

Limitações das arquiteturas *single cycle*

Versão de referência de uma arquitetura *single cycle*

Exemplos de funcionamento numa arquitetura *multicycle*:

Instruções tipo R

Acesso à memória LW

Salto condicional BEQ

Salto incondicional J

Unidade de controlo para *datapath multicycle*

Diagrama de estados da unidade de controlo

Sinais de controlo e valores *datapath multicycle*

Exemplo com execução sequencial de três instruções

Bernardo Cunha, José Luís Azevedo, Arnaldo Oliveira e Tiago Oliveira e Silva

Limitações das soluções *single cycle*

Como discutimos anteriormente, a frequência máxima de operação de sincronização está limitada pelo tempo de execução da instrução **mais longa**

Os tempos de execução das várias instruções suportadas pelo *datapath single cycle* corresponderão assim ao **somatório dos atrasos introduzidos por cada um dos elementos funcionais envolvidos na execução da instrução**

Note-se que apenas os elementos funcionais que se encontram em **série** contribuem para aumentar o tempo necessário para concluir a execução da instrução.

Consideremos os seguintes tempos de atraso introduzidos por cada um dos elementos funcionais do *datapath single cycle*:

- Acesso memória para leitura - t_{RM}
- Acesso memória para preparar a escrita - t_{WM}
- Acesso ao register para leitura - t_{RFR}
- Acesso ao register para preparar a escrita - t_{WFR}
- Operação da ALU - t_{ALU}
- Operação de um somador - t_{ADD}
- Unidade de controlo - t_{CNTL}
- Extensor de sinal - t_{SE}
- Shift Left 2 - t_{SL2}
- Tempo de setup do PC - t_{stPC}

Considerando os tempos de atraso das várias instruções suportadas:

Instruções tipo R:

$$t_{EXEC} = t_{RM} + \max(t_{RFR}, t_{CNTL}) + t_{ALU}$$

Instruções tipo SW:

$$t_{EXEC} = t_{RM} + \max(t_{RFR}, t_{CNTL}, t_{SE}) + t_{ALU}$$

Instruções tipo LW:

$$t_{EXEC} = t_{RM} + \max(t_{RFR}, t_{CNTL}, t_{SE}) + t_{ALU} + t_{RM} + t_{WFR}$$

Instruções tipo BEQ:

$$t_{EXEC} = t_{RM} + \max(\max(t_{RFR}, t_{CNTL}) + t_{ALU}, t_{SE} + t_{SL2} + t_{ADD}) + t_{stPC}$$

Instruções tipo J:

$$t_{EXEC} = t_{RM} + \max(t_{CNTL}, t_{SL2}) + t_{stPC}$$

Notas:

1. Considera-se que o tempo de cálculo de PC+4 interfere com o somatório dos restantes tempos envolvidos na execução da instrução.
2. O tempo t_{CNTL} inclui o tempo de atraso da unidade de controlo da ALU
3. Desprezam-se os tempos de atraso introduzidos pelos *multiplexers*
4. Se se considera o t_{stPC} nas instruções de controlo de fluxo.

Considerando os tempos de atraso anteriores, os tempos de execução das várias instruções suportadas *datapath single cycle* serão:

Instruções tipo R:

$$t_{EXEC} = t_{RM} + \max(t_{RFR}, t_{CNTL}) + t_{ALU} + t_{WFR}$$

Instrução SW:

$$t_{EXEC} = t_{RM} + \max(t_{RFR}, t_{CNTL}, t_{SE}) + t_{ALU} + t_{WM}$$

Instrução LW:

$$t_{EXEC} = t_{RM} + \max(t_{RFR}, t_{CNTL}, t_{SE}) + t_{ALU} + t_{RM} + t_{WFR}$$

Instrução BEQ:

$$t_{EXEC} = t_{RM} + \max(\underbrace{\max(t_{RFR}, t_{CNTL}) + t_{ALU}}_{\text{comparação}}, \underbrace{t_{SE} + t_{SL2} + t_{ADD}}_{\text{cálculo do BTA}}) + t_{stPC}$$

Instrução J:

$$t_{EXEC} = t_{RM} + \max(t_{CNTL}, t_{SL2}) + t_{stPC}$$

Notas:

1. Considera-se que o tempo de cálculo de PC+4 é inferior ao somatório dos restantes tempos envolvidos na execução da instrução
2. O tempo t_{CNTL} inclui o tempo de atraso da unidade de controlo da ALU
3. Desprezam-se os tempos de atraso introduzidos pelos *multiplexers*
4. Se se considera o t_{stPC} nas instruções de controlo de fluxo.

Limitações das soluções *single cycle*

Consideremos os seguintes valores hipotéticos para os tempos de atraso introduzidos por cada um dos elementos funcionais do *datapath single cycle*:

Acesso à memória para leitura (t_{RM})	5ns
Acesso à memória para escrita (t_{WM})	5ns
Acesso ao register para leitura (t_{RFR}):	3ns
Acesso ao register para escrita (t_{WFR}):	3ns
Operação da ALU (t_{ALU})	4ns
Operação de um somador (t_{ADD})	1ns
<i>Multiplexers</i> e restantes elementos funcionais:	0ns
Unidade de controlo (t_{CNTL}):	1ns
Tempo de setup do PC (t_{stPC}):	1ns

Considerando os tempos de atraso anteriores, os tempos de execução das várias instruções suportadas *datapath* *single cycle* serão:

Instruções tipo R:

$$t_{EXEC} = t_{RM} + \max(t_{RFR}, t_{CNTL}) + t_{ALU} + t_{WFR} \\ = 5 + \max(3, 1) + 4 + 3 = \mathbf{15\ ns}$$

Instrução SW:

$$t_{EXEC} = t_{RM} + \max(t_{RFR}, t_{CNTL}, t_{SE}) + t_{ALU} + t_{WM} \\ = 5 + \max(3, 1, 0) + 4 + 5 = \mathbf{17\ ns}$$

Instrução LW:

$$t_{EXEC} = t_{RM} + \max(t_{RFR}, t_{CNTL}, t_{SE}) + t_{ALU} + t_{RM} + t_{WFR} \\ = 5 + \max(3, 1, 0) + 4 + 5 + 3 = \mathbf{20\ ns}$$

Instrução BEQ:

$$t_{EXEC} = t_{RM} + \max(\max(t_{RFR}, t_{CNTL}) + t_{ALU}, t_{SE} + t_{SL2} + t_{ADD}) + t_{stPC} \\ = 5 + \max(\max(3, 1) + 4, 0 + 0 + 1) + 1 = \mathbf{13\ ns}$$

Instrução J:

$$t_{EXEC} = t_{RM} + \max(t_{CNTL}, t_{SL2}) + t_{stPC} = 5 + \max(1, 0) + 1 = \mathbf{7\ ns}$$

Limitações das soluções *single cycle*

Face à análise anterior, a máxima frequência considerada é

$$f_{max} = 1 / 20ns = \mathbf{50MHz}$$

Com a mesma tecnologia, contudo, uma multiplicação/divisão poderia demorar um tempo da ordem dos 150ns

Para poder suportar uma ALU com capacidade para efetuar operações de multiplicação/divisão, a frequência de relógio do *datapath* baixaria para **6.66Mhz**

Esta frequência máxima limitaria a eficiência das instruções, mesmo que as instruções de multiplicação/divisão sejam raramente utilizadas

Uma solução possível, mas tecnicamente complicada, é o relógio de frequência variável, ajustável de acordo com a instrução que vai ser executada

Limitações das soluções single cycle

Exemplo Assumindo os tempos de execução determinados anteriormente para os vários tipos de instruções, calcular o factor de desempenho que se obteria com uma implementação de clock variável **versus** uma com o clock fixo, na execução de um programa com o seguinte mix de instruções: 20% de lw, 10% de sw, 50% de tipo R, 15% de branch e 5% de jumps

$$\frac{\text{Desempenho}_{\text{CPU_CLOCK_VARIÁVEL}}}{\text{Desempenho}_{\text{CPU_CLOCK_FIXO}}} = \frac{\text{Texec}_{\text{CPU_CLOCK_FIXO}}}{\text{Texec}_{\text{CPU_CLOCK_VARIÁVEL}}}$$

Tempos de execução:

lw:	20 ns
sw:	17 ns
Tipo R:	15 ns
BEQ:	13 ns
J:	7 ns

Numa implementação single cycle o CPI é 1, logo

$$\text{Texec}_{\text{CPU}} = \# \text{Instruções} \cdot \text{Clock_Cycle}_{\text{CPU}} = \# \text{Instruções} \cdot \text{Clock_Cycle}_{\text{CPU}}$$

$$\frac{\text{Desempenho}_{\text{CPU_CLOCK_VARIÁVEL}}}{\text{Desempenho}_{\text{CPU_CLOCK_FIXO}}} = \frac{\# \text{Instruções}}{\# \text{Instruções} \cdot (0,2 \cdot 20 + 0,1 \cdot 17 + 0,5 \cdot 15 + 0,15 \cdot 13 + 0,05 \cdot 7)} = 1,29$$

A implementação com clock variável, como referido, não é mais rápida do ponto de vista prático mas permite-nos entender o que está a ser sacrificado quando todas as instruções têm que ser executadas num único ciclo de relógio com duração fixa

Limitações das soluções single cycle

As conclusões a tirar serão portanto:

1. **Natpath** que suporte instruções com complexidade variável, **instrução mais lenta que determina a máxima frequência de trabalho**, mesmo que seja um instrução pouco frequente

2. Uma vez que o ciclo de relógio é igual ao **maior atraso** de todas as instruções, não é útil usar **clocks mais rápidos** caso mais comum mas que não melhorem o maior tempo de atraso (isto é, o atraso do caminho crítico)

3. Isto contraria um dos princípios-chave de design: **the common case fast** (o que é mais comum deve ser mais rápido)

4. Elementos funcionais que estejam envolvidos na execução de uma mesma instrução **podem ser usados para mais do que uma operação por ciclo de relógio** (ex: maior número de instruções e de dados ALU e somadores, ...)

Alternativa às soluções *single cycle*

Em vez de desenvolver uma estratégia baseada em um único de frequência variável, é preferível abdicar de um único das instruções devem ser executadas num único ciclo de relógio

Em alternativa, as várias instruções que ~~sempre~~ *podem* ser executadas em vários ciclos de relógio (*multicycle*):

A execução da instrução é decomposta em várias operações

Cada uma dessas operações faz uso de um elemento fundamental: memória ~~de~~ *register* ou ALU

Em cada ciclo de relógio poderá ser realizada uma única operação, desde que sejam independentes (por exemplo, *instruction fetch* e cálculo de $PC+4$ ~~operand fetch~~ e cálculo do BTA)

Desta forma, o período de relógio fica ~~apenas~~ *paralelo* ao maior dos tempos de atraso de cada um dos elementos funcionais fundamentais

Para os tempos de atraso que consideramos ~~anteriores~~, a máxima frequência de relógio seria assim **$f_{max} = 1 / t_{RM} = 1 / 5ns = 200MHz$**

Alternativa às soluções *single cycle*

Uma outra vantagem dum solução de execução ~~em~~ *multicycle* é que **mesmo elemento funcional** pode ser utilizado mais do que uma vez, no contexto da execução dum mesma instrução, desde que em ciclos de relógio distintos

A memória externa poderá ser partilhada por ~~instruções~~ *dados*

A mesma ALU poderá ser usada, para ~~além~~ *as operações* que realizava na implementação *single cycle*, para:

Calcular o valor de $PC+4$

Calcular o endereço alvo das instruções ~~endereço~~ *endereço* do BTA)

A versão *multicycle* passará assim a ter:

Uma única memória para programa e dados (arquitetura Von Neumann)

Uma única ALU, em vez de uma ALU e dois somadores

O Datapath Multicycle

- A arquitectura **multicycle** do MIPS que vamos analisar adopta um ciclo de instrução composto por **um conjunto de cinco passos distintos**, cada um deles executado em 1 ciclo de relógio
- A distribuição das operações por estes **cinco passos** te equitativamente o trabalho a realizar em cada ciclo
- Estes passos reflectem o pressuposto de que durante um ciclo de relógio apenas seja possível efectuar uma, de cada uma, das seguintes operações:
 - Acesso memória externa (uma escrita ou uma leitura)
 - Acesso ao **file register** (uma escrita ou uma leitura)
 - Operação na ALU
- Isto permite que **um mesmo ciclo de relógio** possam ser realizados, por exemplo, **um acesso memória externa e uma operação na ALU** ou um **acesso ao File Register e uma operação na ALU**

O Datapath Multicycle

Fases de execução das instruções **datapath multicycle**:

Fase 1 (memória, ALU):

• *Instruction fetch* e cálculo de PC+4

Fase 2 (unidade de controlo, file register, ALU):

• *Instruction decode*, *operand fetch* e cálculo do *branch target address*

Fase 3 (ALU):

- Execução da operação na ALU (instrução tipo R / **es**)
- Cálculo do endereço de memória (instrução tipo **mem**),
- Comparação dos operandos - **instrução tipo** *branch* / **alu**

Fase 4 (memória):

- Acesso memória para leitura (instrução tipo **LW**),
- Acesso memória para escrita (conclusão da **SW**),
- Escrita **File Register** (conclusão das instruções tipo R / **write-back**)

Fase 5 (file register):

- Escrita **File Register** (conclusão da instrução tipo **write-back**)

O Datapath Multicycle


Instruction fetch, e
Cálculo de PC + 4

Execução das instruções tipo R / addi / slti, ou

Cálculo do endereço de acesso à memória, **ou**


Conclusão do **branch**

Write-back (LW)




Instruction decode, e
Operand fetch, e
Cálculo do endereço alvo das instruções de **branch (BTA)**


Write-back - instruções tipo R / addi / slti, ou
Acesso à memória para leitura ou escrita (conclusão do SW)





O Datapath Multicycle (sem as instruções de BEQ e J)



Registos adicionados à saída dos elementos funcionais para armazenamento de informação obtida/calculada durante o ciclo corrente e que será utilizada no ciclo de relógio seguinte







Sinal	Efeito quando não activo	Efeito quando activo
MemRead	Nenhum	O conteúdo da memória no endereço indicado é apresentado à saída
MemWrite	Nenhum	O conteúdo do registo de memória cujo endereço é fornecido é substituído pelo valor apresentado à entrada
ALUSelA	O primeiro operando da ALU é o PC	O primeiro operando da ALU provém do registo indicado no campo rs
RegDst	O endereço do registo destino provém do campo rt	O endereço do registo destino provém do campo rd
RegWrite	Nenhum	O registo indicado no endereço de escrita é alterado pelo valor presente na entrada de dados
MemtoReg	O valor apresentado para escrita no registo destino provém da ALU	O valor apresentado na entrada de dados dos registos internos provém do Data Register
lorD	O PC é usado para fornecer o endereço da memória externa	A saída do registo AluOut é usada para providenciar um endereço para a memória externa
IRWrite	Nenhum	O valor lido da memória externa é escrito no Instruction Register
PCWrite	Nenhum	O PC é actualizado incondicionalmente na próxima transição activa do sinal de relógio
PCWriteCond	Nenhum	O PC é actualizado condicionalmente na próxima transição activa do relógio

Sinal	Valor	Efeito
ALUSelB	00	A segunda entrada da ALU provém do registo indicado pelo campo rt
	01	A segunda entrada da ALU é a constante 4
	10	A segunda entrada da ALU é a versão de sinal estendida de 16 bits menos significativos do IR
	11	A segunda entrada da ALU é a versão de sinal estendida deslocada de dois bits, dos 16 bits menos significativos do IR
ALUOp	00	ALU efectua uma adição
	01	ALU efectua uma subtração
	10	O campo "function code" da instrução determina a operação da ALU.
	11	ALU efectua um SLT
PCSource	00	O valor do PC é actualizado com o resultado da ALU (IF)
	01	O valor do PC é actualizado com o resultado da ALU (Branch)
	10	O valor do PC é actualizado com o valor target jump
	11	Não usado

O Datapath Multi

ogi




$A = \text{Reg}[\text{IR}[25:21]]$
 $B = \text{Reg}[\text{IR}[20:16]]$
 $\text{ALUOut} = \text{PC} +$
 $(\text{sign extend}(\text{IR}[15:0]) \ll 2)$


$\text{Reg}[15:11] = \text{ALUOut}, \text{ ou}$
 $\text{Reg}[20:16] = \text{ALUOut}, \text{ ou}$
 $\text{MDR} = \text{Memory}[\text{ALUOut}], \text{ ou}$
 $\text{Memory}[\text{ALUOut}] = B$

O Datapath Multicycle

As operações são realizadas no final (transição de relógio) de cada um dos cinco passos:

Passo	Acção para as R-Type	Acção para as R-Type	Acção para as R-Type
	ADDI / SLTI	ADDI / SLTI	ADDI / SLTI
Instruction fetch		IR = Memory[PC] PC = PC + 4	
Instruction decode, register fetch, cálculo do BTA		A = Reg[IR[25:21]] B = Reg[IR[20:16]] ALUOut = PC + (sign extended(IR[15:0]) << 2)	
Execução (tipo R/addi/slti), cálculo de endereços ou conclusão dos branches	ALUOut = A op B	ALUOut = A + sign-extended(IR[15:0])	If (A == B) then PC = ALUOut
Acesso à memória (leitura-LW; ou escrita-SW) ou escrita no File Register (write-back, instruções tipo R/addi/slti)	Tipo R: Reg[IR[15:11]] = ALUOut ADDI / SLTI: Reg[IR[20:16]] = ALUOut	MDR = Memory[ALUOut] ou Memory[ALUOut] = B	
Escrita no File Register (write-back, instruções tipo LW)		Reg[IR[20:16]] = MDR	





Nos exemplos que se seguem, as cores indicam o estado, o valor ou a utilização dos sinais de controlo, barramentos e elementos de estado/combinatórios.

O significado atribuído a cada cor é o seguinte:

Sinais de controlo:

vermelho | Ativos

verde | Diferente de zero

cinzento | Inativos

Barramentos:

azul | Ativos no contexto da instrução

preto | Não activo no contexto da instrução

Elementos de estado / combinatórios:


fundo branco | Usados no contexto da instrução



fundo de cor | Usados no contexto da instrução


fundo de cor com textura | Escritos no final do ciclo de relógio corrente

Exemplo 1

Funcionamento do *datapath* nas instruções do tipo R











Exemplo 2

Funcionamento do *datapath* na instrução *load word* ("lw")










Exemplo 3


Funcionamento do *datapath* na instrução *branch if equal* ("beq")







Exemplo 4

Funcionamento do *datapath* na instrução de salto incondicional ("j")





A unidade de controlo do *datapath multicycle*




Moore machine $i\%$ as $sai\%$ das $s\%$ dependem do estado corrente

O estado seguinte ĩĳ% funĳ%ĳ% do estado actual e das entradas (opcode)

A unidade de controlo do *datapath multicycle*

Como jã vimos, os dois primeiros ciclos de instruiã sã comuns a todas as instruiões. Correspondem assim a dois estados sã e a transiã entre ambos incondicional e independente de qualquer sinal de entrada.



O segundo estado, por sua vez, tem cinco destinos distintos, dependendo do valor do campo OP da instrução.


Presume-se que os sinais de saída não explicam o estado se encontram no estado irrelevantes (multiplexers) ou se encontram no estado activo (controlo de elementos de estado)

A unidade de controlo do *datapath* multicycle

Nas instruções do Riscv são necessários mais dois estados:

• Um para controlar a execução da operação aritmética ou lógica e para assegurar o encaminhamento do 2º operando para a ALU

• Outro para escrever o resultado no registo destino.




A unidade de controlo do *datapath* multicycle

Na instrução ADDI são necessários mais dois estados:

• Um para definir a operação a realizar na ALU e para assegurar o encaminhamento do 2º operando para a ALU

• Outro para escrever o resultado no registo destino.




A unidade de controlo do *datapath* multicycle

Para a instrução **SLTI** necessário mais um estado:

Para definir a operação a realizar na ALU e para assegurar o encaminhamento do 2º operando para a ALU


A conclusão desta instrução é igual à instrução **ADDI** (daí a partilha do estado 9)





A unidade de controlo do *datapath* multicycle

Nas instruções de "load/store", o estado 2 é dedicado a determinar o endereço da memória externa sobre a qual será efectuada a operação de escrita ou leitura.

A instrução de "load" obriga a um estado suplementar, face à instrução de "store" para permitir a escrita do valor lido no registo destino.





A unidade de controlo do *datapath multicycle*

A unidade de controlo que acabamos de desenhar tem apenas 12 estados (4 variáveis de estado). A representação do seu aspecto na forma de um diagrama de estados é portanto perfeitamente razoável.

Uma versão completa do *datapath* do MIPS (mais de cem instruções distintas) pode implicar ciclos de execução que variem entre vinte períodos de relógio, complicando significativamente o diagrama de estados.

Em arquitecturas do Set de Instruções mais complexas não é mero muito superior de instruções agrupadas num número maior de classes, a unidade de controlo pode requerer milhares de estados agrupados em centenas de sequências distintas.


Nestes casos, o recurso a uma representação de um número pequeno de estados não só é inadequada como virtualmente impossível. A **micro-programação** é uma forma alternativa de representar a unidade de controlo do ponto de vista funcional.

O Datapath Multicycle

```
add    $2, $3, $4
sw     $2, -4($6)
or     $4, $6, $3
```

Sinais de controlo na execução sequencial das instruções:

add \$2, \$3, \$4



PCWriteCond	0	X	0	0	0	X	0
PCWrite	0	1	0	0	0	1	0
MemWrite	0	0	0	0	1	0	0
MemRead	0	1	0	0	0	1	0
MemToReg	0	X	X	X	X	X	X
IRWrite	0	1	0	0	0	1	0
ALUSelA	X	0	0	1	X	0	0
ALUSelB	XX	01	11	10	XX	01	11
ALUOp	XX	00	00	00	XX	00	00
lorD	X	0	X	X	1	0	X
PCSource	XX	00	XX	XX	XX	00	XX
RegWrite	1	0	0	0	0	0	0
RegDst	1	X	X	X	X	X	X

sw \$2, -4(\$6)

O Datapath Multicycle

add	\$2, \$3, \$4
sw	\$2, -4(\$6)
or	\$4, \$6, \$3

Sinais de controlo: diagrama temporal

