

ГЛАВА 9. КОМПЛЕМЕНТАРНАЯ МОП ИМС

Оглавление

9.1. Общие сведения.....	1
9.2. Особенности проектирования КМОП схем с технологической нормой более 0,29мкм	3
9.3. Защелкивание КМОП структур	5
9.4 Потеря мощности в КМОП БИС	8
9.4.1. Статическая рассеиваемая мощность.....	9
9.4.2. Динамическая рассеиваемая мощность	12

9.1. Общие сведения

Уже на ранних стадиях разработки МОП ИС стало ясно, что в цифровых схемах, выполненных на p - и n - канальных МОП транзисторах, включенных последовательно, можно получить очень малую «статическую» рассеиваемую мощность (мощность в установившемся режиме). Такие схемы называются комплементарными МОП-схемами или просто КМОП-схемами. Чтобы понять, почему в КМОП-схемах рассеиваемая мощность очень мала, рассмотрим основной функциональный блок цифровых схем и систем – инвертор. Инвертор представляет собой схему, выходной (двоичный) сигнал которой есть инверсия его входного сигнала. Соединяя инверторы надлежащим образом, можно строить логические схемы произвольной сложности. Поэтому мощность, потребляемая отдельной инверторной схемой, есть основной показатель общей мощности, которая потребуется для работы цифровой системы.

Электрическая схема и топология базового КМОП инвертора показаны на рис. 0.1,а и 0.1,б, а передаточная характеристика по напряжению – на рис. 0.1, в. Последняя представляет собой график зависимости выходного напряжения инверторной схемы от ее входного напряжения. В таком инверторе для МОП транзистора соединены последовательно (сток p -канального транзистора соединен со стоком n -канального), а их затворы соединены друг с другом. Чтобы объяснить работу этого инвертора, допустим, что его входное напряжение ниже порогового напряжения n -канального транзистора и вместе с тем имеет большую отрицательную величину относительно подложки p -канального МОП транзистора, достаточную для его включения.




Рисунок 0.1— а – схема КМОП инвертора, б – передаточная характеристика по напряжению для КМОП инвертора, в – топология КМОП инвертора с карманом p -типа.

В таком режиме p -канальный МОП транзистор образует проводящую цепь между выходом инвертора и источником питания U_c , а n -канальный транзистор выключен. Так как выходной электрод инвертора обычно соединен с входами других инверторных схем, которые не потребляют статического тока, его выходное напряжение (напряжение на стоке p -канального МОП транзистора) находится в своем «высоком» состоянии (равно $U_{вх}$). Если теперь входное напряжение увеличивается, то p -канальный МОП транзистор выключается, а когда входное напряжение становится больше порогового напряжения n -канального прибора, его канал включается и выходное напряжение инвертора уменьшается до напряжения земли. Поэтому в статическом режиме работы тот или другой МОП транзистор инвертора всегда выключен и между источником питания и землей нет цепи для протекания постоянного тока (за исключением лишь токов утечки

переходов). По этой причине почти вся мощность, рассеиваемая КМОП схемами, - это мощность, рассеиваемая при переключательных процессах.

Малое потребление мощности в статическом режиме – одно из существенных преимуществ КМОП схем перед цифровыми МОП ИС других типов. Другие их преимущества – крутая и четко определенная передаточная характеристика КМОП инверторов по напряжению (рис. 0.1,в), что облегчает построение цифровых схем и устройств, и высокая помехоустойчивость благодаря малому сопротивлению между выходом логического сигнала и шиной питания или земли. Эти преимущества КМОП схем были известны и понятны задолго до того, как удалось успешно решить значительно более сложные технологические проблемы производства КМОП ИС.

9.2. Особенности проектирования КМОП схем с технологической нормой более 0,29мкм

Главный принцип КМОП технологии состоит в том, чтобы выполнить на одном кристалле как n -, так и p -канальные МОП транзисторы, поэтому на поверхности пластины требуется иметь области как p -, так и n -типа. Если ИС изготавливается на подложке n -типа и ее p -канальные транзисторы изготавливаются непосредственно в подложке, то для изготовления n -канальных МОП транзисторов в местах их расположения необходимо сформировать диффузионные области p -типа (сделать так называемые карманы p -типа). КМОП ИС можно также делать на пластинах p -типа, формируя в них карманы n -типа. Сечение пары КМОП транзисторов на подложке с карманами n -типа показано на рис. 0.1.

Оба конструктивных варианта КМОП схем – с карманами n - и p -типа – имеют свои достоинства и свои недостатки, поэтому ни один из них пока не завоевал однозначного преимущества при производстве КМОП схем. Например, при проектировании следует учитывать, что изготавливаемый в кармане транзистор делается в компенсированном кремнии, в котором из-за более высокой полной примесной концентрации падение подвижности носителей оказывается больше, чем в приборах, изготовленных непосредственно в подложке.




Рисунок 0.1– Сечение запоминающего КМОП элемента с карманом *n*-типа

Желательно, чтобы выходные управляющие токи *n*-канальных и *p*-канальных МОП транзисторов были примерно равны, поэтому с данной точки зрения предпочтительнее структура с карманами *p*-типа, так как подвижность электронов выше подвижности дырок. Однако это различие в подвижности можно скомпенсировать, изменив ширину канала транзистора, так как из других соображений более предпочтительной может оказаться структура с карманами *n*-типа. Особенно это важно если значительная часть логических схем (для адресации, чтения и записи), располагаемых на периферии КМОП ИС памяти, строится на *n*-канальных транзисторах, именно по этим соображениям, например, выбраны карманы *n*-типа для КМОП структуры, показанной на рис. 0.1.

Чтобы обеспечить оптимальные характеристики КМОП схем, пороговые напряжения МОП транзисторов обоих типов проводимости должны быть антисимметричны (т.е. $V_{tr} = -V_{tn}$). Применение ионного легирования для подгонки пороговых напряжений позволило решить эту задачу на практике. Дальнейшие замечания относительно КМОП-технологии будут приведены после обсуждения некоторых соображений по проектированию приборов и схем при создании КМОП ИС.

В любой КМОП технологии по крайней мере один тип МОП транзисторов делается в карманах, поэтому две области объемного заряда – одна, связанная с переходами исток – карман и сток – карман, другая, связанная с переходами карман – подложка, - могут смыкаться друг с другом и вызывать сквозное обеднение по вертикали. В качестве конкретного примера рассмотрим КМОП технологию с карманами *n*-типа, для которой исток *p*-канального МОП транзистора и карман электрически соединены с положительным полюсом источника питания. Подложка ИС находится при потенциале земли. Поэтому в области кармана эти две обедненные области распространяются навстречу друг другу. Падение потенциала на переходе исток – карман равно всего лишь контактной разности потенциалов перехода φ_k , тогда как на переход карман – подложка дополнительно действует

напряжение смещения U_c . Чтобы избежать отбора больших токов из истоковой области, соответствующая нейтральная область (а следовательно, и глубина кармана n -типа) должна быть достаточных размеров, исключающих сквозное обеднение между истоком и подложкой. Однако эта глубина не должна быть и слишком большой, так как горизонтальная диффузия примеси n -типа на стадии разгонки примеси вызывает непроизводительное расходование ценной площади схемного кристалла ИС. Концентрацию примеси n -типа в кармане можно увеличить и тем самым уменьшить ширину обедненных областей и избежать сквозного обеднения, однако это приведет к уменьшению подвижности носителей в канале и увеличению паразитной емкости стока. Следствием станет снижение быстродействия при переключении схемы. Для оптимального проектирования конструкции и технологии изготовления КМОП-схемы необходимо тщательно подобрать и сбалансировать все эти факторы.

9.3. Защелкивание КМОП структур

Серьезная проблема проектирования КМОП схем заключается в том, чтобы избежать состояния, называемого *защелкиванием*. В этом состоянии в результате регенеративного срабатывания биполярных транзисторных структур между источником питания и землей схемы образуется фиксированная низкоомная проводящая цепь. Особенно важно избегать защелкивания в КМОП-структурах с малыми геометрическими размерами элементов, предназначенных для создания СБИС с высокой плотностью упаковки.

Чтобы объяснить суть явления защелкивания, рассмотрим КМОП структуру с карманами p -типа (рис. 0.). На сечения отдельных МОП транзисторов этой структуры, показанные на рис. 0., наложены схемные изображения нежелательных, или паразитных, биполярных n - p - n и p - n - p -транзисторов. Эти транзисторы соединены друг с другом по перекрестной схеме, так что у них получается общий коллекторный переход. Из результирующей эквивалентной схемы биполярной структуры на рис. 0.1 видно, что в активном режиме смещения коллектор p - n - p -транзистора питает своим током базу n - p - n -транзистора, а коллектор n - p - n -транзистора – базу p - n - p -транзистора. Если эти биполярные транзисторы обладают хотя бы умеренными коэффициентами усиления по току, то в такой схеме включения оба они легко могут попасть в режим насыщения. В этом случае напряжение




Рисунок 0.3– Сечение КМОП-инвертора с карманом p -типа.

Паразитные биполярные p - n - p - и n - p - n -транзисторы показаны на рисунке вместе с соответствующими им подложечным резистором R_n и резистором кармана R_k .

В нормальных режимах работы КМОП-схем эмиттерные переходы обоих биполярных транзисторов смещены в обратном направлении, так что защелкивание КМОП-структур при этом невозможно. Для удачно спроектированной схемы может оказаться, что защелкивание невозможно ни в одном из возможных режимов ее работы. Чтобы понять, как в схеме может произойти защелкивание, обратимся к рис. 0., где воспроизведена пара биполярных транзисторов с перекрестными связями, а параллельно их коллекторным переходам подключены еще два схемных элемента – конденсатор (карман-подложка) $C_{кп}$ и источник тока I_0 . Емкость конденсатора $C_{кп}$ значительно больше емкостей типовых коллекторных переходов транзисторов, так как этот конденсатор соответствует емкости перехода большой площади между карманом p -типа и подложкой ИС. В обычном режиме источник тока I_0 моделирует только утечку перехода, поэтому его ток очень мал. Однако существует несколько механизмов, способных значительно увеличить ток I_0 .




Рисунок 0.4 - Эквивалентная схема, моделирующая эффект защелкивания в КМОП-структуре

В число возможных источников дополнительного тока через $C_{кп}I_0$ входят:

-облучение областей рентгеновским или гамма-излучением (энергия α -излучения недостаточна для включения тиристора)

-инжекция неосновных носителей. Если в процессе работы БИС через эквивалентные сопротивления $R_П$ $R_К$ протекает значительный ток, приводящий к вхождению одного из биполярных транзисторов тиристорной пары в режим насыщения, то какой-нибудь из эмиттеров начинает инжектировать носители, и тиристор включается. Аналогичный результат может иметь место и при включении питания U_C (в случае высокой скорости нарастания напряжения) из-за влияния тока заряда емкости C_H , а также при пиковых увеличениях (“бросках”) напряжения U_C .

Инжекция из стоковых областей (управляющих электродов транзистора) в базовые области биполярных транзисторов. Этот эффект возможен при кратковременных пиковых превышениях выходного напряжения КМОП-схемы на 0,7В больше напряжения U_C или на 0,7 В ниже $U_И$. Подобные броски выходных напряжений могут быть обусловлены как внешними импульсными помехами, так и паразитным влиянием емкости сток – затвор МОП-транзисторов быстродействующих базовых КМОП-схем.

Любой из этих источников тока может привести к включению одного или обоих биполярных транзисторов. Следовательно, защелкивание будет происходить, если пара биполярных транзисторов с перекрестными связями имеет достаточно высокое усиление, а источник питания U_c может отдавать достаточно большой ток.

В настоящее время для создания карманов МОПТ разного типа проводимости используют фосфор и бор, с помощью которых формируют карманы на эпитаксиальных n^- -пленке (рис. **Ошибка! Неизвестный аргумент ключа.**), стенки которых окисляют, а внутренность заполняют поликремнием. Эта технология стала доминирующей в транзисторах, выполненных по 0,29 микронной технологии и пришла на смену изоляции локальным окислением кремния (LOCOS). Это позволило минимизировать перекомпенсацию примеси в кармане и практически устранить эффект защелкивания.




Рисунок 0.9– Комплементарная пара транзисторов использованная в 0,29-мкм технологическом процессе.

В заключение отметим, что структуры ПТШ без электрода стока или с объединенными электродами стока и истока используются в качестве планарных диодов Шоттки. В последнем случае за счет снижения сопротивления базы $R_E = (R_{и}^{-1} + R^{-1}c)^{-1}$ достигается минимальное значение постоянной времени $R_{Б}C$, которая может составлять менее одной пикосекунды.

9.4 Потеря мощности в КМОП БИС

Фундаментальной проблемой при увеличении степени интеграции в КМОП БИС является проблема тепловыделения. Рассеиваемую мощность КМОП схем можно разделить на два вида – динамическую и статическую. Классификация источников рассеиваемой мощности представлена на рис.0.6.




Рисунок 0.6 - Источники рассеиваемой мощности КМОП схем

По мере уменьшения проектно-технологической нормы изготовления КМОП схем соотношения между этими мощностями в общем объеме рассеиваемой мощности меняется (рис.0.). Рассмотрим эти источники более подробно.




Рисунок 0.7– Соотношение типов мощностей, рассеиваемых в КМОП схемах.

9.4.1. Статическая рассеиваемая мощность.

Статическая мощность в КМОП БИС рассеивается тогда, когда логический элемент находится в некотором фиксированном состоянии («0» или «1»), и ее величина определяется значением токов утечек канала МОП транзистора, обратных токов p - n -переходов и нагрузочными токами.

К статическому энергопотреблению относятся: подпороговые токи утечки из истока в сток за счет надбарьерного активационного переноса носителей между стоком и истоком; туннельные токи утечки через

ультратонкий (~ 1 нм) подзатворный окисел; межзонные туннельные токи утечки через p - n -переход стока в подложку.

Наиболее важными механизмами токов утечек в современных транзисторах являются:

- ток обратносмещенного p - n -перехода стока I_1 ,
- подпороговый ток I_2 ,
- туннельный ток из затвора I_3 ,
- ток затвора из-за инжекции горячих носителей I_4 ,
- ток утечки стока, индуцированный затвором I_5 .




Рисунок 0.8– Механизмы токов утечки в современных МОП транзисторах объемной технологии

Токи I_2 , I_5 – утечки, существенные только в закрытом состоянии, I_1 , I_3 – играют важную роль и в закрытом, и в открытом состояниях. Ток I_4 может присутствовать в закрытом состоянии, но наиболее характерен для открытого состояния.

Роль различных механизмов утечки менялась по мере развития технологии. В технологиях с длиной канала 1 мкм преобладали токи обратносмещенного p - n -перехода, для длин канала $\sim 0,9$ мкм – подпороговые токи между стоком и истоком. Для технологий с технологической нормой менее 100 нм преобладает туннельный ток через тонкий подзатворный окисел.

Прямое туннелирование через прямоугольный барьер подзатворного окисла n -МОП транзистора соответствует переходу электронов из зоны проводимости (или из валентной зоны) кремния непосредственно в затвор. Этот ток существенен только для малых толщин подзатворных окислов ($< 3 - 4$ нм), типичных для современных приборов. При такой толщине барьера туннельный ток заметен даже при малых электрических полях в окисле и малых смещениях на затворе.

При прямом туннелировании ток пропорционален вероятности туннелирования, которая определяется как

$$P \sim \exp(-), \quad (0.1)$$

где λ – эффективная длина, характеризующая вероятность туннелирования; $q\phi_B \sim 3,1$ эВ – эффективная высота потенциального барьера, разделяющая кремниевую подложку и затвор.

При сильных электрических полях в окисле трапециевидный потенциальный барьер вырождается в треугольный, что приводит к увеличению вероятности туннелирования из зоны проводимости кремния непосредственно в зону проводимости SiO₂.

Такое происходит при электрических полях, больших некоторого критического поля $E_{ок.кр}$, при которых падение потенциала в окисле $U_{ок}$ превосходит высоту барьера $q\phi_B$ между зоной проводимости Si и SiO₂.

Измеряемый ток Фаулера – Нордгейма невелик даже при очень больших полях ($\sim 9 \cdot 10^{-7}$ А/см² при поле 8 МВ/см). Поэтому в нормальном режиме работы транзисторов им можно всегда пренебрегать.

Если обе стороны p - n -перехода сток-подложка достаточно сильно легированы, то при обратном смещении перехода создаются условия для прямого туннелирования между валентной зоной стока и зоной проводимости p -подложки (ток I_1 , рис. 0.). Выражение для плотности туннельного тока зона-зона имеет тот же вид, что и для тока туннельного пробоя p - n -перехода. Туннельный ток утечки через обратносмещенный p - n -переход стока ставит верхний предел легирования подложки $\sim 10^{18}$ см⁻³.

Подпороговый ток утечки обусловлен термоактивационным перебросом носителей из истока в сток (ток I_2 , рис. 0.).

Подпороговый ток утечки определяется как подпороговый ток транзистора при нулевом затворном напряжении. Выбор порогового напряжения обусловлен компромиссом между потреблением мощности и быстродействием. Для быстродействующих схем, где необходимо использование максимальных рабочих токов, порог выбирается на уровне 19 – 20% U_c . Для маломощных схем, где важно минимизировать ток в закрытом состоянии, пороговое напряжение выбирается на уровне 40 – 90% U_c .

Эффективная туннельная проницаемость подзатворного окисла сильно зависит от величины электрического поля в окисле. Наибольшее электрическое поле в окисле сосредоточено в области между затвором и стоком, для случая, когда на сток подано большое напряжение $U_{ск} \gg U_{пор}$, близкое к напряжению питания U_c , а на затвор близкое к нулю, поскольку в этой области максимальна разность потенциалов между двумя электродами.

Между затвором и стоком появляется большая (порядка напряжения питания U_c) разность потенциалов и возникает сильное электрическое поле в окисле. Это приводит к тому, что в области перекрытия стока затвором реализуется режим глубокого обеднения. Если изгиб зон на поверхности $q\phi_s$

превысит величину $\sim 1,12$ эВ, равную ширине запрещенной зоны кремния, возникает режим инверсии и появляется возможность прямого туннелирования электронов из валентной зоны в зону проводимости (ток I_9 , рис. 0.).

Переход электронов из валентной зоны в зону проводимости означает генерацию электронно-дырочных пар. При этом электроны движутся к электроду стока, а дырки уходят в подложку.

Для приблизительной оценки величины мощности, рассеиваемой вследствие токов утечки, можно использовать следующее упрощенное выражение:

$$P_{\text{рас}} = U_c \cdot N K_d \cdot I_{\text{ут}}. \quad (0.2)$$

где U_c - напряжение питания, N - число транзисторов, K_d - эмпирический коэффициент, учитывающий особенности применяемой технологии, - суммарный ток утечки одного транзистора.

9.4.2. Динамическая рассеиваемая мощность

Динамическая рассеиваемая мощность возникает в момент переключения схемы из одного логического состояния в другое и определяется двумя основными источниками – сквозными токами, которые протекают через логический элемент в момент переключения, и токами заряда/разряда паразитных емкостей логических элементов. Следовательно, чем выше переключательная активность схемы, тем больше рассеиваемая мощность. При отсутствии переключений динамическая мощность равна нулю.

Большинство цифровых КМОП БИС не требуют использования конденсаторов для выполнения своих функций. Исключение составляют устройства динамической памяти, устройства выборки – хранения, устройства задержки сигналов. Конденсаторы в эквивалентной схеме КМОП элемента образуются за счет паразитных емкостей транзисторов и линий связи, поэтому паразитная емкость оказывает существенное влияние как на время задержки распространения сигнала, так и на величину рассеиваемой мощности.

Вторым источником динамической рассеиваемой мощности КМОП-схем является сквозной ток через логический элемент при его переключении $i_c(t)$.

Отметим особенности сквозного тока:

1) Сквозной ток протекает только в момент времени t , когда входное напряжение $U_{\text{вх}} > U_{\text{пор.}n}$ и $U_{\text{вх}} < U_{\text{пор.}p}$, где $U_{\text{пор.}n}$ и $U_{\text{пор.}p}$ соответственно пороговые напряжения n - и p -канальных транзисторов. Следовательно, чем меньше разница между этими значениями, тем меньше сквозной ток.

2) Величина сквозного тока обратно пропорциональна емкости нагрузки C_n . При отсутствии емкости значение тока максимально, при возрастании емкости нагрузки ток уменьшается.

3) Величина сквозного тока прямо пропорциональна длительности фронтов входного сигнала, т.е. чем длиннее фронт, тем больше сквозной ток.