

VLSI 综合实践 Cordic 模块的实现

宋明辉 16063216

June 13, 2017

Contents

报告说明	3
1 Cordic 算法原理	4
1.1 Cordic 算法简介	4
1.2 算法原理	4
1.3 IEEE754	7
2 Cordic 设计实现	8
2.1 浮点数转换为定点数	8
2.2 定点数转换为浮点数	8
2.3 arctan 编码	9
2.4 迭代求解过程	10
2.5 TestBench	11
2.6 C++ 语言实现	11
2.7 总结	12
3 前端流程	13
3.1 工具简介	13
3.1.1 NC	13
3.1.2 DC	13
3.2 功能验证	14
3.2.1 基于 NC 的功能验证	14
3.2.2 功能验证波形	14
3.2.3 覆盖率结果及分析	15
3.3 逻辑综合	15
3.3.1 基于 DC 的逻辑综合	17
3.3.2 逻辑综合结果及其优化	17
3.4 静态时序分析	18
3.4.1 基于 PT 的静态时序分析	20
3.4.2 PT 结果	20
3.5 总结	20
4 后端流程	22
4.1 后端设计流程简介	22
4.2 实验原理	22
4.2.1 数据准备	23
4.2.2 设计与优化	23

4.3	PD 流程及结果	25
4.3.1	布局规划	25
4.3.2	布局以及 CTS 布线	25
4.3.3	布线	27
4.3.4	物理验证	32
4.4	总结	34
5	总结	35
附录 A		36

报告说明

本次实验主要是基于 Verilog 完成 Cordic 算法的设计，可以实现 sin 以及 cos 的计算功能。本报告包括以下内容：

- Cordic 算法简介及原理
- sin 以及 cos 功能的 Verilog 代码实现
- 基于上一步的实现完成 Cordic 模块的前端设计流程，包括 NC 验证以及 DC 综合
- 在 DC 综合结果的基础上完成后端设计流程，包括布局布线以及物理验证等

Supported by L^AT_EX

Chapter 1

Cordic 算法原理

1.1 Cordic 算法简介

CORDIC(COordinate Rotation Digital Computer) 算法即坐标旋转数字计算方法, 由 J.D.Volder 于 1959 年首次提出 [3], 主要用于三角函数、双曲线、指数、对数的计算。该算法通过基本的加和移位运算代替乘法运算, 使得矢量的旋转和定向的计算不再需要三角函数、乘法、开方、反三角、指数等函数。

1.2 算法原理

众所周知, 将向量 $\vec{a}_0 = (1, 0)$ 逆时针旋转 θ 角度后, 即得到旋转后的向量 $\vec{a}_1 = (\cos \theta, \sin \theta)$, 上述过程可以使用如下的伪代码表示:

```
Function Cordic( $\theta$ )
1   $[c, s] \leftarrow rotate([1, 0], \theta)$ 
2  return  $c, s$ 
```

针对代码中第一行的计算公式, 我们将其等效的更改为:

```
Function Cordic( $\theta$ )
1   $c \leftarrow 1$ 
2   $s \leftarrow 0$ 
3  for  $i$  in  $0 \dots N - 1$  {
4     $[c, s] \leftarrow rotate([1, 0], \theta)$ 
5  }
6  return  $c, s$ 
```

根据矩阵计算的相关原理, 旋转一个向量等价于将该向量左乘一个特定的矩阵在这里, 旋转矩阵为:

$$rotation_matrix \leftarrow \begin{pmatrix} \cos \alpha[i], & -\sin \alpha[i] \\ \sin \alpha[i], & \cos \alpha[i] \end{pmatrix} \quad (1.1)$$

所以更改后伪代码的第 4 行计算过程具有如下形式:

$$[c, s] \leftarrow rotation_matrix \times [c, s] \quad (1.2)$$

将式1.1代入式1.2得：

$$\begin{aligned}
 c_new &\leftarrow \cos \alpha[i] \times c - \sin \alpha[i] \times s \\
 s_new &\leftarrow \sin \alpha[i] \times c + \cos \alpha[i] \times s \\
 c &\leftarrow c_new \\
 s &\leftarrow s_new
 \end{aligned} \tag{1.3}$$

利用三角函数关系： $\sin \alpha_i = \cos \alpha_i \tan \alpha_i$ ，式1.3等价于：

$$\begin{aligned}
 c_new &\leftarrow \cos \alpha[i] \times (c - \tan \alpha[i] \times s) \\
 s_new &\leftarrow \cos \alpha[i] \times (s + \tan \alpha[i] \times c) \\
 c &\leftarrow c_new \\
 s &\leftarrow s_new
 \end{aligned} \tag{1.4}$$

根据式1.4，接下来需要考虑如何将 θ 划分为一系列的 α_i 的值，并且划分后的值可以尽可能的表示范围更广的范围，同时满足必要的精度要求。

假设每次旋转的角度为 α_i ，其中 $\alpha_i \in \alpha_0 \dots \alpha_{N-1}$ ， N 的取值需要根据精度要求来确定并决定了 HDL 实现过程中需要的迭代周期。此外，还需要注意旋转方向的问题，如果第 i 次旋转后，得到的角度已经大于输入的角度，则下一次旋转时需要顺时针旋转，综合考虑以上几点，可以得到新的 Cordic 算法表示，其伪代码表示如下：

Function Cordic(θ)

```

1   $c \leftarrow 1$ 
2   $s \leftarrow 0$ 
3   $\phi \leftarrow 0$ 
4  for  $i$  in  $0 \dots N-1$  {
5      if  $\phi < \theta$ 
6           $direction \leftarrow 1$ 
7      else
8           $direction \leftarrow -1$ 
9       $c\_new \leftarrow \cos(direction \times \alpha[i]) \times (c - \tan(direction \times \alpha[i] \times s))$ 
10      $s\_new \leftarrow \cos(direction \times \alpha[i]) \times (s + \tan(direction \times \alpha[i] \times c))$ 
11      $c \leftarrow c\_new$ 
12      $s \leftarrow s\_new$ 
13      $\phi \leftarrow \phi + (direction \times \alpha[i])$ 
14 }
15 return  $c, s$ 

```

其中 ϕ 表示第 i 次旋转后的累计旋转角度。然而在上述伪代码中，对于三角函数 $\cos \alpha_i$ 以及 $\tan \alpha_i$ 还是无法用 HDL 语言进行描述，因此考虑以下三角函数的性质：

$$\begin{aligned}
 \cos(-x) &= \cos(x) \\
 \tan(-x) &= -\tan(x) \\
 \tan(\alpha_i) &\approx 2^{-i}
 \end{aligned} \tag{1.5}$$

其中对于 2^{-i} 的计算在硬件中可以通过右移移位来实现，因此 Cordic 的计算过程即等价于下面的形式：

Function Cordic(θ)

```

1   $c \leftarrow 1$ 
2   $s \leftarrow 0$ 
3   $\phi \leftarrow 0$ 
4  for  $i$  in  $0 \dots N-1$  {
5    if  $\phi < \theta$ 
6       $direction \leftarrow 1$ 
7    else
8       $direction \leftarrow -1$ 
9     $c\_new \leftarrow \cos \alpha[i] \times (c - direction \times (s \gg i))$ 
10    $s\_new \leftarrow \cos \alpha[i] \times (s + direction \times (c \gg i))$ 
11    $c \leftarrow c\_new$ 
12    $s \leftarrow s\_new$ 
13    $\phi \leftarrow \phi + (direction \times \alpha[i])$ 
14 }
15 return  $c, s$ 

```

然而对于上面伪代码中的第 9、10 行中的 $\cos \alpha[i]$ ，仍是无法用硬件实现，因此在实现过程中选择集中处理该乘法，并借助一下公式：

$$\begin{aligned}
 K &= \prod_{i=0}^{N-1} \cos \alpha[i] \\
 &= \prod_{i=0}^{N-1} \frac{1}{\sqrt{1 + 2^{-2i}}}
 \end{aligned} \tag{1.6}$$

其中，当 N 增大时， K 趋近于 0.607252935。同样的，为了易于实现，可以改变 ϕ 与 θ 的比较过程，即选择与 0 比较。因此我们得到最终的 Cordic 算法，如下所示：

Function Cordic(θ)

```

1   $c \leftarrow K = 0.607252935$ 
2   $s \leftarrow 0$ 
3   $\phi \leftarrow \alpha_0$ 
4   $\phi = \theta - \phi$ 
5  for  $i$  in  $0 \dots N-1$  {
6    if  $\phi > 0$ 
7       $direction \leftarrow 1$ 
8    else
9       $direction \leftarrow -1$ 
10    $c\_new \leftarrow c - direction \times (s \gg i)$ 
11    $s\_new \leftarrow s + direction \times (c \gg i)$ 
12    $c \leftarrow c\_new$ 
13    $s \leftarrow s\_new$ 
14    $\phi \leftarrow \phi - (direction \times \alpha[i])$ 
15 }
16 return  $c, s$ 

```

总的来说，Cordic 算法的基本原理就是通过多次的向量旋转实现三角函数的计算，每次旋转都旋转一个特定的角度，旋转的方向根据具体的输入输出决定，并借助矩阵的相关理论，将向量旋转通过简单的乘法、加法来实现，避免了复杂的运算过程，同时可以满足一定的精度要求。

1.3 IEEE754

本次试验中，需要对浮点数进行编码，因此采用双精度的 IEEE754 浮点数标准，下面对该标准进行简单介绍。

IEEE754 浮点标准共规定了三种浮点数格式：单精度、双精度以及扩展双精度。具有图 1.1 所示格式：其中 S 为 1 位符号位，E 为阶码，位宽为 k; M 为尾数，位宽




Figure 1.1: IEEE754 浮点标准

为 n，且为了增加一位有效位，尾数的整数 1 被省略。设该格式下阶码的取值为 e，尾数的取值为 f，则浮点数的真是值可表示为：

$$x = (-1)^s * M * 2^E \quad (1.7)$$

为了增加浮点数的可表示范围，同时为了满足标准的精度要求 [12]，使得阶码的真值既可表示很大的正数，也可表示与之对称的负数，阶码一般采用移码的形式表示，设偏移量为 bias, bias 与阶码 E 的位宽 k 有关，一般情况下，有下式表示的关系：

$$bias = 2^{k-1} - 1 \quad (1.8)$$

双精度浮点数在计算机中共占 8 个字节，全长 64 位，包括 1 位符号位 S，11 位偏置后的阶码 E 以及精度为 52 位的尾数 M， $bias = 2^{11} - 1 = 1023$ 。

此外，该标准还规定了浮点数的舍入模式以及异常处理等，具体内容不再赘述。

Chapter 2

Cordic 设计实现

设计的 Cordic 模块输入为符合 IEEE754 双精度浮点数标准的角度信息，然后将其转换为定点数进行计算，最后通过转换模块将其转换为浮点数输出，同时计算 \sin 以及 \cos 。下面结合 Verilog 代码进行分析。由于时间有限，完成的 Cordic 模块仅支持 $0 \sim \pi/2$ 范围内角度的计算。

2.1 浮点数转换为定点数

输入的双精度浮点数具有 1.3 小节中格式，即具有 1 为符号位，11 位偏置后的阶码以及 52 位尾数。为了方便进行移位操作，需要将输入的符合 IEEE754 浮点标准的数值转换为定点数。转换过程中，根据阶码与 1023 的大小来决定输入的数与 1 的大小，具体的转换过程具有如下形式：

```
if(src[61:52] < 11'd1023)
    theta[60:0] = {1'b1,src[51:0],8'b0} >> {11'd1023-src[62:52]};
else
    theta[60:0] = {1'b1,src[51:0],8'b0} << {11'd1023-src[62:52]};
```

如上述转换代码所示，若阶码小于 1023，则输入值小于 1，需将尾码部分左移；阶码大于 1023 时相反。

2.2 定点数转换为浮点数

在将定点数转化为符合 IEEE754 标准的浮点数时，因为尾数部分与定点数相同，所以主要是确定转换后的阶码的值。阶码的值的确定与定点数中最大不为 0 的位置有关，也即计算在最左边的 1 之前的 0 的个数。为了便于编码，在计算过程中，将输入定点数以字节为单位进行统计，具体代码如下：

```
always @(indata[55:48])
    casex(indata[55:48])
        8'b1xxxxxxx: zeronum_6 = 3'b000;
        8'b01xxxxxx: zeronum_6 = 3'b001;
        8'b001xxxxx: zeronum_6 = 3'b010;
        8'b0001xxxx: zeronum_6 = 3'b011;
        8'b00001xxx: zeronum_6 = 3'b100;
        8'b000001xx: zeronum_6 = 3'b101;
        8'b0000001x: zeronum_6 = 3'b110;
        8'b00000001: zeronum_6 = 3'b111;
        8'b00000000: zeronum_6 = 3'b000;
```

endcase

其中 *zeronum_6* 表示输入数据 *indata* 在 55 ~ 48 位范围内最高位 0 的个数。最后将所有字节的统计信息求和即可求得在转换过程中需要的总的移位数。

2.3 arctan 编码

基于第一章节对算法的讨论，在 Cordic 算法求解过程中，需要的计算类型包括符号位操作、加法器、移位操作以及角度的更新等。需要的操作数包括上一次迭代的 *sin, cos* 值以及下一次需要旋转的角度数。为了便于角度更新以及实现通过移位操作即可求解新的角度的 *sin, cos* 值，我们引入一系列的 *arctan* 值来简化上述迭代过程，具体来说，通过预先求解 $\arctan(2^{-i})$ 的值来实现上述两个要求，此时仅通过简单的加减运算以及移位运算即可实现 Cordic 算法一次迭代的求解。在具体实现中，预先求解的 *arctan* 结果例子如下：

```
parameter atan_0 =
    62'b00_1100_1001_0000_1111_1101_1010_1010_0010_0010_0001_0110_1000_1100_0000_0000;
parameter atan_1 =
    62'b00_0111_0110_1011_0001_1001_1100_0001_0101_1000_0110_1110_1101_0011_1100_0000;
parameter atan_2 =
    62'b00_0011_1110_1011_0110_1110_1011_1111_0010_0101_1001_0000_0001_1011_1010_0000;
parameter atan_3 =
    62'b00_0001_1111_1101_0101_1011_1010_1001_1010_1010_1100_0010_1111_0110_1110_0000;
parameter atan_4 =
    62'b00_0000_1111_1111_1010_1010_1101_1101_1011_1001_0110_0111_1110_1111_0101_0000;
parameter atan_5 =
    62'b00_0000_0111_1111_1111_0101_0101_0110_1110_1110_1010_0101_1101_1000_1001_0100;
parameter atan_6 =
    62'b00_0000_0011_1111_1111_1110_1010_1010_1011_0111_0111_0110_1110_0101_0011_0110;
parameter atan_7 =
    62'b00_0000_0001_1111_1111_1111_1101_0101_0101_0101_1011_1011_1011_1010_1001_0111;
parameter atan_8 =
    62'b00_0000_0000_1111_1111_1111_1111_1010_1010_1010_1010_1101_1101_1101_1101_1100;
parameter atan_9 =
    62'b00_0000_0000_0111_1111_1111_1111_1111_0101_0101_0101_0101_0110_1110_1110_1111;
parameter atan_10 =
    62'b00_0000_0000_0011_1111_1111_1111_1111_1110_1010_1010_1010_1010_1011_0111_1000;
parameter atan_11 =
    62'b00_0000_0000_0001_1111_1111_1111_1111_1111_1101_0101_0101_0101_0101_0101_1100;
parameter atan_12 =
    62'b00_0000_0000_0000_1111_1111_1111_1111_1111_1111_1010_1010_1010_1010_1010_1011;
parameter atan_13 =
    62'b00_0000_0000_0000_0111_1111_1111_1111_1111_1111_1111_1111_0101_0101_0101_0101;
parameter atan_14 =
    62'b00_0000_0000_0000_0011_1111_1111_1111_1111_1111_1111_1111_1110_1010_1010_1011;
parameter atan_15 =
    62'b00_0000_0000_0000_0001_1111_1111_1111_1111_1111_1111_1111_1111_1101_0101_0101;
parameter atan_16 =
    62'b00_0000_0000_0000_0000_1111_1111_1111_1111_1111_1111_1111_1111_1111_1010_1010;
parameter atan_17 =
    62'b00_0000_0000_0000_0000_0111_1111_1111_1111_1111_1111_1111_1111_1111_1111_0101;
parameter atan_18 =
    62'b00_0000_0000_0000_0000_0011_1111_1111_1111_1111_1111_1111_1111_1111_1110_1011;
parameter atan_19 =
    62'b00_0000_0000_0000_0000_0001_1111_1111_1111_1111_1111_1111_1111_1111_1111_1101;
```

... ..

其中，每一个定点小数编码最高位为符号位，然后是一位整数位，剩下的 60 位为小数部分， $atan_0$ 为 $\arctan(2^0)$ 的计算结果， $atan_1$ 为 $\arctan(2^{-1})$ 的计算结果，剩下部分与此同理。此外，当 i 足够小时有： $\arctan(2^{-i}) \approx 2^{-i}$ ，因此当 $i \leq 20$ 时，用 2^{-i} 代替相应的 \arctan 值。因此，在 Cordic 模块中共包含了 61 个角度的 \arctan 值。

2.4 迭代求解过程

根据 Cordic 原理，其求解过程就是一系列旋转的过程，且每一次旋转都旋转不同但固定的角度。在本实验中，首先旋转 $\pi/2$ ，接下来的每一次旋转角度都是上一次旋转角度的 $1/2$ ，其每次旋转的角度对应上一小节中对应的 \arctan 值。然后，每一次旋转过程在 Verilog 中对应于一级流水线，对于双精度的 Cordic 算法，一次 \cos, \sin 计算需要 61 个时钟周期完成计算。其相邻两次迭代过程代码如下：

```
// cordic 55
reg [61:0] x55, y55;
reg [61:0] z55;
always @(posedge clk or negedge rst)
begin
    if (!rst) begin
        x55 <= 0;
        y55 <= 0;
        z55 <= 0;
    end
    else begin
        if (z54[61]==0)
            x55 <= x54 - {{54{y54[61]}}}, y54[61:54]};
        else x55 <= x54 + {{54{y54[61]}}}, y54[61:54]};
        if (z54[61]==0)
            y55 <= y54 + {{54{x54[61]}}}, x54[61:54]};
        else y55 <= y54 - {{54{x54[61]}}}, x54[61:54]};
        if (z54[61]==0)
            z55 <= z54 - atan_54;
        else z55 <= z54 + atan_54;
    end
end
// cordic 56
reg [61:0] x56, y56;
reg [61:0] z56;
always @(posedge clk or negedge rst)
begin
    if (!rst) begin
        x56 <= 0;
        y56 <= 0;
        z56 <= 0;
    end
    else begin
        if (z55[61]==0)
            x56 <= x55 - {{55{y55[61]}}}, y55[61:55]};
        else x56 <= x55 + {{55{y55[61]}}}, y55[61:55]};
        if (z55[61]==0)
            y56 <= y55 + {{55{x55[61]}}}, x55[61:55]};
```

```

        else y56 <= y55 - {{55{x55[61]}} , x55[61:55]};
        if (z55[61]==0)
            z56 <= z55 - atan_55;
        else z56 <= z55 + atan_55;
    end
end

```

在每一级流水线中，需要完成两件事：

- 判断旋转到的角度与输入角度的大小，决定下次的旋转方向
如果输入角度大，则继续逆时针旋转，否则顺时针旋转；
- 基于上一级流水线的结果，计算本级流水线的结果

在上述代码中，x 表示待求的 cos, y 代表带求解的 sin 值。他们的初始化过程如下所示：

```

reg [61:0] x1,y1;
reg [61:0] z1;
always @(posedge clk or negedge rst)
begin
    if (!rst) begin
        x1 <= 0;
        y1 <= 0;
        z1 <= 0;
    end
    else begin
        x1 <= 62'b00_100110110111010011101101101010000100001101011110010110000000;
        //0.60725293500888122
        //10011011011101001110110110101000010000110101111001011
        y1 <= 62'b00_100110110111010011101101101010000100001101011110010110000000;
        z1 <= theta - atan_0;
    end
end
end

```

其中 x 的初始值为设为 0.60725293500888122。

2.5 TestBench

本次试验中，主要采用模拟验证的方式对模块进行功能验证，模拟验证即通过编写 TestBench，产生输入激励，然后根据输出判断设计的功能正确性。同时还需要考虑验证覆盖率因素的影响。

2.6 C++ 语言实现

由于时间所限，本次仅实现了基于 C++ 语言的 32 位定点数的 Cordic 算法。编码具有如下格式：每次旋转角度的编码由 32 位定点数组成，其中包括 1 位的符号位, 1 位的整数位以及 30 位小数位。代码实现与上一章节的伪代码相对应。输出结果为：输入为 0x3243F6A9 ($\pi/4$) 时, 输出为 cos = 0x2D413CD(0.70710678...), sin = 0x2D413CD(0.70710678...); 输入为 0x2182A470 ($\pi/6$) 时, 输出为 cos = 0x367CF5D5(0.86602540...), sin = 0x20000001(0.500000000...).

这部分的代码见附录 A。

2.7 总结

在本章节中，根据第一章节中对 Cordic 算法的讨论，简要介绍了 Verilog 代码的实现过程。总的来说，输入为满足 IEEE754 浮点标准的浮点角度值，然后将其转化为定点数进行超越函数 \cos, \sin 的求解，最后将计算结果转化为浮点数进行输出的过程。

Chapter 3

前端流程

本章节主要完成 Cordic 模块的前端设计流程，包括基于 NC 的功能验证以及覆盖率检查，基于 DC 的逻辑综合，生成.sv 网表文件。

3.1 工具简介

本小节将对前端设计流程中用到的工具软件进行简要说明，包括 NC，DC 等。

3.1.1 NC

NC-Verilog 是 Cadence 公司的 Verilog 数字逻辑模拟器，具有运行快、精度高、调试功能强大、使用灵活等优点，是业界公认的黄金模拟器。NC-Verilog 的运行分为两个步骤，首先是编译，检查语法错误等，然后模拟执行。NC-Verilog 使用 NCC 技术，提高了模拟的性能减少了内存的使用。采用 INCA 架构，具备了支持多种 HDL 语言、多设计层次、数模混合设计的能力。

运行流程包括：建立列表文件，列表文件包含激励信号；建立配置文件，以一个脚本的形式对 NC 进行配置，包括启动 GUI 界面、开启覆盖率统计、访问权限等设置；运行 NC-Verilog，以上一步的配置启动 NC；波形查看与调试，可以通过“shm_open”和“shm_probe”两个命令来保存波形，并且可以查看信号的波形以及逻辑结构图等，这一步主要通过查看波形以确定模块的正确性；查看覆盖率，这一步同样需要一个 TCL 脚本文件进行配置，并借助 ICCR 软件进行分析；导出 VCD 文件，可以通过 tel 脚本或 NC 软件或“dumpfile”“dumpvars”来完成。以上就是功能验证部分的工作流程。

3.1.2 DC

DC 工具是 Synopsys 公司的逻辑综合工具，完成 Verilog 文件到 RTL 级网表的转换，并可根据不同的约束条件进行不同的综合。PT 软件是 Synopsys 公司提供的静态分析工具，可以完成网表的静态时序分析，可以报告最长和最短路径等。

逻辑综合流程包括：建立综合环境，该环境包括列表文件、时序约束文件、运行配置文件以及启动设置文件等，运行配置文件包括了模块顶层模块的设置等，启动文件包括了综合过程中用到的库以及库的路径等信息；对模块进行综合；更改设计约束，得到不同的综合结果；对综合结果进行静态时序分析。

3.2 功能验证

3.2.1 基于 NC 的功能验证

首先建立列表文件，Cordic 模块共包含 3 个文件：LZB.v, Sin_Cos_Func.v, Sin_Cos_Func_tb.v, 其中 LZB.v 为定点数转浮点数用到的模块，Sin_Cos_Func.v 为 Cordic 的实现文件，包括输入浮点数转定点数、sin, cos 求解以及输出控制等功能的实现，最后一个文件 Sin_Cos_Func_tb.v 为模块的 TestBench 文件，其包括时钟信号的产生以及输入激励的设定等部分。列表文件内容如下：

```
'include " ../Sin_Cos_Func_tb.v"
#include " ../Sin_Cos_Func.v"
#include " ../LZD.v"
```

其中以相对路径对文件进行搜索。

然后建立 NC 的配置文件如下：

```
filelist.v -s +gui +access+r
//ignore sdf annotations
+nospecify
//invoke 64bit version
//+nc64bit
+ncnowarn+CUNGL1
+ncnowarn+NONPRT
+fprofile
+nccoverage+all
+nccoveragewrite
```

其中最后两个命令为控制生成覆盖率信息。最后利用如下脚本命令运行 NC：

```
#!/bin/bash
ncverilog -f ncverilog.options &
```

3.2.2 功能验证波形

图3.1是 NC 工具得到的 Cordic 模块的仿真波形。




Figure 3.1: NC 输出波形图

图中显示了输入为 64'h0000_0000_0000_0000, 64'h3F21_DF46_A252_9D00, 64'h3F80_0000_0000_0000, 64'h3F91_DF46_A252_9D38, 64'h3FE9_21FB_5444_2D18 等角度时的输出。为了验证模块的正确性，图显示了对应的输出。从图3.2中可以看出，当输入为 0 时，输出的 cos 值为 0x3FF0_0000_0000_0000，然而输出的 sin 值为




Figure 3.2: 模块的计算结果

0x4000_0000_0000_0000, 具有较大的误差; 输入为 64'h3FE9_21FB_5444_2D18 (0.78539...), 即输入为 $\pi/4$ 时, cos 输出为: 0x3FE6_A09E_667F_3BCC, sin 输出为: 0x3FE6_A09E_667F_3BCC。通过波形, 我们可以看出, 设计的 Cordic 在边界条件以外的時候具有较高的计算精度, 由于时间有限, 对于边界情况下计算误差较大的情况还有待进一步改进。

表3.1给出了具体的输入数值以及运算结果的对应情况:

Table 3.1: 功能验证结果

输入	输出	
	Cos	Sin
64'h00000000_00000000	0x3FF00000_00000000	0x40000000_00000000
64'h3F21DF46_A2529D00	0x3FE14A28_0FB5068B	0x3FEAED54_8F090CEE
64'h3F800000_00000000	0x3FEFFFFFFF_FB025789	0x3F21DF46_A164C280
64'h3F91DF46_A2529D38	0x3FEFFFC0_00155552	0x3F7FFFEA_AAAEEEEEB
64'h3FA1DF46_A2529D39	0x3FEFFEC0_97F5AF89	0x3F91DF0B_2B89DD1F
64'h3FAACEE9_F37BEBD6	0x3FEFFB01_78BF0566	0x3FA1DE58_C9F7DC27
64'h3FE0C152_382D7366	0x3FE6A09E_667F3BCC	0x3FE00000_00000000
64'h3FE921FB_54442D18	0x3FE6A09E_667F3BCC	0x3FE6A09E_667F3BCC
64'h3FF0C152_382D7366	0x3FDFFFFFFF_FFFFFFFD	0x3FE6A09E_667F3BCC
64'h3FF901FB_54442D18	0x3F7FFFEA_AAAEEEEEE	0x3FEFFFC0_00155552


3.2.3 覆盖率结果及分析

为了保证功能验证部分对模块的覆盖情况, 我们借助 ICCR 工具对覆盖率进行统计。图3.3(a)是模块的覆盖率结果, 图3.3(b)是各 block 以及翻转覆盖率结果, 图3.3(c)显示了具体的未覆盖的语句。


从图3.3(a)中可以看出, 模块覆盖率达到 95%, 从图3.3(b)可以看出 LZD 功能单元的 block 覆盖率较低, 借助工具的统计信息, 图3.3(c)显示了导致该覆盖率较低的原因, 从图中可以看出, 源文件中的 casex 语句中存在大量不确定性数值选项, 如 8'b001xxxxx, 也正因为这些语句的存在导致了覆盖率较低。一种提高覆盖率办法是列出所有的准确选项, 但这样会导致程序可读性变差, 因此这里不对这个地方进行修改。

3.3 逻辑综合


本小节将给出 Cordic 模块的综合结果, 包括时序、面积、功耗等性能参数, 且生成.sv 格式的网表文件用于后端物理设计。



(a) Module 覆盖率



(b) Block 及翻转覆盖率等



(c) 未覆盖语句分析

Figure 3.3: 覆盖率统计结果

3.3.1 基于 DC 的逻辑综合

首先通过自定义的 `new_dc` 命令建立综合环境，并拷贝进 `filelist.tcl`、`synopsys.sdc`、`top.tcl`、`.synopsys_dc.setup` 等文件，这些文件中包含了运行 DC 所需的模块代码、时序约束、DC 运行配置、库文件以及搜索路径等信息。

`filelist.tcl` 包含了 Verilog 代码，其内容如下：

```
analyze -f VERILOG -library DEFAULT ../Sin_Cos_Func.v
analyze -f VERILOG -library DEFAULT ../LZD.v
```

`synopsys.sdc` 包含了综合时所需的时序约束等信息，包括时钟周期、don't touch 网络、输入输出延时、最大延时等。具体内容如下：

```
set clk_period 1.5

# clock definition

create_clock -name {clk} -period $clk_period -waveform {0 0.55} [get_ports {clk}]

# set dont touch

set_dont_touch_network [get_clocks {clk}]

#####

set_clock_transition 0.05 [get_clocks { clk }]

set_clock_uncertainty 0.1 -hold [get_clocks { clk }]

set_clock_latency 0.1 [get_clocks {clk}]

#set_driving_cell -lib_cell BUFX2TL -library
#scx2_smic_013g_lvt_tt_1p2v_25c [remove_from_collection [all_inputs] clk reset]

set_load 0.1 [all_inputs]

set_input_delay 0 -clock clk [all_inputs]

set_output_delay 0 -clock clk [all_outputs]

# Constrain combinational logic.

set_max_delay 1.2 -from [all_inputs] -to [all_outputs]
```

`.synopsys.setup` 是一个隐藏文件，内容包括了综合库、目标库、链接库、符号库以及搜索路径等信息。`Top.tcl` 是一个脚本文件，控制了 DC 的启动方式以及综合配置等，包括操作环境、源文件的导入以及综合结果的输出等。其内容略。

3.3.2 逻辑综合结果及其优化

在对设计的 CORDIC 模块进行综合时，首先设置时钟周期为 1.5ns，得到图3.4所示的时序报告。从图中可以看出，当时钟周期设为 1.5ns 时，设计违反时序，表现为 slack 为负值。在接下来的综合过程中，考虑到需要为后端物理设计预留充分的时序裕度，我们将时钟周期设为 3ns 进行综合。图3.5所示为增加时钟周期后的时序综合结果。同时，图3.6所示为时钟周期为 3ns 时的面积、功耗综合结果。

为了体现时序-面积之间的制约关系，表3.3.2表示时钟周期为 1.5ns, 2ns, 2.5ns, 3ns 时的面积功耗结果。

Line	Item	Delay (ns)	Requirement (ns)	Slack (ns)
30	#1_reg_51 /CK (DFFRHQX4)	0.00	0.10	r
31	x61_reg_51 /Q (DFFRHQX4)	0.16	0.26	f
32	SSX/pre_data[46] (LZD_1)	0.00	0.26	f
33	SSX/t11/Y (NOR2X8)	0.07	0.33	r
34	SSX/t5/Y (NAND4X6)	0.08	0.41	f
35	SSX/t3/Y (NOR2X6)	0.08	0.49	r
36	SSX/t7/Y (NAND4X1)	0.08	0.56	f
37	SSX/t36/Y (AND3X4)	0.09	0.66	f
38	SSX/t35/Y (NAND4X2)	0.07	0.72	r
39	SSX/num_lzd[0] (LZD_1)	0.00	0.72	r
40	U417/Y (BUX12)	0.10	0.83	r
41	U416/Y (BUX20)	0.08	0.90	r
42	U423/Y (MX12X4)	0.08	0.98	f
43	U422/Y (CLKINVX4)	0.04	1.02	r
44	U424/Y (MX12X2)	0.05	1.07	f
45	U439/Y (MX12X4)	0.09	1.16	r
46	U438/Y (NAND2X2)	0.04	1.20	f
47	U441/Y (OA12BB1X2)	0.05	1.24	r
48	U472/Y (NAND4X2)	0.06	1.31	f
49	U458/Y (NOR4X2)	0.16	1.46	r
50	U485/Y (NOR3BX4)	0.11	1.57	r
51	U518/Y (NAND3X4)	0.06	1.63	f
52	U517/Y (CLKINVX4)	0.06	1.69	r
53	out_cos_reg_48 /SE (SDFRRHQX8)	0.00	1.69	r
54	data arrival time		1.69	
55				
56	clock clk (rise edge)	1.50	1.50	
57	clock network delay (ideal)	0.10	1.60	
58	out_cos_reg_48 /CK (SDFRRHQX8)	0.00	1.60	r
59	library setup time	-0.21	1.39	
60	data required time		1.39	
61				
62	data required time		1.39	
63	data arrival time		-1.69	
64				
65	slack (VIOLATED)		-0.31	
66				


Figure 3.4: 时钟周期为 1.5ns 时的时序报告

Line	Item	Delay (ns)	Requirement (ns)	Slack (ns)
27	Block network delay (ideal)	0.10	0.10	
28	y7_reg_0 /CK (DFFRX1)	0.00	0.10	r
29	y7_reg_0 /Q (DFFRX1)	0.30	0.40	r
30	sub_277_DP_OP_499_1821_216_U502/Y (NOR2X1)	0.05	0.45	f
31	sub_277_DP_OP_499_1821_216_U496/Y (OA121XL)	0.16	0.61	r
32	u_cell_645156/Y (AO121X1)	0.07	0.68	f
33	u_cell_645152/Y (AO121XL)	0.19	0.87	r
34	sub_277_DP_OP_499_1821_216_U374/Y (AO121X1)	0.08	0.95	f
35	U55866/Y (OA121XL)	0.22	1.17	r
36	u_cell_645146/Y (AO121X1)	0.09	1.26	f
37	sub_277_DP_OP_499_1821_216_U58/Y (OA121XL)	0.18	1.45	r
38	u_cell_645162/Y (AO121X1)	0.10	1.54	f
39	sub_277_DP_OP_499_1821_216_U44/Y (OA121X1)	0.12	1.67	r
40	u_cell_645165/Y (AO121X1)	0.08	1.75	f
41	sub_277_DP_OP_499_1821_216_U30/Y (OA121X1)	0.12	1.87	r
42	u_cell_645159/Y (AO121X1)	0.08	1.95	f
43	sub_277_DP_OP_499_1821_216_U16/Y (OA121X1)	0.10	2.05	r
44	U55858/Y (OA12BB1X1)	0.11	2.16	r
45	sub_277_DP_OP_499_1821_216_U5/CO (ADDFXL)	0.18	2.34	r
46	sub_277_DP_OP_499_1821_216_U4/CO (ADDFXL)	0.20	2.53	r
47	sub_277_DP_OP_499_1821_216_U3/CO (ADDFXL)	0.20	2.73	r
48	U10667/Y (AO12BB2XL)	0.06	2.78	f
49	U10668/Y (AO22X1)	0.20	2.99	f
50	y8_reg_61 /D (DFFRX1)	0.00	2.99	f
51	data arrival time		2.99	
52				
53	clock clk (rise edge)	3.00	3.00	
54	clock network delay (ideal)	0.10	3.10	
55	y8_reg_61 /CK (DFFRX1)	0.00	3.10	r
56	library setup time	-0.11	2.99	
57	data required time		2.99	
58				
59	data required time		2.99	
60	data arrival time		-2.99	
61				
62	slack (MET)		0.00	
63				


Figure 3.5: 时钟周期为 3ns 时的时序报告

3.4 静态时序分析

在本小节，静态时序分析主要基于 Prime Time 工具软件实现。



(a) 时钟周期为 3ns 时的面积结果



(b) 时钟周期为 3ns 时的时序结果

Figure 3.6: 时钟周期为 3ns 时的综合结果

Table 3.2: 不同时钟周期下的综合结果

时钟周期	面积 (μm^2)	功耗 (仅动态功耗)
1.5ns	1575840.6	300.8mW
2ns	1329760.1	179.8mW
2.5ns	1298497.4	139.2mW
3ns	1276816.5	115.1mW

3.4.1 基于 PT 的静态时序分析

基于 PT 的静态时序分析主要操作流程如下：

- 新建目录 PT，然后将逻辑综合后的.sv 网表以及.spef 文件拷贝至该目录；
- 编写脚本 primetime.scrip，其中设定了 PT 参考的时序文件、顶层模块名以及报告的输出的等；
- 执行命令 `pt_shell -file primetime.script | tee primetime.log`；
- 分析 PrimeTime 给出的时序报告

3.4.2 PT 结果

图3.7显示了 PT 的时序报告的内容，在文本中搜索是否有 VIOLATE 的情况，结果表明，综合后的网表满足时序约束。




Figure 3.7: PT 静态时序分析结果

3.5 总结

本章节主要内容是对 Cordic 模块的前端设计流程以及各阶段的结果，包括基于 NC 的功能验证、基于 DC 的逻辑综合等。表3.1包含了功能验证的结果，包括边界条件验证以及其它特殊点的验证等，结果表明，在范围 $0 \sim \pi/2$ 范围内，计算结果良好，误差较小，但对于边界情况下，sin 值的计算误差较大，这是需要进一步改进的地方。对于逻辑综合，首先设置了时钟周期为 1.5ns 的情况下的综合，时序报告表明，此时违反时序约束，因此在后续的综合过程中，将时钟周期增加，又考虑到后端物理设计同样需要充足的时序裕度，因此，在本次实验中，时钟周期最终被设定为 3ns，综合结果在图3.5以及3.6中给出。同时，表3.3.2给出了在不同

时钟周期约束下的综合结果，包括面积、功耗等。从该表中可以看出，时钟周期越大，则面积资源开销就越小，同时动态功耗也越小，这是符合实际情况的。接下来，将利用综合得到的.sv 网表进行物理设计，相关内容在下一章节展开。

Chapter 4

后端流程

本章节主要完成 Cordic 模块的后端设计流程，包括基于 Encounter 的布局布线等、基于 Calibre 的 DRC/LVS 检查等。

4.1 后端设计流程简介

本小节将简要介绍数字集成电路的后端设计的各个流程，主要包括以下四个部分。

布局规划 (FloorPlan)。布局规划就是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置，如 IP 模块、RAM、I/O 引脚等。布局规划能影响芯片最终的面积，并可设定模块对于芯片面积的使用率以及标准单元的排列方式等。具体的，还包括，I/O pin 的摆放、电源环的摆放以及电源所处的金属层、标准单元的生成等。

时钟树综合 (CTS)。由于时钟信号在数字芯片中起到全局指挥作用，因此它的分布应该是对称式的连接到各个寄存器单元，从而使得时钟从同一个时钟源到达各个寄存器时，时钟延时差异 (Skew) 最小。为实现 Skew 最小，会对时钟路径进行插入 Buffer。

布线 (Routing)。在完成时钟树综合后，就可以对普通信号进行布线。在此过程中，需要注意避免线间耦合效应的产生，且密度不能过大，可通过填充金属等来实现。

版图物理设计。对完成布线的物理版图进行功能和时序上的验证，验证过程包括很多项目，如 LVS(Layout Vs Schematic) 验证，即将版图与逻辑综合后的门级电路图进行对比验证；DRC(Design Rule Checking)，设计规则检查，检查连线间距、连线宽度等是否满足工艺要求；ERC(Electrical Rule Checking)，电器规则检查，检查短路和开路等电器规则违反情况。物理图版验证完成后，即可将物理版图以 GDS 文件格式的形式交由芯片代工厂进行实际生产，然后再进行封装和测试。

从布局规划到布线的所有流程主要基于 Encounter 工具软件完成，后面的版图物理设计主要基于 Calibre 工具软件完成。

4.2 实验原理

本实验主要基于 EDA 工具完成击沉电路的物理设计流程，物理设计流程的主要内容是布局布线。该流程大致可分为三个阶段，一个是准备阶段，主要包括选

辑网表、时序约束、工艺文件、单元库等设计数据的准备；二是设计与优化阶段名主要包括布局规划、布局、布局优化、时钟树综合、布线、布线优化等；三是验证和签核阶段，主要包括寄生参数提取、静态时序分析、物理规则检查等。

4.2.1 数据准备

需要准备的数据可分为库文件以及设计数据两类。库文件定义了具体工艺下最好与最差以及典型情况下的时序参数，此外还有提供 LEF 视图的库文件等。设计数据包括综合后的逻辑网表、包含时序约束的 SDC 文件以及定义 I/O Pad 位置的 TDF 文件等。综合后的逻辑网表包含芯片的门级逻辑描述，但不包括位置、大小、延时等物理信息，是物理设计的起点。SDC 文件定义了设计的时序约束，包括时钟定义、输入输出延时、路径约束以及驱动能力等，是进行时序优化的依据。TDF 文件通常用于 I/O 管脚及其排列位置等信息。

此外，物理设计流程所包含的各个步骤之间通过 save design 的方式来实现数据交互。

4.2.2 设计与优化

布局规划

布局规划是布局布线设计流程中非常重要的一环，有展开式和层次式两种方式。展开式布局规划具有操作简单、布局布线快和面积利用率高等优点。而层次式布局规划有时序收敛快、互连延时小等优点，但操作较为复杂，面积利用率不高。本次实验仅以展开式布局规划的方式进行展开。

展开式布局规划，主要是确定芯片的尺寸、标准单元的排列方式、硬核和全定制单元的位置、电源/地/时钟/关键数据总线的分布以及布局布线区域的约束等。总之，布局规划的目的就是保证布线拥塞少、性能达标的前提下，最大限度的减少芯片面积、降低设计复杂度。

(1) 芯片尺寸的确定

芯片尺寸的大小决定了投片成本的大小。芯片的面积主要包括 I/O 面积和内核面积。I/O 面积是指 I/O Buffer 单元和 I/O Pad 所占的面积，内核面积是指除 I/O 外其它逻辑功能单元所占的面积，在 I/O 和内核之间通常还有最小间距设计约束。

I/O 部分的面积主要受 I/O 单元个数、Pad 的最小间距以及 I/O 单元与内核逻辑单元最小间距的约束。一般有两种摆放方式，一种是平行方式，这种方式适合 Pin 脚数目较少的情况；另一种方式是交错排列方式以减少芯片面积，这在 Pin 脚数目较多时比较常用。

芯片面积的设置主要是内核面积的设置，可以采用“先紧后松”的方式，将初始的内核面积设小一点，内核利用率设高一点，然后再根据布局布线的拥塞程度逐渐放大。硬核数目少、面积小的设计，初始利用率可设为 70

(2) 标准单元的排列

标准单元为等高不等宽的预定制单元，可以按行水平放置，也可以按列垂直放置，这主要根据工艺中 Metal1 的优先方向来确定。不管水平方式还是垂直方式，标准单元的排列又有非背靠背和背靠背两种方式。非背靠背方式下各行之间有额外的布线通道，各行有各行的电源地线，但单元可利用的面积少一些；背靠背方式下各行之间没有布线通道相邻两行共用电源或地线，单元可利用面积可达 100

(3) 硬核的放置

在硬核数目较多、面积较大的设计中，硬核的放置尤为重要，对布局布线结果影响非常大。硬核的放置经验有：按硬核的特殊要求放置，比如数字电路与模拟电路分开放置；按流水线或数据流的先后顺序来放置；按所属模块放置，属于同一模块的硬核应就近放置；尽量靠边角放置，引脚尽可能朝里，这样有利于全局布线优化，并减少不必要的缓冲器单元或跨硬核的长线。

（4）电源和地的分布

随着工艺减少，内核电路的工作电压越来越低，电路的额噪声容限减少，而且金属线宽减少，线长增加，电源地上的欧姆电压降对电路性能的影响变得越来越严重。因此需要为芯片中每个电路单元提供稳定电压和充足电流。电源地分布网络的设计需要达到以下三个目标：

尽量降低 IR Drop 引起的电压瞬间，减少对电路延时的影响；

均匀分配电流密度，避免发生芯片局部过热现象以及电子迁移效应；

提供足够的 ESD 保护能力。

围绕上面三个主要目标，电源地分布网络的设计需要完成以下几个工作：

- a. 确定各类电源地 I/O Pad 的数据及位置；
 - b. 确定 I/O 部分电源地的供给方式以及各类电源的隔离方式；
 - c. 设计内核模块中模拟电源地的分布网络，并确定电源地网络所用的金属层与线宽；
 - d. 涉及内核模块中数字电源地的分部网络，并确定金属层与线宽。
- 等。

（5）布局布线区域的约束设置

放置好硬核并且规划后电源地网络后，还需要对布局布线的区域设置约束。对布局区域的约束有 Hard Blockage 和 Soft Blockage 两种：前者区域内不允许放置任何标准单元，而后者区域内仅不允许放置除缓冲器/反相器外的任何标准单元。

布局

布局规划完成后，就可以开始布局了。布局是根据 SDC 时序约束条件，将标准单元及硬核模块按照要求排列在标准单元行或一定区域内，并去除重叠现象。

设置布局选项主要是选择布局的优化模式：拥塞驱动、时序驱动、功耗驱动、压降驱动，或者兼而有之。一般选择前两类驱动方式，除非对于功耗、压降等要求非常严格。

预布局优化的工作主要是进行快速布局以得到连线信息，从而优化逻辑网表，为优化布局打下基础。布局阶段的主要工作是使用 gate sizing, cell moving, buffer/inverter insertion, net splitting 以及 gate duplication 等技术进行时序和拥塞优化。

布局优化和时钟树设计

本阶段工作主要是在布局结果的基础上对时序和时钟作进一步优化，并且对长线和串扰进行预防。

时钟树综合时，最好设置为同时考虑最坏和最好条件下的时钟偏差，使两种条件下的时钟偏差较为接近，以避免出现一种条件下优化的时钟偏差在另一种条件下急剧恶化的情况。时钟网的翻转率最高，对耦合电容敏感，因此减少时钟线网的耦合噪声，需要将其布线宽度加大，间距拉开。

布局结束后，可以导出设计的线负载模型，反馈给前端综合工具使用，从而使综合结果更符合实际。

布线

自动布线是完成全局布线、线轨分配和详细布线。优化布线可以较少连线长度、减少转层次数。所有线网都完成布线后，需要对时钟树再进行优化，以改善时钟

偏差。

4.3 PD 流程及结果

PD 流程主要包括 FloorPlan, 布局与 CTS 布线, 布线, 物理验证几个步骤, 下面对这几个步骤进行详细说明。

4.3.1 布局规划

基于 Encounter 的 Floorplan 的主要操作流程包括:

- 读入设计, 即综合网表
同时设置时序库、LEF 视图库、时序约束等;
- 布局规划
在这一步设置 Core 的使用率为 0.6, 边界为 20um, 并设置标准单元的排放方式为背靠背;
- 添加引脚信息
设置引脚的位置, 输入信号在左, 输出信号在右, 以及间距为 0.2um;
- 添加电源环
添加电源环, 并设置电源环距离边界的距离为 4um 以及线宽为 5um、线间距为 2um 等参数;
- 为标准单元扩展出电源地
- 保存 Floorplan 的设计结果


FloorPlan 实验结果:

图4.1(a)为 Floorplan 的结果, 图4.1(b)为细节图, 从途中可以看出, floorplan 后设计中包含了标准单元、电源环等。


4.3.2 布局以及 CTS 布线

基于 Encounter 的布局以及 CTS 布线的主要操作流程包括:

- 读入 Floorplan 的设计结果
Design -> Restore Design -> OK
- 在布局之前, 设置操作模式
在 encounter 命令行下, 利用 setPlaceMode 设置以下选项:
 - congMediumEffort 设置解决拥塞的努力程度为中等;
 - timingdriven 设置为时序驱动的布局;
 - doCongOpt 设置为开启拥塞优化;
 - maxDensity 设置最大密度, 这里设置为 80%;
 - noAssignIoPins 设置引脚的排列, 这里关闭软件对引脚的排放;



(a) Floorplan 结果



(b) Floorplan 结果细节图，包括了电源环、标准单元等

Figure 4.1: CORDIC 模块的布局规划结果

-clkGateAware 考虑时钟门控;

- 初步布局
- 布局完成后进行 CTS 前的时序分析
- 进行布局优化
布局优化过程如下:
 - 设置优化选项
`setOptMode -fixDRC -mediumEffort -fixFanoutLoad -maxDensity 0.8`
 - 利用 `optDesign -preCTS` 进行优化
- 保存 database
- 进行时钟树综合
时钟树综合的过程, 又包含以下几个步骤:
 - 设置 CTS 模式, 指定某些选项, 包括金属层、间距等
 - 创建时钟树 spec 文件
 - 制定 spec 文件
 - 时钟树综合, 并插入 buffer, 查看延时信息等, 并根据输出的 `ctsrpt` 文件对综合结果进行分析
- 进行 CTS 综合后的时序分析
首先将理想延时转化为传播延时, 然后进行更加准确的延时分析
`set_propagated_clock [all_clocks]`
- 对设计进行 CTS 综合后的优化
`optDesign -postCTS`
- 保存 database

布局以及 CTS 综合结果:

图4.2到图4.4表示了对 Cordic 模块的布局以及 CTS 综合过程的结果。其中图4.3表示在布局过程中, 对布局优化前后的时序分析结果, 从截图中可以查看出, 优化后的时序明显变好, 但其代价就是模块的密度增加, 由 59% 升高到 74.717%。最后, 图4.4展示了时钟树综合后的时钟网络结构, 从其中可以明显看出, CTS 综合后在时钟网络中增加了不同层级的 Buffer。此外, 该图中还包含了输入延时信息, 即图中红圆圈处。

4.3.3 布线

基于 Encounter 的布线流程如下:

- 读入上一步布局以及 CTS 综合的结果
- 设置布线模式
- 布线完成后, 对时序进行分析





Figure 4.2: Route 之后，CTS 之前的结果

- 对设计进行优化
`optDesign -postRoute`
- 进行 SI 优化
`optDesign -postRoute -si`
- 做优化后的时序分析
- 保存 database
- 在标准单元之间的空隙插入 filter、金属等
- 对走线进行 DRC 检查
`fillNotch`
- 插入金属填充，针对较细的金属线进行密度填充
- 对整个设计进行检查
包括是否开路、悬空 Pin、天线效应、最小面积、最小间距等
- 到此 Encounter 的工作结束，保存 database、gds 网表及其它文件


布线结果:

这一步骤主要是在前一步 CTS 时钟树布线后进行，在本实验中，布线过程设置为时序驱动，且考虑天线效应。在完成布线模式设置后并布线后，对设计进行一次时序分析，此时，可以得到关于建立时间以及保持时间是否违反约束的信息等。然后对设计利用 `optDesign -postRoute` 以及 `optDesign -postRoute -si` 对设计进行包括拓扑效应在内的优化。最后在进行一次时序分析，保证没有时序违反，最后保存设计。接下来就是插入一些 Filter 以及金属填充等工作。

相应的，图4.5(a)表示了布线结果，其中途中的前面窗口展示了布线后关于模块的一些参数信息，包括管脚的个数、资源占用率等。图4.5(b)为金属填充后的



(a) 布局优化前的时序分析



(b) 布局优化后的时序分析

Figure 4.3: 布局过程中的时序结果对比







Figure 4.4: CTS 综合后的结果

效果图。在金属填充之前需要对设计进行微小 DRC 错误进行检查，这一步利用fillNotch完成，终端的相关检查输出这里不在赘述。

布线完成后，即完成了在 Encounter 下的大部分工作，剩下的就是对布线结果进行相关的检测，包括是否有悬空的 pin、是否存在开路、是否存在天线效应以及是否满足最小线宽、最小面积约束等。图4.6表示 Verify Connectivity 的检查结果，从图4.6(a)所示的界面中可以选择需要的检测选项。图4.7所示为 Verify Geometry 的检查结果，同样的，从图4.7(a)所示的界面中可以选择需要的检测选项等。相关检测结果表明，设计的模块没有违反上述约束的情况存在。



(a) 初步布线结果




(b) 金属填充后的结果

Figure 4.5: 初步布线结果以及金属填充后的结果



(a) Verify Connectivity 设置



(b) Verify Connectivity 检测结果

Figure 4.6: Verify Connectivity 用于检测是否存在开路、悬空 Pin、天线效应等



(a) Verify Connectivity 设置

```

VERIFY GEOMETRY ..... SubArea : 143 of 144
VERIFY GEOMETRY ..... Cells      : 0 Viols.
VERIFY GEOMETRY ..... SameNet    : 0 Viols.
VERIFY GEOMETRY ..... Wiring     : 0 Viols.
VERIFY GEOMETRY ..... Antenna    : 0 Viols.
VERIFY GEOMETRY ..... Sub-Area : 143 complete 0 Viols. 0 Wrngs.
VERIFY GEOMETRY ..... SubArea : 144 of 144
VERIFY GEOMETRY ..... Cells      : 0 Viols.
VERIFY GEOMETRY ..... SameNet    : 0 Viols.
VERIFY GEOMETRY ..... Wiring     : 0 Viols.
VERIFY GEOMETRY ..... Antenna    : 0 Viols.
VERIFY GEOMETRY ..... Sub-Area : 144 complete 0 Viols. 0 Wrngs.
VG: elapsed time: 81.00
Begin Summary ...
Cells      : 0
SameNet    : 0
Wiring     : 0
Antenna    : 0
Short      : 0
Overlap    : 0
End Summary
Verification Complete : 0 Viols. 0 Wrngs.
*****End: VERIFY GEOMETRY*****
*** verify geometry (CPU: 0:01:20 MEM: 0.0M)
encounter 4>
vlsi@vlsi:~/Desktop/Cordic/Encounter

```

(b) Verify Connectivity 检测结果

Figure 4.7: Verify Geometry 用于检测是否满足最小面积、线宽等约束

4.3.4 物理验证

基于 Calibre 的物理验证包括 DRC 检查以及 LVS 检查等，具体流程如下：

- 新建目录并启动 calibre
- 进行天线效应检查
- 进行 DRC 检查
- 进行 LVS 验证
 - 对布局布线得到的.gds 网表文件进行转换成.cdl 网表文件
run_v2lvs
 - 运行 LVS 进行 LVS 验证
- 到此物理验证部分完成

物理验证结果：

物理验证主要基于 Calibre 工具软件完成。共检查天线效应、DRC 检查、LVS 验证三项检查。图4.8为天线效应的检查结果，从截图中的笑脸可以看出，设计中不存在天线效应。

在对设计进行 DRC 检查的时候，共出现了如图4.9所示的几个错误，其中，第一个错误为 **Check GT_7 -1 result**，具体错误内容为多晶硅密度错误。此外，还包括途中展开的 **Check V5_1 -48 Result** 等错误。为验证出现的 DRC 错误是用到的库与实验设计本身存在差异造成的，也就是说规则库的误报造成的，首先将用到的库根据具体的设计本身进行修改，然后利用 Hercules 工具软件对用到的库进行分析。结果表明多晶硅密度有违反的情况，而此种情况并不说明设计存在的问题，修正方法可以是对多晶硅密度进行修改，但在本次试验中，并不涉及相关内容。

最后是 LVS 检查，在进行 LVS 检查前，需要将 Encounter 产生的.gds 网表文件转换成.cdl 格式，该项工作由一个脚本完成。最后图4.10显示了最后的 LVS 检查结果，截图表明存在 Layout 与源文件不一致的情况，具体表现为 **mission connection**，通过查看 LVS 输出的报告，该错误属于 **Name Error(ne)**，根据这一提示，通过百度、Google 等查找，发现这个问题可能是由于不同工具软件之间对大小写敏感性的差异造成的。但由于对工具软件掌握不深，并没有找到如何修改这种不一致性。其次，另一篇关于 Calibre 工具的使用手册中给出了这种情况下，且 Net 中线的数值小于 Source Name 中的数值时的修该方法，但由于该修改过程涉及到另一工具，因此同样没有成功，因此，关于这个问题还有待进一步研究解决。




Figure 4.8: 天线效应检查结果




Figure 4.9: DRC 检查结果




Figure 4.10: LVS 检查结果

4.4 总结

本章节主要是基于 Cordic 模块的前端设计流程进行的后端物理设计，包括四个主要的步骤：布局规划 (Floorplan), 布局与 CTS 时钟树综合，布线，物理验证等。主要用到的工具软件包括 Encounter 以及 Calibre。

Chapter 5

总结

通过完成本次实验，熟悉了数字集成电路的完整设计流程，包括最开始的基于 Verilog 的模块功能的实现，然后是借助 NC 工具软件对设计进行模拟验证，以保证设计功能的正确性，具体的，在本实验中，应保证 Cordic 模块在 $0 \sim \pi/2$ 范围内的输入角度，能正确计算其 \sin , \cos 值。同时，为保证功能正确性，应该尽可能多的对设计进行测试，即保证足够的验证覆盖率，在本实验中，主要采用临界值与普通值相互结合的验证，临界值包括输入 0 度时的输出等，此外，还包括输入为 30° , 45° , 60° ，结果表明，设计的模块对于非临界值情况下具有较好的计算效果，但对于临界值输入情况下， \sin 值计算误差较大，关于这一点还需要进一步改进。在保证设计功能正确的基础上，基于 DC 工具软件完成了对设计的逻辑综合，其过程为将 HDL 代码转化为网表输出。该过程中，需要用到工艺库、链接库等，完成从 HDL 到网表的映射。同时，该过程中需要设置模块的综合用到的时钟周期，时钟周期的大小会得到不同方向的综合结果，其过程主要是平衡时序-面积之间的矛盾。最后，综合的结果为生成一个 .sv 格式的网标文件，该文件作为后续物理设计的输入数据需要用到。

在完成前端设计流程的基础上，本实验又进行了该模块的后端物理设计，包括第四章中介绍的几个主要步骤。这里就不赘述了。

总的来说，本次实验还可以在一下几个方面进行改进：

- 设计的模块在临界值输入情况下，计算结果有待进一步改进；同时，下一步的工作可以是基于 C/C++ 编写黄金模型进行验证。
- 在布局布线后，出现时序违反的情况，虽然在实验过程中，通过增大时钟周期减轻了违反的程度，但还没有一个根本有效的措施，后续工作可以是重新对模块进行设计，以新的实现结构来消除时序违反。
- 在物理验证阶段，出现 LVS 检查不一致的错误，关于这个错误，虽然在网上找到了一些相关的解决措施，但由于时间有限且对工具理解不够深刻导致还没有解决相关错误，这也将是下一步可以改进的地方。

References

- [1] Kier Davis. Computing sin and cos in hardware with synthesisable verilog.
- [2] Michael L Overton. *Numerical computing with IEEE floating point arithmetic*. SIAM, 2001.
- [3] Jack E Volder. The cordic trigonometric computing technique. *IRE Transactions on electronic computers*, (3):330–334, 1959.

附录：基于 C++ 的 Cordic 实现

```
#include <iostream>
#include <vector>

using namespace std;

// 1 bit sign bit, 1 bit integer, for example = 1
vector<long int> Atan = {0x3243F6A9,
    0x1dac6705, 0x0fadbafe, 0x07f56ea7, 0x03feab77, 0x01ffd55c,
    0x00fffaab, 0x007fff55, 0x003ffffeb, 0x001ffffd, 0x00100000,
    0x00080000, 0x00040000, 0x00020000, 0x00010000, 0x00008000,
    0x00004000, 0x00002000, 0x00001000, 0x00000800, 0x00000400,
    0x00000200, 0x00000100, 0x00000080, 0x00000040, 0x00000020,
    0x00000010, 0x00000008, 0x00000004, 0x00000002, 0x00000001,
    0x00000000
};

int main(int argc, char **argv)
{
    long int c = 0x26DD3B6A;    // = 0.6072529350088814
    long int s = 0;

    long int c_next = c;
    long int s_next = s;

    // get the input angle
    //long int angle = 0x3243F6A9;    // input : Pi / 4
    long int angle = 0x2182A470;    // input : Pi / 6
    long int theta = angle;
    long int direction = 1;

    for(int i = 0; i < 32; ++i)
    {
```

```

        if(theta > 0)
            direction = 1;           // Anti-clockwise
        else
            direction = -1;          // clockwise
        c_next = c - direction * (s >> i);
        s_next = s + direction * (c >> i);

        c = c_next;
        s = s_next;

        theta -= direction * Atan[i];
    }

    cout << "cos : " << c << endl;
    cout << "sin : " << s << endl;

    return 0;
}

```