# Final de Arquitectura de Computadoras

IMPORTANTE: Entregar cada problema en una hoja separada. El tema 3 (VHDL) debe ser desarrollado únicamente por los alumnos que cursaron la asignatura en el año 2006.

## 1. Arquitecturas convencionales

Desarrollar un programa "assembly" para una arquitectura PC standard que realice lo siguiente:

a. Reciba una sola cadena de caracteres (string) por el puerto serie mediante interrupciones con el siguiente formato:

128 baudios, 8 bits de datos, paridad impar y 2 "stop" bits.

Como de costumbre, si recibe el carácter '\0' indica el final de la cadena. Utilice este dato para terminar la interrupción del puerto serie.

b. Una vez recibida la cadena, realice el algoritmo de detección si la palabra es palíndrome o no.

c. Imprima por el display por interrupciones el resultado del algoritmo (recuerde como lo hizo en el proyecto).

## Observaciones y sugerencias:

1. Asuma que ya dispone de las subrutinas de conversión ASCII a 7 segmentos (ascii\_to\_display) y de conversión de índice a posición (index\_to\_pas). El modo de uso es el siguiente:

Cargar en el registro al el dato a convertir.

- Llamar a la subrutina correspondiente.

- Al retorno de la subrutina, el valor convertido es devuelto en el mismo registro al.
- 2. En el segmento de datos, además de las variables que su programa use, incluya las siguientes:

Y de acuerdo al resultado del algoritmo, use uno u otro mensaje en el "display".

### 2. Arquitecturas no convencionales

Desarrollar el siguiente tema:

- Red Illiac conectada en malla, figuras 5-8, a y b.

### 3. VHDL

Utilizando técnicas de modelado concurrente, implemente el modelo de un multiplexor de cuatro entradas de cuatro bits cada una a una salida de cuatro bits. El multiplexor debe disponer de una entrada de habilitación activa por alto. Cuando esta señal está en bajo, las salidas del multiplexor deben encontrarse en alta impedancia (tercer estado).