9 (nueve)

Nombre: Ivan Rehison

Ejercicio 1


a) Dibujar el circuito resultante de la síntesis del siguiente código en SystemVerilog:

```
module circuito
      (input logic clk, r, enable, sel,
      input logic [7:0] A, B,
      output logic [7:0] Q,
      output logic [3:0] L);
  logic [7:0] Q temp;
  always_ff @ (posedge clk, negedge r)
   begin
      if (~r)
        Q temp <= 8'b0;
      else if (enable)
        if (sel)
          Q temp <= Q temp ^ A;
        else
          Q temp <= Q temp & B;
   end
 assign L = A[7:4];
 assign Q = Q_temp;
endmodule
```

```
Resulto al final del todo
```

b) A continuación se describe en SystemVerilog el test bench del módulo "circuito". Completar las líneas con los elementos faltantes para obtener las formas de onda de respuesta que se muestran en la figura.

```
module circuito_tb();
      logic
                   clk, reset, enable, s;
             [3:0]
                   L;
      logic [7:0] a, b, q;
       (1+10,+0
                   dut (cik, respt, enable, s, dib, g)
      always
             begin
                   clk = ____; #100; clk = ____; #100;
             end
      initial
             begin
                   reset = 0; enable = 0; s = 1, #0.15 n5;
                             = 1;
                   a = 8'b01010101;
b 2'11111111; # 0.2505;
                   802618
                             = 1; # 0.05n5 ;
                   5 = 0; # 0.269 ;
                   $stop;
             801
```




Arquitectura de computadores 2022 - Percial 1A

Numbre: 2476 Kensses

Elereteto 2

El segmento de código dado se ejecute en el procesador LEGv8 con pipelire de la figura (sin forwarding stall). Analizando el estado del procesador en el ciclo de cicok número 5 (considerando que el fetch de la primera instrucción se realiza en al ciclo número 1), responder.



% a) ¿Qué valor hay a la salida del PC? 0 x 114

b) ¿Que valor hay en la entrada "Write register" del bioque Registers? 3 x 9

e) ¿Que operación realiza la ALU? 2000 EL volor de X2 405 1

d) Completar el siguiente cuadro con los valores que tienen las señales de control

Regilor	ALUSPE	Memtokeg	Regueste	Menkend	Membersia	Branck
1	1	0	1	0	0	9

Ejercicio 3

A partir de la siguiente secuencia de código:

1) LOUR X0, [X1, #0]

2) ADDI X0, X0, #3

3) STUR X0, [X1, H0]

Instrucciones		
1-2		
2-3		

3) Seleccionar la respuesta correcta de las siguientes afirmaciones:

	considerando la implementación particular de nuestro procesador, el mismo"
	généra un comportamiento impredecible, porque este caso no está contemplade en la lógica de excapciones.
	do realiza ninguna acción porque ya está en el vector de excepciones y retorna normalmente.
	anté cualquier excepción queda atrapado en el bucle infinito.
	ante una excepción por OpCode invalido queda atrapado en el bucle infinito. Ninguna es correcta
2	"Ante la scurrencia de una excepción no contemplada, este código"
	reforda a la dirección de memoria de la instrucción que generó la excepción.
	feforma à la dirección de memoria de la instrucción que generó la excepción + 4.
	no puede determinar la dirección de retorno.
	/ 23 Minguna es correcta

Nombre: Juin Ken, sen

- a) Completer la tabla con las dependencias (en la página enterior).
- b) Mostrar el orden de ejecución considerando un procesador que cuenta únicamente con stall (sin forwarding).
- c) ¿Cuántos ciclos de reloj tarda el procesador en ejecutar el código del punto b? 11

Ejercicio 4

En la siguiente secuencia de código el registro X3 se encuentra inicializado con el valor 10, además, antes de la ejecución del código la posición de memoria apuntada por x5 tiene el valor 13.

1> E3:	ADDI X1, XZR, #1
2>	LDUR X2, [X5, #0]
3>	AND X0, X1, X2
4>	CBZ X0, E1
5>	SUBI X2, X2, #1
6>	B E2
7> E1:	SUBI X3, X3, #1
8> E2:	CBNZ X3, E3
9>	STUR X3, [X5,#0]

Tipo de dependencia (registro)		Instrucciones	
Dates X1			
Dates X2		2-3	
P3405 X0		3-4	
Control		4	
Datos cond X2		2-5	
Datos cond x3		7-3	
Pates (rendicional)	×3	+->	
control		3	
Datos (roodicional)	43	1-7	

a) Completar la tabla con las dependencias.

b) Mostrar el orden de ejecución de una iteración del lazo (hasta que se termine de ejecutar la instrucción de salto), considerando un procesador LEGv8 (similar al mostrado en el diagrama del ejercicio 2) pero con forwarding-stall. Dejar correctamente indicados los caminos de forwarding.

c) ¿Cuántos ciclos de reloj tarda el procesador en ejecutar el código del punto b?

d) Considerando que las etapas del procesador tiene las siguientes latencias

Instruction Fetch	Instruction Decode	Execute	Memory	Write back
100 ns	60 ns	80 ns	120 na	70 na

Completar la siguiente tabla:

	Sin pipeline	Con pipeline	
Frecuencia del reloj mínima	41005	12000	
Tiempo que tarda en ejecutar el código del punto b	3 010 ns	1300 nx	
Mejora de rendimiento al ejecutar el código del punto b	1.692222		