Arquitectura de computadoras 2019 Parcial 2 - Tema B

95% 10 (diez)

Nombre: Matea de Mayo

Ejercicio 1: Para un procesador de 32 bits que es capaz de direccionar 1G byte de memoria principal (30 bits de dirección), se requiere implementar una memoria caché con capacidad total de 4M bits para datos. La memoria caché utiliza correspondencia (mapeo) asociativo por conjuntos de 4 vias, con un tamaño de bloque de 8 palabras de 32 bits c/u. Determinar:

√ a. ¿Cuántos bits hay en los diferentes campos del formato de dirección de memoria principal?

	Memory Addres	s		
Tag	Index	Word	Offset (si aplica	
13 /	12	3/	2	

¿Cuántas líneas contiene la memoria caché?

Rta: 214 16ki lineas. (212 linear cada way)

c. ¿Cuál es la capacidad total de memoria (expresada en bits) necesaria para implementar dicha caché? Considerar el cada línea está compuesta, además, del campo Tag y 1 bit de Rta: 2*27062 540KiB

Ejercicio 2: Considere el siguiente fragmento de código de instrucciones LEGv8, el cual modela una lazo tipo do-while, donde X6 contiene la dirección base del arreglo a A del tipo uint64.

> ADD X1, XZR, XZR //> loop: LSL X9, X1, #3 /669= 118 = 1

ADD X9, X9, X6 / X9= 4 A[1]

LDUR X10, [X9, #0] //Load 64bits word

LDUR X11, [X9, #8] //Load 64bits word

ADDI X1, X1, #2 // X7+= 44

CMPI X1, #6 // Whale(x1)= 6)

B.NE loop

Suponga un procesador que emite direcciones de 64 bits y posee un sistema de memoria principal direccionable de a bytes. Además, posee solo una caché para DATOS de mapeo directo con un tamaño de 8 bloques de 4 palabras de 64 bits c/u. Suponga que la misma se encuentra vacia al inicio de la ejecución del fragmento. Suponiendo un valor inicial de X6 = 0x 00 81 00 00 00 00 F2 18, completar la siguiente tabla con la información de cada acceso a memoria de datos:

	Tag (HEX) (36)	Index (HEX) (3)	Word (HEX)	HIT O MISS
Dirección de acceso (HEX)	0x008700000000F2	(1.900)	.11 .	MISS
0 x 00 81 00 00 00 00 F2 18	11	1090.	.00	With
0×008100000000 F220	11	.,001	1.01	HIT
	1/	,001	1.10	HIT
11 230	11	::001	2 11	HIL
11 238	-	010	0.0.	M155
11 240	11	1		

pusuos

(a) beats

- Un procesador 2-issue de arquitectura LEGv8 posee las siguientes propiedades: En cada issue packet una instrucción debe ser una operación de acceso a memoria y la otra de tipo aritmético de la company.
- El procesador tiene todos los caminos de forwarding posibles entre las etapas (incluyendo caminos a la etapa ID para la a la etapa ID para la resolución de saltos).
- Dos instrucciones no pueden procesarse juntas en un paquete si una requiere el resultado de la otra
- 5. El compilador asume toda la responsabilidad de eliminar los hazard, organizar el código e insertar instruccion a instrucciones "nop" para que el código se ejecute sin necesidad de generación de stalls.

Para el siguiente fragmento de código LEGv8 (donde X2 = 0):

1> ADDI X11, XZR, #30 2> ADDI X0, XZR, #0x200 loop: 3> LDUR X1, [X0,#0] 4> ADDI X0, X0, #8 5> ADD X2, X2, X1 6> LDUR X1, [X0,#0] 7> SUBI X11, X11, #1 8> ADD X2, X2, X1 9> STUR X2, [X0,#0] 10> ADDI X0, X0, #16 11> CBNZ X11, loop

a. Dibuje un diagrama de pipeline que muestre cómo se ejecuta el código LEGv8 dado en el procesador de 2-issue (sólo hasta completar una iteración del bucle). Sin modificar el orden de ejecución, organice el código para evitar la mayor cantidad posible de stalls. Deje indicados los caminos de forwarding utilizados. (Completar en la tabla dada al final del ejercicio).


Suponiendo que no es económicamente viable integrar los multiplexores de tres entradas que son necesarios para implementar todos los caminos de forwarding, analice el código dado y determine si es mejor reenviar solo desde el registro de pipeline EX / MEM (EX → EX) o solo desde el registro MEM / WB (MEM \rightarrow EX).

Rta: Men - EX

Indique el aumento de velocidad en la ejecución del código dado al pasar de un procesador de 1-issue a un procesador de 2-issue. Considere la totalidad de las iteraciones realizadas Rta: n° de ciclos de reloj en 2-issue / n° de ciclos de reloj en 1-issue = 8676 [%] (15 - 115% =) 15%

Cuántas instrucciones LDUR se ejecutarán por lazo si se aplica la técnica del loop-unrolling al código dado, con el fin de minimizar la cantidad de iteraciones del lazo? Asuma que X11 se inicializa en la instrucción <1> con un valor múltiplo de 6.

Arquitectura de computadoras 2019 to: las alturas de los printos de formarding Parcial 2 - Tema B Nombre: Mateo & Mayo determinan de que instrucción viener y a cual van instr.\clk 3 4 13 14 15 16 12 11 9 10 7) ABBI F 0 NOP M W 3) LDUR 4) ADDI D NOP 6) LDUR 7) 5(18] F D NOP 8) ADD NOP W W 9) Stur 10) ADDI MIN D 71) (BNZ NOP



Harware	
Issue = 4 instrucciones Suma entera = 2 FU - 4 RS / 1 clock cycles Suma flotante = 2 FU - 4 RS / 2 clock cycles Load = 4 RS / 2 clock cycle Store = 4 RS / 2 clock cycle Multiplicación flotante = 2 FU - 4 RS / 4 clock cycle Multiplicación entera = 2 FU - 4 RS / 1 clock cycle	les

		-	Stage /	1	11.00
CIK	IF J	10	IS -	Ex	WB
0	9.3.3.4				
1	15678	4,2,5,4	2330		
2	9,10,11,12	3428	15/300	994	
3		9, 10, 11, 12	5678,3	1245	11,
4		49/11/12	1000	11/11/11	-

					-	-	-	20p 5 c.
Name			and the second second	ervation stati	Name and Address of the Owner, where the Owner, which is th	01	A	
Store 1	Busy	Op (Inst)	Vj	Vk	Qj	Qk		
Store 2								
Store 3								
Store 4								/
Load 1			1	# 0	201		#0	1
Load 2		(3)	L×25	#0	BUMT	0	Ex9+48	I Note: Lo tacha do hace
Load 3		(4)	[24]	#8	0		Ev n. 450	sug of 6 chards
Load 4								Noto: Lo tachado hace referencia a lo que / "borró" el WB de <
Mult FP 1								I "bond" el WO de <
Mult FP 2		(8)	-		10005	10571		
Nult FP 3		(9)	-	[80]	ANFP2	0		
fult FP 4								-
dd FP 1								1/.
GFP 1	D D	(2)	[D2]	CDJ	0	0		1
ld FP 2	M	(5)	ED67	[09]	0	0	A Real Property lives	
d FP 3		(6)	E057	EDYT	0	0		7
FP4		(3)	2001	-	AUFP3	AUTP2		
t int 1		(1)			- ABIT -	- Podrice		
int 2					-			
int 3						-		
int 4								- /
nt 1								- /
	Ø	(1)	[x4]	#16-	0	0		
nt 2	n							
t 3								
4								
	UI							

				Register St	atus	/	1		
	DO	D1 V	D2 /	D3 /	D4	D5 -	D6 🗸	D7	D8
Qi		Lord 1	Muli FP2	AJJFP2	Add FP3	AUFPY	MutFP1		
	XO	X1	X2 /	Х3	X4	X5	X6	X7	X8