## Nombre: To MAS ACHANA 8643640


## Ejercicio 1



a) Dibujar en el recuadro el circuito resultante de la síntesis del siguiente código en SystemVerilog:

```
module parcial
      (input logic clk, reset, load,
       input logic [3:0] init,
       output logic [3:0] q,
       output logic pout);
  always_ff @(posedge clk)
      if (reset) q <= 4'b0;
           else if (load) q <= init;
      else q \le q + 4'b0001;
 assign pout = q[0];
endmodule
```

- b) ¿Qué nombre le pondría a este módulo en lugar de "parcial", que sea más representativo del circuito descripto?
- c) A continuación se describe en SystemVerilog el test bench del módulo parcíal. Completar las líneas con los elementos faltantes para obtener las formas de onda de respuesta que se muestran en la figura.




```
module parcialB_tb;
  logic clk, reset, load, _
                ___ init, q;
             _ dut (.clk(clk), .reset(reset), .load(load),
           .pout(pout), _____, ,.q(q));
 always
                     clk = -clk;
 initial _
    clk = 0; reset = 1; load = 0;
       #9; _____; #1; init = 4'b0010;
      load = 1; #10; load = 0; #20;
      #10; load = 1; ___
```

\$display("Valor final de q:

end

\$stop;



## Parcial 1 - Arquitectura de computadoras 2024

Se requiere analizar las modificaciones necesarias al procesador LEGv8 de un ciclo con manejo de EXCEPCIONES (Práctico 3) a fin de separar los vectores de excepciones de sistema (op code invalido para nuestro caso), del vector de interrupciones por periféricos (ExtIRQ). Los nuevos vectores son:

- OpCode Invalido = 0x00D8 - Interrupción de E/S externa (ExtIRQ) = 0x00F8


**NOTA**: La señal de respuesta *ExcAck* solo debe ponerse en "1" en caso de ejecutarse la ISR de una Interrupción de E/S externa. Caso contrario debe permanecer en "0".

Proponga una modificación al procesador y responda:

( a)	Es necesario agregar señales de control extras?						
	NO	Si:	Nombre	#Origen	#Destino		

X	b)	Enumere qué módulos existentes deben ser modificados (si los hubiera)				
		3 4				

c) Se requiere agregar alguno de estos módulos? De ser afirmativo, especificar el nombre de las señales involucradas. Caso contrario, tachar el/los módulos.



- d) Suponga que el contenido de la dirección de memoria 0x00FC no contrene una instrucción válida. Que ocurre en nuestro nuevo procesador si ocurre una interrupción de E/S externa? (marcar la correcta)
  - La ISR de interrupción de E/S externa se ejecuta normalmente
  - El procesador se queda en un bucle infinito sobre el vector 0x00F8
    - El procesador se queda en un bucle infinito sobre el vector 0x00D8
  - Ninguna de las anteriores

Ejercicio 3	

Asumiendo que las etapas individuales del pipeline de un procesador tienen las siguientes

latencias:

que las ctapas	IF	ID	EX	WB
		80 ns	130 ns	105 ns
Latencia por etapa		80 113		

a) Completar:	Tipo de ocesador	Máxima frecue [Hz	Máxima frecuencia de reloj [Hz]		Latencia de una instrucción [ns]		
Si	n pipeline			1	100		
Co	n pipeline	un fragmento de d		and inetru	cciones, la	as cuales	
no presentan l b) ¿Cuánto tie c) ¿Cuánto tie		ejecutar dicho fraç ejecutar el mismo	gmento de códi fragmento si e	go? I procesado	r no tuvies	е .	
pipeline?			Tipo de de	ependencia	Registro	Instrucciones	
Para la siguiel  loop:	cbz x0, s	skip		183			
2> 3> 4> skip: 5>	sub x3,	x2, x0 [x1, #0] x2, #8 x9, #1	91012W 38				
7>	CDIIZ X9,	жота это	WATER A N				
		nte el segmento d n las dependencia ecución consider					

- cero y para un procesador LEGv8 con stall.
- a-3) Mostrar el orden de ejecución considerando que el inicialmente el registro X0 es distinto de cero y para un procesador LEGv8 con forwarding stall.
- 🔀 b) Considerando el código completo, que inicialmente el registro x9 está inicializado en 1000, x0 es distinto de cero y para un procesador LEGv8 con forwarding stall:
  - b-1) ¿Cuántos ciclos de clock tomaría ejecutar este código?\_
  - b-2) ¿Cuántos ciclos de clock tomaría ejecutar este código en el microprocesador
  - optimizado para saltos: b-3) Calcular la ganancia de velocidad entre los puntos b-1 y b-2:

Respuestas puntos a-2 y a-3 en la siguiente hoja

