quitectura de computadoras 2023

		I de la companya de	200-00-00-00-00-00-00-00-00-00-00-00-00-
Nombre:	BODEIS	Gaston	Tomas

Considere para un procesador de arquitectura LEGv8 (Address bus de 64 bits) una CACHE L1 exclusiva para INSTRUCCIONES de 2K bytes de datos, de correspondencia DIRECTA, de 2 palat. de 2 palabras (cada palabra es 1 instrucción de 32 bits) por bloque. La siguiente lista corresponde. corresponde a DIRECCIONES de acceso a la memoria de instrucciones (PC) para la ejecución de ejecución de un lazo (solo se muestran 16 bits de los 64 bits para abreviar):

1> 0x0000 00 02 F4 2> 0x0000 00 02 F8	<loop: asm_instruction=""></loop:>
3> 0x0000 00 1A FC	
4> 0x0000 00 1B 00	I leans
5> 0×00 00 00 1B 04	<cbz loop=""></cbz>

a) Calcular el formato de memoria principal para la CACHE dada y completar la siguiente tabla en formato HEXADECIMAL para 2 iteraciones del loop:

↓ / _ b) Suponiendo que el procesador opera con el pipeline en régimen a 1GHz, el tiempo de acceso a CACHE es de 1 ciclo y el Miss penalty es de 50 ciclos, calcular el AMAT para las condiciones del punto

AMAT:

c) Ahora considere que puede cambiar el tamaño del bloque y la CACHE pasa a ser asociativa por conjunto de N-vías. Determine el tamaño del bloque y el número de vías ÓPTIMOS para minimizar la ocurrencia de MISS (se considera el número óptimo aquel arriba del cual no se generan beneficios adicionales).

Acc.	Hit /	Tag	Index (2) bits	Word (1) bits
	Miss	(st) bits	(2) 0110	
1>	MISE	ox I	OX 7 A	o × o
2>	heir	lox/	OXTC	0×0
3>	m/ss	Ox 1	CYE	OKO
4>	h, +	ex D	0x 80	CXO
5>	bit	ox D	0x/82	. A Ye
1>	6/4	oxi	(X+ A	(P x)0
2>	h'+	0 x/1	ox+c	O Y/E
3>	Wir	ox y	0×9-1	exo
4>	hori	OX3	0880	G Xe
5>	nit	e x 8	0882	cxo
	J			

10	_ bytes.	/
2	vías.	/
	2	bytes. vias.

d) Calcular el AMAT de 2 iteraciones del lazo para las condiciones del punto c).

Tiempo de ejecución total: \seq.

Ejercicio 2

Dado un procesador de arquitectura LEGv8 2-issue, que predice los saltos perfectamente (de modo que los hazard de control son manejados por hardware), con una modificación que permite ejecutar dos instrucciones aritméticas/lógicas juntas (es decir, una instrucción en un paquete puede ser de cualquier tipo -IssueA-, pero la otra debe ser una instrucción aritmética o lógica -IssueB-). Para el siguiente fragmento de código LEGv8, donde X0=A (dirección base del arreglo A, de elementos de 1 Byte), X1=N (cantidad de elementos del arreglo), X2=1 y los demás registros se encuentran inicializados con "0":

1>	ADD X3, X0, X1	
2>	loop:LDURB X9,[X0, #0]	
3>	SUB X12, X9, X2	
4>	LDURB X10,[X3, #0]	
5>	STURB X12, [X3, #0]	
6>	SUBI X3, X3, #1	
7>	ADDI X0, X0, #1	
8>	ADD X11, X10, X2	
9>	STURB X11, [X0, #-1]	
10>	SUBS X11, X0, X3	
11>	B.GE end //>= signado	,
12>	ADDI X2, X2, #2	
13>	B loop	
	end:	

N° instrucción Issue A	N° instrucción Isaue B
(2)	17)14
1401	10.1
47	33/
57	67
17	37
92	6
1/2	(12-)
137	V

1/- a) Analizar en el código las dependencias de datos que NO sean condicionales y luego completar la siguiente tabla:

Tipo	Registro	instrucciones
RAW	X9	2>37.
RAW	×3	12 42/
RAW	X3	17 57
RAW	x12	37 57/
AAW	X3	P 6> 1
RAN	X10	4797
RAW	XII	37 97/
WAW	X/9	8> 107
WAW	X3	1-6
WAW	XII	8-10

Tipo	Registro	instrucciones
	Xo	7-9
	11 X3	7-10 6-10
	X3	6-10
10 ຣຸກທານ		n stroming
Self tel district	ment si	THE HIS BUSINESS
21 16XPH	311 - 314	
THE RIGHT		
The section of		
A Mark		
The second		

b) Sin alterar el orden de las instrucciones, mostrar en la tabla junto al código cómo organizaría los issue packets para ejecutar el programa en la menor cantidad posible de ciclos de clock (cada instrucción sólo puede agruparse con la inmediata anterior, la inmediata posterior o una nop). El compilador asume toda la responsabilidad de insertar instrucciones nop para que el código se ejecute sin necesidad de generación de stalls. Usar los números correspondientes para referirse a las instrucciones del código.

Parcial 2 - Arquitectura de computadoras 2023

c) Calcular la cantidad de ciclos de reloj que toma la ejecución del código dado en un procesador LEGv8 de 1-issue con forwarding-stall y en el procesador LEGv8 2-issue descrito. Suponer que en ambos procesadores los saltos son perfectamente predichos y los hazard de control son manejados por hardware (no hay flush de instrucciones). Suponer que N=6 y considerar la totalidad de las iteraciones realizadas. Luego completar:

Tiempo de ejecución en 1-issue=___

THE CLAUSE 42 ii. Tiempo de ejecución en 2-issue=

iii. Ganancia en velocidad = / 5 +5

X Ejercicio 3

Considerando un microprocesador out-of-order execution implementado mediante el algoritmo de Tomasulo, el código en assembler en el ejercicio 2, muestre el contenido de las tablas de estado de las Reservation stations y registros para el 5to clock de ejecución (inclusive). El procesador cuenta con el siguiente hardware:

Hardware	
El salto se predice correctamente	THE OF
Issue = 4 instrucciones	
Load = 4 RS / 1 clk	14-16-4
Store = 4 RS / 1 clk	CK SWA
ALU entera = 4 RS / 1 clk	
ALU punto flotante = 4 RS / 2 clk	
Multiplicación punto flotante = 2 RS / 3 clk	

Eiercicio 4

b.ne L

Se cuenta con un predictor global con un GR de 8 bits, considerando el siguiente segmento de código en LEGv8:

.org 0x00 0x1> L: add x1, xzr, #3 0x2> udiv x2, x0, x1 //Se verifica 0x3> mul x3, x1, x0 //si x0 es 0x4> sub x3, x3, x2 //múltiplo de 3 0x5> cbnz x3, s1 0x6>s1: add x1, xzr, #5 udiv x2, x0, x1 //Se verifica 0x7> mul x3, x1, x0 //si x0 es 0x8> sub x3, x3, x2 //múltiplo de 5 0x9> 0xA> cbnz x3, 52 0xB>s2: add x0, x0, #1 0xC> cmp x0, 1000 0xD>

PHT pred	dictor global
Dirección	Contenido
0x69	1X
/ .	

a) Completar la tabla en hexadecimal en las posiciones de la PHT del predictor global que se modifican en dos iteraciones del salto de la posición 0xD, considerando que está completamente inicializada en cero y que X0=12 y el GR=0xA1 antes de comenzar a ejecutarse primer instrucción del código.

b) Considerando que inicialmente X0=0 y que existe un patrón repetitivo (cada dos iteraciones del código aparece un número par, y cada 4 aparece un número múltiplo de 4). ¿Qué cantidad de bits debería tener como mínimo el GR para almacenar el patrón del salto de la posición 0x5? ¿Y para el salto de la posición 0xA?

0x5> N 9

0xA> \$ 15

Ejercicio 5

Completar el siguiente kernel de openCL que multiplique un vector de N elementos por una constante alpha.

```
__kernel void parallelVMult(
const int N, const float alpha,
__global float *a_g)
{
  int i _ = 0
  float tmp = 0.0f;
```

El kernel debe corresponderse con el siguiente código de host:

```
plataform_list = cl.get_platforms()
    devices = plataform_list[0].get_devices(device_type =
   cl.device_type.GPU)
   context = cl.Context(devices=devices)
   queue = cl.CommandQueue(context)
   a np = np.arange(N).astype(np.float32)
  a_g = cl.Buffer(context, cl.mem_flags.READ_WRITE |
  cl.mem_flags.COPY_HOST_PTR, hostbuf = a_np)
  program = cl.Program(context, KernelSource).build()
 kernel = program.parallelVMult
 kernel.set_scalar_arg_dtypes([np.int32, np.float32, None])
 kernel.set args(N, alpha, a g)
globalRange = a np.shape
localRange = a np.shape
ev = cl.enqueue_nd_range_kernel(queue, kernel, globalRange, localRange)
cl.enqueue_copy(queue, a_np, a_g)
```