
Ejercicio 1


Dibujar el circuito resultante de la síntesis del siguiente código en SystemVerilog:

```
Module ejercicio1
(input logic clk, rst,
input logic [7:0] a, b,
output logic [7:0] y,
output logic [3:0] z);
        logic [7:0] x;
        assign x = ^(a\&b);
        always_ff @(posedge clk, negedge rst)
        begin
                 if (~rst) begin
                         y <= '0;
                         z <= '0;
                 end else begin
                         y <= x ^ y;
                         z \le x[7:4];
                 end
        end
endmodule
```



Señal/Tiempo	3ps	8ps	13ps	18ps	23ps	28ps	33ps
a							
b							
ALUControl							
result							
zero							

Ejercicio 3
El segmento de código dado se ejecuta en el procesador LEGv8 con pipeline optimizado para saltos de la figura (con forwarding stall). Analizando el estado del procesador en el ciclo de clock saltos de la figura (con forwarding stall). Analizando el estado del procesador en el ciclo número 1), y número 6 (considerando que el fetch de la primera instrucción se realiza en el ciclo número 1), y sabiendo que antes de comenzar la ejecución del código X0=0, responder.



- a) Completar la tabla que está sobre la figura con la instrucción que se está ejecutando en cada etapa.
- b) ¿Qué valor hay a la salida del PC? _____
- c) ¿Qué instrucción se encuentra en la etapa de decodificación?

	= soles de control:
	to spaliza la ALU?
d)	¿Qué operación realizado con los valores que
e)	¿Qué operación realiza la ALU?

	MemWrite
MemRead	Welling To-
	MemRead

Asumiendo que las etapas individuales del pipeline de un procesador tienen las siguientes latencias:

ndo que las empe-				MEM	WB
	IF	ID	EX		100 ns
	100 ns	80 ns	120 ns	150 ns	100 115
Latencia por etapa	100 113				

a) Completar:

Tipo de procesador	Máxima frecuencia de reloj [Hz]	Latencia de una instrucción [ns]
Sin pipeline		
Con pipeline		1000

b) ¿Cuántas instrucciones seguidas se deben ejecutar para que el rendimiento del proc con pipeline sea mejor que el mismo sin pipeline?	rocesador
--	-----------

Ejercicio 5 Considere que la siguiente sección de código ISR que está presente en el vector de excepciones de un microprocesador LEGv8 (ISA completa), similar al analizado en la Guia 3, con la única diferencia en la codificación del Exception Syndrome Register (ESR), la cual se describe a continuación:

Tipo de Excepción	Valor ESR		
OpCode Invalido	0b0001	System	
Reservado	0b0010 - 0b0111	Exception	
IRQ CH0	0b1000		
IRQ CH1	0b1001		
	1000	External Interrupt	
IRQ CH7	061111		

0x000..0800: exc_vector: mrs x9, s2_0_c2_c0_0 b.ne irq //if Not Equal movz x10, #0x8BlF, 1sl #16 movk x10, #0x03FF, 1s1 #0 mrs x11, s2_0_c1_c0_0 sturw x10, [x11, #0] b end subis xzr, x9, 0x07 b.ls end //if lower or Same irq: bl nxt 1sl x9, x9, #3 add x0, x30, x9 nxt: br x0 eret

 a) Se pide completar los campos vacíos de la siguiente tabla (en formato HEXADECIMAL) con las direcciones de memoria y contenido de los registros solicitados en cada caso:

Valor del PC al momento de producirse la Excepción		Tipo de Excepción	Valor de los registros de excepción al ejecutarse la ISR			Dirección destino a finalizar la ejecución de la ISR
Address	Instrucción		ESR	ELR	ERR	
0x00100	в #4	Memory SegFault	0x03			1
0x0012C	X	InvOpCode				1
×001F0	ADD x0,x1,x1	IRQ CH3				6

- b) Determinar cuál de las siguientes afirmaciones es V o F;
 - Ante una excepción por OpCode Invalido, se reemplaza el contenido de la memoria en la que está alojada la instrucción inválida y la siguiente, con dos instrucciones válidas.
 - ii) Ante una excepción no documentada (Reserved), el código queda atrapado en un lazo infinito.
 - iii) Esta arquitectura del manejo de excepciones corresponde a un esquema de VECTOR ÚNICO
 - La ISR implementa un SOFTWARE POLLING para la excepciones de interrupciones de E/S (IRQ) indexando los procedimientos de cada canal (CH) mediante el contenido del registro ESR

Instrucciones Registro Tipo de dependencia Ejercicio 6 Para la siguiente secuencia de código: 1> ADDI X10, XZR, #16 2>E0: LDUR X1, [X0, #0] 3> LDUR X2, [X0, #8] 4> SUB X2, X1, X2 5> CBZ X2, E1 6> ADDI X0, X0, #8 7> SUB X4, X0, X10 8> CBZ X4, E1 9> CBZ XZR, E0 10>E1:STUR X2, [X0, #0] Memoria: 0x000 0x008 0x010 0x018 0x020 Dirección Contenido 0x100 0x100 0x101 0x102 0x103

- a) Completar la tabla con las dependencias.
- b) Mostrar el orden de ejecución considerando que el inicialmente el registro X0=0x0, y para un procesador LEGv8 con stall.
- c) Mostrar el orden de ejecución considerando que el inicialmente el registro X0=0x8, y para un procesador LEGv8 con forwarding stall.
- d) Considerando que inicialmente el registro X0=0x8, cuántos ciclos de clock tomaría ejecutar este código en el microprocesador optimizado para saltos (diagrama del ej. 3):
- e) Calcular la ganancia de velocidad entre los puntos c y d:_____

Respuestas puntos b y c en la siguiente página:

