## Organización del Computador 2024 PARCIAL 1

Nombre:

Fecha:

## Ejercicio 1

i.a) Transformar el siguiente número de punto flotante formato IEEE754 (expresado en hexadecimal) a binario (completar la tabla con ceros y unos):

0x4878007F:

1.b) Transformar el siguiente número de punto flotante formato IEEE754 (en formato hexadecimal). Expresar el resultado en formato decimal:


0x7FD81E00

### Ejercicio 2

- 2.a) ¿Cuáles son las compuertas lógicas que consideramos universales, es decir, aquellas que nos posibilitan representar las funciones NOT, AND y OR?
- 2.b) Dada la siguiente función: X = (B+C)B' + A' + AC' Marque, encerrando con un círculo en el índice, la o las funciones equivalentes.
  - (1) X=B.C + A+A'
  - (2) X=BB'+B'C+A'+AC'
  - (3) X=B'C+A'+AC'
  - (4) X= B'
- 2.c) ¿Cuál de las siguientes combinaciones de entradas producirá una salida en 1 en una compuerta XOR de tres entradas? (marque con un círculo el índice de la o las respuestas correctas)
  - (1)100
  - (2) 101
  - (3)011
  - (4)000

Ejercicio 3

Encontrar la expresión minimizada de la función utilizando el siguiente mapa de Karnaugh. Indicar con claridad los agrupamientos realizados.




$$F = C\overline{A}\overline{D} + CD\overline{B} + A\overline{B}\overline{C} + C\overline{D}\overline{A} + \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}BCD$$

Función minimizada:

Ejercicio 4


Evaluar el circuito y completar la columna de salida "F" de la tabla de verdad.

W	Х	YZ		F	
0	0	0	0	CONTRACTOR OF	
0	0	0	1	THE PROPERTY OF THE PARTY OF TH	
0	0	1	0	V. 7	
0	0	1	1		
0	1	0	0		
0	1	0	4		
0	1	1	0		
. 0	1	•	1		
1	0	0	. 0		
1	0	0	1		
1	0	1	0		
1	0	1	1		
1	1	0	0		
1	1.	0	1		
1	1	1	0		
1	1	1	1		




Ejercicio 5

Considerando el sistema de memoria implementado en la figura:




- a) Completar los cuadros en líneas de puntos del diagrama con la cantidad de señales involucradas y su denominación.
- b) Determinar si alguno de los siguientes mapas de memoria representa correctamente la implementación del diagrama (Marcar con una X el correcto, o dejar en blanco si se considera que son todos incorrectos).



- c) Calcular la cantidad total de palabras de RAM de 32 bits implementadas: palabras.
- d) Responder verdadero (V) o (F):
  - 1. Los bloques #1 y #2 están en serie
  - 2. El sistema solo posee conexiones en serie.
  - 3. La memoria RAM #1 tiene asociada posiciones imagen.
  - 4. El decodificador manejado por A28 divide un segmento de 512M palabras en dos segmentos de 256M palabras c/u.

- 2. El dictorità delle pedece dell'exiones en serie.
- 3. La memoria RAM #1 tiene asociada posiciones imagen.
- El decodificador manejado por A28 divide un segmento de 512M palabras en dos segmentos de 256M palabras c/u.

# Ejercicio 6



Indicar en qué número de bloque de RAM se almacenan las siguientes direcciones:

- a. 0x3471: RAM #
- b. 0x3470: RAM#
- c. 0xC0F6: RAM #\_\_\_
- d. 0x1F0F: RAM #\_\_


### Ejercicio 7

Se pretende diseñar un registro de entrada serie (in) y salida paralelo O[0-3], además debe tener la capacidad de reemplazar toda la información con ceros (reset síncrono). La entrada op selecciona el funcionamiento:

- op = 0: reset
- op = 1: registro desplazamiento.


Además, debe generarse una salida extra (OUT\_1) que se ponga en cero cuando todos los bits almacenados sean unos, de lo contrario debe dar salida uno.

Aclaración: El diagrama debe realizarse a continuación, debe utilizar las entradas y salidas dadas y no se puede agregar entradas o salidas nuevas a los flip-flop.



## Ejercicio 8

Dado el siguiente diagrama de estados, con una entrada "In" de 1 bit y una salida "Out" de 2 bits, considerando que los estados deben codificarse por el número de estado en representación binaria de 2 bits (ej: E0 es el "estado cero" y se codifica como "00"), completar las tablas de los circuitos combinacionales de estados y de salida del circuito secuencial.



Combinacional de estados						
$\mathbf{Q}_1$	Q <sub>0</sub> .	.in	D <sub>1</sub>	Do		
. 0	0	0		1		
0	0,	1				
Q	1	. 0	lun.			
0	1	1		J		
1	0.	0				
.1.	0	1				
1	1	,0		- / · · · · · · · · · · · · · · · · · ·		
1	1	1				

Combinacional de salida						
Codificación	Q <sub>1</sub>	Qo	OUT <sub>1</sub>	OUT		
E0						
E1						
E2						
E3						