Тема: Регістри

- 1. Загальні відомості.
- 2. Паралельні регістри.
- 3. Послідовні регістри.
- 4. Універсальні регістри.

## 1. Загальні відомості

Регістр є важливим функціональним вузлом будь-якого цифрового пристрою (комп'ютера). На сьогоднішній день регістри вже не використовуються у вигляді окремих інтегральних мікросхем (див. рисунок 1). Вони є частиною мікросхем більш високого ступеня інтеграції (мікропроцесори, мікроконтролери).




Рисунок 1 – Регістри у вигляді окремих інтегральних мікросхем

*Регістри* — це електронні пристрої, побудовані на основі тригерів і призначені для прийому, зберігання, перетворення і передачі інформації у формі двійкових чисел.

*Розрядність* регістра визначається кількістю тригерів, що входять до його складу, а отже і кількістю розрядів двійкового числа, яке може зберігати регістр.

*Швидкодія* регістрів визначається швидкодією тригерів, що входять до складу регістрів.

За способом прийому і передачі інформації у двійковій формі регістри поділяють на паралельні, послідовні та універсальні.

## 2. Паралельні регістри

Паралельні регістри використовуються як пам'ять з великою швидкодією у цифрових пристроях обробки інформації. Їх називають також *регістрами пам'яті*.

Запис і видача двійкових чисел (слів) проводиться одночасно усіма розрядами регістра.

Схема паралельного регістра на D-тригерах представлена на рисунку 2.




Рисунок 2 - Паралельний регістр на D-тригерах

Дана схема призначена для зберігання чотирирозрядного двійкового числа. Розглянемо принцип роботи паралельного регістра на D-тригерах.

Для того, щоб зберегти будь-яке число у такому регістрі, потрібно подати це число на входи D0, D1, D2, D3. Далі на вхід C схеми подається імпульс запису. По задньому фронту цього імпульсу число записується в регістр. Причому кожний розряд числа (0 або 1) записується у свій окремий D-тригер. Записане в регістр число можна зчитати з нього за допомогою виходів Q0, Q1, Q2, Q3. Вхід  $\bar{R}$  використовується для початкової установки всіх розрядів регістра у нульовий стан. Вхід  $\bar{R}$  — інверсний, тому при подачі на нього логічного 0 відбувається скидання всіх тригерів регістра у нульовий стан.

## 3. Послідовні регістри

*Послідовні регістри* використовують операцію *зсуву* під час послідовного введення чи виведення інформації.

*Зсув* – це одночасне просторове переміщення двійкового слова у розрядній сітці зі збереженням порядку прямування нулів та одиниць.

Зсув двійкового числа реалізується шляхом перезапису стану між сусідніми тригерами регістра у напрямі зсуву. Таким чином, кожний тригер регістра одночасно приймає інформацію з попереднього розряду (тригера) і передає у наступний.

Схема чотирирозрядного регістра з послідовним введенням інформації і зсувом її праворуч на базі D-тригера представлена на рисунку 3.




Рисунок 3 - Послідовний регістр на D-тригерах

Розглянемо принцип роботи послідовного регістра на D-тригерах.

Вхід D кожного тригера, окрім крайнього ліворуч, підключений до прямих виходів попереднього тригера. Входи  $\bar{R}$  об'єнані у спільну шину «Скидання». Входи С об'єнані у спільну шину «Синхронізація». Тому при кожному тактовому імпульсі (синхроімпульсі), який подається на шину «Синхронізація» усі тригери, за виключенням крайнього ліворуч, будуть приймати стан лівого сусіднього тригера. Стан першого лівого тригера визначається сигналом на лінії «Дані». Стан крайнього праворуч тригера втрачається при кожному синхроімпульсі, тобто відбувається зсув інформації праворуч.

Робота послідовного регістра зведена у наступну таблицю істинності:

Вхід «Дані»	Q3	Q2	Q1	Q0
0	0	X	X	X
1	1	0	X	X
1	1	1	0	X
0	0	1	1	0
1	1	0	1	1
0	0	1	0	1
1	1	0	1	0

У *реверсивних регістрах* зсув інформації може здійснюватись в обох напрямках.

## 4. Універсальні регістри

Універсальним регістром називається реверсивний регістр зсуву, у якому передбачена можливість паралельного введення інформації. Тобто в універсальному регістрі поєднані властивості паралельних і послідовних регістрів.

Як приклад розглянемо мікросхему К155ИР1 (аналог SN7495N), зовнішній вигляд і умовне позначення якої показані на рисунку 4.




Рисунок 4 - Зовнішній вигляд і умовне графічне позначення мікросхеми К155ИР1

Мікросхема К155ІР1 - являє собою чотирирозрядний, зсувний регістр з послідовним або паралельним введенням інформації та паралельним виведенням її. Схема може працювати в чотирьох режимах, в яких можна виконати:

- 1. Зсув інформації праворуч;
- 2. Зсув інформації ліворуч;
- 3. Паралельне занесення;
- 4. Зберігання.

Вибір режиму роботи здійснюється подачею логічного рівня 0 або 1 на вхід попереднього встановлення V2.

Регістр має два тактових входи С1 і С2 (виводи 9 і 8), вхід даних V1 (вивід 1), чотири паралельних входи D1-D4 (виводи 2-5), а також чотири виходи Q1-Q4 (виводи 13-10). Від будь-якого з п'яти входів даних код надійде на виходи синхронно з негативним перепадом, поданим на обраний тактовий вхід.

Робочий режим регістра визначається рівнем сигналу на вході V2. Введення інформації послідовним кодом, а також зсув її праворуч здійснюється при V2 =0. Вхідна інформація подається на вхід V1, а тактові імпульси на вхід C1. Зсув праворуч на один розряд відбувається при кожному перепаді 1,0 тактових імпульсів. Інформація в послідовному коді перетворюється в паралельний і після чотирьох тактових імпульсів може бути зчитана з виходів Q1-Q4. Введення інформації паралельним кодом здійснюється при V2 = 1. Дозволяючим входом служить C2. Запис в тригери регістра інформації з входів D1-D4 відбувається по перепаду 1,0 тактового імпульсу. Входи V1 і С1 при цьому блоковані і їх стан не грає ролі. У цьому ж режимі на входах V2 і C2 виробляється перетворення послідовного коду в паралельний із зсувом ліворуч. У цьому випадку потік інформації має зворотній напрямок: від четвертого тригера до третього, від третього до другого і т. д., для чого необхідно провести зовнішні з'єднання виходів Q4, Q3, Q2 з входами D3, D2, D1 відповідно. Інформація в послідовному коді вводиться в регістр через вхід D4. Зсув ліворуч на один розряд відбувається при кожному перепаді 1,0 тактових імпульсів, що подаються на вхід С2.