Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

Definición del problema:

Como parte de los requerimientos de aprobación y/o regularización de la materia Electrónica aplicada I se plantea la necesidad de construir un sistema que plasme/aplique los conocimientos adquiridos en dicha materia. Dicho trabajo deberá ser presentado funcionando (simulado) y con su respectivo informe.

Solución propuesta:

Construcción de un amplificador de guitarra de 1 W de potencia de verdadero valor eficaz.

Justificación:

Un amplificador de guitarra integra gran parte del contenido y conceptos del programa analítico de la materia. Por lo que resulta una buena opción como tema de trabajo final.

Temas del progrma incluidos:

- ✓ Tema 1: Señales y sistemas electrónicos
- ✓ Tema 2: Transistor bipolar con señales débiles
- ✓ Tema 3: Transistor unipolar con señales débiles
- ✓ Tema 4: Transistor con señales fuertes
- ✓ Tema 5: Estabilidad del punto de reposo
- ✓ Tema 6: Amplificadores multietapa
- ✓ Tema 7: Fuentes de corriente constante
- ✓ Tema 8: Amplificador diferencial
- ✓ Tema 9: Fuentes de alimentación lineales

Objetivos:

Integrar y aplicar los conceptos vistos en la materia y en otras también.

Alcances v limitaciones:

El circuito está diseñado para trabajar en la banda de audiofrecuencias (20 Hz \sim 20 kHz), aunque consideramos que la mínima frecuencia que puede generar una guitarra es 82,4069 Hz y la máxima frecuencia, para una eléctrica, es 1318,51 Hz fundamental y 3,5 kHz armónico. Al ser baja potencia (1 W) relativa a otros amplificadores, tendrá la limitación de no ser útil en espacios muy abiertos si el objetivo es conseguir un volumen considerable. Como ventaja, se puede ajustar para que sea utilizable con auriculares. Es de suma importancia saber que dicho amplificador está diseñado para operar con impedancias de entrada de entre los 5 a 15 k Ω y de carga de 6 u 8 Ω para parlantes y 32 Ω para auriculares, con respectivas adaptaciones.

Diagrama de bloques del amplificador para guitarra:

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229





Diagrama representativo de un Amplificador de Tensión:



Condiciones del amplificador:

- Comprende señal de entrada desde $Vs \approx 100 \, mV$ hasta $Vs \approx 200 \, mV$ (según pastilla de bobinado en las eléctricas)
- $Zi \gg Rs y Zo \ll RL$
- ∘ La resistencia de salida (Rs) del instrumento es $5k\Omega \le Rs \le 15k\Omega$
- Trabajamos con una resistencia de carga (parlante): $RL=8\Omega$
- Por lo tanto la impedancia de entrada debe ser $Zi > 200 k \Omega$
- \circ Y la impedancia de salida debe ser Zo<10 Ω
- Potencia 1Wrms (este parámetro es obligatorio)

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

Síntesis:

Consideraciones:


Es lógico pensar que en el momento de usar un auricular no se alcance la misma potencia que cuando se utiliza un parlante de $8~\Omega$. Por lo tanto, la potencia de 1~W está apuntada al diseño para el parlante de $8~\Omega$.

La inversión de la señal a la salida del amplificador tiene relevancia cuando la salida es estéreo o cuando se realizan mezclas, lo que no es este caso.

Se debería agregar una Red de Zobel antes del parlante. Sin embargo, consideramos al parlante como una resistencia pura sin la necesidad de incluir dicha red. Tampoco se incluirá elementos de control de tono, volumen y ganancia.

Primer diseño propuesto:

En la primera etapa colocar un seguidor de fuente, el cual tiene baja ganancia de tensión (Av<1), pero su impedancia de entrada es elevada y su impedancia de salida es baja. A continuación, la segunda etapa sería un transistor bipolar en configuración de emisor común encargado de dar la ganancia de tensión necesaria del amplificador en su conjunto. Y la etapa adaptadora se conformaría de un seguidor de emisor, ya que su impedancia de entrada es elevada y su impedancia de salida es baja.



Este diseño conlleva muchas problemáticas debido a que la segunda etapa debía tener una ganancia muy elevada, ya que tanto la etapa de entrada como la etapa de salida tienen una ganancia de tensión inferior a 1, y esto a su vez llevaba a relaciones de compromiso con las impedancias de entrada y salida. Para mejorar dicha situación, se deberían agregar más etapas, haciendo más costoso al amplificador. Principalmente por este motivo, se decidió descartar esta idea.

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

Segundo diseño propuesto:

Comenzando desde la carga, se propone como etapa adaptadora, mantener un seguidor de emisor con un par Darlington, y así contrarrestar los bajos valores de β en los amplificadores de potencia. La etapa amplificadora constará también de un emisor común (BJT) o un surtidor común (JFET). Finalmente, para la primera etapa se sugiere un amplificador diferencial.

Dada las condiciones planteadas del amplificador de tensión, la mejor alternativa para la etapa de entrada es un amplificador diferencial, por la inmunidad al ruido, es con dispositivos FET, debido a su alta impedancia de entrada disminuyendo así valores de resistencias y, por lo tanto, el ruido térmico.

La ganancia será satisfecha gracias a la primera y segunda etapa, a diferencia del primer diseño. Esto permite valores de ganancia pequeños para mantener un gran ancho de banda (BW) del amplificador. Además, facilitamos el diseño para evitar distorsión en la señal amplificada y reducimos el valor de la fuente de alimentación de corriente continua (DC).

Finalmente, para la segunda etapa se obtó por un emisor común, el cuál lleva una ventaja respecto a la dispersión de parámetros de los dispositivos respecto a los JFETs. Este último se podría haber solucionado polarizando al dispositivo con una fuente de corriente, pero estoy lleva a encarecer y dificultar el diseño. Además, se volvió complicado diseñar una red de polarización tal que cumpliera con las especificaciones dadas, ya que la impedancia de salida de los JFETs en configuración de surtidor común es media-alta lo que no es eficiente para la transferencia de tensión.

Pasos del diseño ETAPA 3-Par Darlington:

- 1. Determinar el valor de la carga y forma de acople al amplificador. $R_L = 8 \Omega$, se acopla por medio de un capacitor.
- 2. Determinar corriente y tensión en la carga para que haya 1 Wrms

$$P_{RMS} = 1W = \frac{V_p^2}{2R} = \frac{I_p^2}{2}R$$
(a) $V_{RMS} = \frac{V_p}{\sqrt{2}}, V_p = 4,00 V \land V_{RMS} \approx 2,83 V$
(b) $I_{RMS} = \frac{I_p}{\sqrt{2}}, I_p = 0,50 A \land I_{RMS} \approx 0,35 A$

3. Calcular corriente de emisor IEQ necesaria para que no haya distorsión:

$$I_{\mathit{EQ}} \! \geq \! I_{\mathit{e} \, (\mathit{max})} \! = \! \frac{V_{\mathit{L} \, (\mathit{max})}}{R_{\mathit{E}} \parallel R_{\mathit{L}}}$$

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

• Con $R_E = 12 \Omega$:

$$I_{e(max)} \approx 0.833 \ A \Rightarrow I_{E(sat)} = I_{EQ} + I_{L(max)} \approx 1.33 \ A \Rightarrow \frac{V_{CC}}{R_E} = 1.33 \ A \Rightarrow V_{CC} \approx 16 \ V$$

• Con $R_E = 20 \Omega$:

$$I_{e(max)} \approx 0.7 A \Rightarrow I_{E(sat)} = I_{EQ} + I_{L(max)} \approx 1.2 A \Rightarrow \frac{V_{CC}}{R_E} = 1.2 A \Rightarrow V_{CC} \approx 24 V$$

Se decide optar por RE=20 Ω para que haya una mayor transferencia de tensión hacia la carga.

4. Elección de transistores:

BC141: https://alltransistors.com/es/transistor.php?transistor=22321

BCP56: https://www.nxp.com/docs/en/data-sheet/BCP56 BCX56 BC56PA.pdf

Se elige 2 transistores BC141-16

5. Calcular RB

$$R_E \gg \frac{R_B}{\beta} \Rightarrow R_B < 0.1 \beta R_E = 20.4 k \Omega$$
,, donde $\beta = \beta_D = \beta_1 \beta_2 + \beta_1 + \beta_2 = 10200 con \beta_{min} = 100$

$$V_{BB} = I_E \left(R_E + \frac{R_B}{\beta_D} \right) + 2V_{BE} \approx 16.8 \text{ V}$$

$$R_{B1} = V_{CC} \frac{R_B}{V_{BB}} \approx 29142 \,\Omega$$
, se aproxima a valor comercial más cercano: 27 kΩ

$$R_{_{B2}} = V_{_{CC}} \frac{R_{_{B}}}{V_{_{CC}} - V_{_{BB}}} = 68 \, k\Omega$$

Entonces:

 R_{B1} =27 $k\Omega \wedge R_{B2}$ =68 $k\Omega \Rightarrow R_B \approx 19,33 \, k\Omega$, esta aproximación es un 5,25% más bajo que el límite establecido anteriormente R_B =20,4 $k\Omega$, es decir, estamos sacrificando un poco de estabilidad para obtener una mayor impedancia de entrada y aumentar la transferencia de tensión de la etapa anterior.

6. Calcular capacitores:

$$C_i \approx \frac{5}{\pi f R_B} \rightarrow 420 \, nF \wedge C_o \approx \frac{5}{\pi} f R_E \rightarrow 440 \, \mu \, F$$

7. Calcular impedancias:

Resistencia de entrada a la base: $R_{ent[base]} = \frac{V_{ent}}{I_{ent}} = \frac{V_b}{I_b}$; siendo $V_b = I_e (r'_e + r'_e + R_E \parallel R_L)$ y $I_b = \frac{I_e}{\beta_{ac}}$.

$$R_{ent(base)} = \frac{I_e(2r'_e + R_e)}{\frac{I_e}{\beta_{ac}}} \Rightarrow R_{ent(base)} = \beta_{ac}(2r'_e + R_e); r'_e \approx \frac{25 \,\text{mV}}{I_{EQ}} \approx 35,71 \,\text{m}\Omega$$

- a) Impedancia de entrada: $Z_i = R_B \parallel R_{ent \mid base} \approx 15,4 k \Omega$
- b) Impedancia de salida: $Z_o \approx R_E \parallel R_L \approx 5,71 \Omega$

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

8. Calcular ganancia:

$$A_{v} = \frac{V_{o}}{V_{i}} = \frac{V_{e}}{V_{b}} = \frac{I_{e}R_{e}}{I_{e}[2r'_{e} + R_{e}]} = \frac{R_{e}}{2r'_{e} + R_{e}} \approx 0,988; \text{ cumple el objetivo de llevarla lo más cercano a 1}$$


Este valor impone una condición sobre las demas etapas.

Siendo que
$$A_{vTotal} = \frac{V_o}{V_i} = \frac{4,05}{0,1} = 40,5 = A_{v1} \cdot A_{v2} \cdot A_{v3} \Rightarrow A_{v1} \cdot A_{v2} = \frac{40,5}{A_{v3}} \approx 41$$
; por lo tanto, podemos

proponer ganancias de 10 y 4 para las etapas 1 y 2. Es conveniente que la primer etapa sea la que más amplifique debido a que su señal de entrada es más débil.

9. Simulación

La tensión que debe llegar a esta etapa es V_{i3} = 4,15V. De la simulación obtenemos los siguientes datos:




$$V_o = 4,05 V \Rightarrow \epsilon_{(\%)} = \frac{4,05 - 4,00}{4,00} \times 100 = +1,25\%$$

 $A_{y} \approx 0.98$

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229



Transistor Q1:

$$V_{CEQ}$$
 = 8,876 V
 I_{EQ} = 7,264 mA
 P = 64,54 mW

El dispositivo no requiere de disipador.

Transistor Q2:


$$V_{CEQ}$$
=9,821 V
 I_{EQ} =733,6 mA
 P =7,212 W ; verificar

Debido a que la potencia del transistor Q2 supera los 3,7 W (potencia PD que disipa el encapsulado) se debe agregar un disipador.


Modelado térmico:

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229



Circuito equivalente:



Del datasheet obtenemos los datos, el único problema es que hay un error en el datasheet encontrado anteriormente, por lo que se recurrió al siguiente: https://www.st.com/resource/en/datasheet/cd00003226.pdf

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

 $P_{\scriptscriptstyle D} = 7,212\,W; T_{\scriptscriptstyle j-max} = 175\,^{\circ}C; -65\,^{\circ}C < T_{\scriptscriptstyle a} < 150\,^{\circ}C; R_{\scriptscriptstyle \theta-ja} = 200\,^{\circ}C/W; R_{\scriptscriptstyle \theta-jc} = 35\,^{\circ}C/W$

Corroboramos la necesidad de calcular un disipador:

$$7,212W = \frac{T_j - T_a}{\theta_{ia}} \Rightarrow T_j \approx 1467,4 \, {}^{\circ}C > T_{j-max}$$

Hacemos que Tj esté lo menos cercano al valor Tj máximo $T_j = kT_{j-max}$ donde $0.5 \le k \le 0.7$ Por criterio, podemos obtar por un k = 0.6 para economizar las dimensiones del disipador. Entonces:

$$P_D = \frac{kT_{j-max} - T_a}{\theta_{ic} + \theta_{cd} + \theta_{da}}$$
; donde $kT_j = 105 \,^{\circ}C$

Siendo que elegimos contacto directo con grasa siliconada y el encapsulado es TO-39:

 $R_{\theta-cd}=0.7\,^{\circ}C/W$

Entonces:

$$\theta_{da} = \frac{kT_{j-max} - T_a}{P_D} - (\theta_{jc} + \theta_{cd}) \approx -24,61 \, ^{\circ}C$$

Observamos que el valor es negativo, es decir, no existe un disipador que permita trabajar en estas condiciones. Podemos llevar k a un valor de 0,7: $\theta_{da} \approx -22,18 \,^{\circ}C$. Vemos que el valor sigue siendo negativo, por lo que otra solución sería recurrir a la refrigeración forzada por medio de ventiladores, aunque para la naturaleza del proyecto esta opción queda descartada. Vemos que el problema radica principalmente en que la resistencia juntura-carcasa máxima posible, indicada por el fabricante, es muy elevada. Por ende, sería conveniente buscar otro transistor.


Dado que el diseño de la etapa ya fue realizado, es conveniente buscar un transistor que posea características similares, pero mejore la disipación de potencia.

Un candidato es el BUP41: https://pdf1.alldatasheet.es/datasheet-pdf/view/441217/ISC/BUP41.html Con el cual, según indica el fabricante (https://www.iscsemi.cn/en/list/?84_1.html), se garantiza disipar 10 W de potencia, por lo que no sería necesario agregar un disipador.

Vemos en la simulación que no hay mucho cambio debido a que el diseño se realizó para transistores con un beta mínimo de 100.

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229



Pasos del diseño ETAPA 2-Emisor Común:

1. Condiciones fundamentales de la etapa:

$$A_v = -4.2$$

 $Z_o \ll Z_{|etapa|} = 14,56 k\Omega \Rightarrow Z_o \le 1456 \Omega$

2. Calculos para obtener ganancia de tensión y corriente requerida para evitar la distorsión:

$$A_{v} = \frac{-R_{c}}{r'_{e}} \approx \frac{R_{c}}{\frac{25 \, mV}{I_{CO}}} = \frac{I_{CQ} R_{c}}{25 \, mV}$$

Si
$$R_C = 1k \Omega \Rightarrow R_c \approx 943,25 \Omega \wedge I_{CO} \approx 111,32 \mu A$$

$$I_{CQ} \ge I_{c(max)} = \frac{V_{o(max)}}{R_C \parallel R_L}; V_{o(max)} = 4,15 V$$

 $I_{CQ} \ge 4,4 \, mA$ La corriente de alterna para obtener determinada ganancia no coincide con la mínima necesaria para evitar distorsión.

Introducimos una resistencia RE para alterna.

$$A_{v} = \frac{-R_{c}}{R_{E} + \frac{1}{g_{m}}}; \text{ si } R_{E} \gg \frac{1}{g_{m}} \Rightarrow A_{v} \approx \frac{-R_{c}}{R_{E}}$$

$$R_E + \frac{1}{q_m} \approx \frac{R_c}{A_v} \approx 224,58 \,\Omega \wedge R_E = \frac{10}{q_m} \Rightarrow g_m \approx 48,98 \, \text{mS} = \frac{I_{CQ}}{25 \, \text{mV}} \Rightarrow I_{CQ} \approx 1,22 \, \text{mA}$$

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

 R_E =200 Ω ; pero la corriente resultante sigue siendo menor que la corriente necesaria para no provocar distorsión. Por ende, añadimos una segunda resistencia RE en paralelo con un capacitor y así no influenciar el cálculo de la ganancia.

$$I_{CO} = 4.5 \, \text{mA}; R_{E1} = 200 \, \Omega$$

$$V_{CC} - I_{CQ}R_C - V_{CEQ} - I_{EQ}R_E = 0 \Rightarrow R_E \approx 1,667 \, k \, \Omega$$

$$R_E = R_{E1} + R_{E2} \Rightarrow R_{E2} = R_E - R_{E1} \approx 1.5 k \Omega$$

3. Elección del transistor:

BC548: https://pdf1.alldatasheet.es/datasheet-pdf/view/11552/ONSEMI/BC548.html

4. Calcular RB

$$R_B \le 0.1 \beta R_E \approx 17 k \Omega$$
, donde $\beta_{min} = 100$

$$V_{BB} - I_B R_B - V_{BE} - I_E R_E = V_{EE} \Rightarrow V_{BB} = I_E \left(R_E + \frac{R_B}{\beta_D} \right) + V_{BE} \approx 9,746 \text{ V}$$

$$R_{B1} = V_{CC} \frac{R_B}{V_{BB}} \approx 44761 \Omega \rightarrow 43 k \Omega$$

$$R_{B2} = V_{CC} \frac{R_B}{V_{CC} - V_{BB}} \approx 27410 \rightarrow 27 \, k\Omega$$

Entonces

$$R_{B1}=43\,k\,\Omega \wedge R_{B2}=27\,k\,\Omega \Rightarrow R_{B}\approx 16{,}59\,k\,\Omega,$$
es un 0,001% más bajo que el límite $R_{B}=17\,k\,\Omega$

5. Calcular capacitores:

$$C_i \approx \frac{5}{\pi f R_B} \rightarrow 480 \, nF \wedge C_o \approx \frac{5}{\pi} f R_C \rightarrow 8 \, \mu \, F \wedge C_E \approx \frac{5}{\pi f R_{E2}} \approx 6 \, uF$$

6. Calcular impedancias:

Resistencia de entrada a la base:

$$R_{ent(base)} = \frac{V_b}{I_b} = \frac{I_e(r'_e + R_{E1})}{\frac{I_e}{\beta_{ac}}} = \beta_{ac}(r'_e + R_{E1}) \approx 20,52k \Omega$$

- a) Impedancia de entrada: $Z_i = R_{ent[base]} \parallel R_B \approx 9,17 \text{ k } \Omega$
- b) Impedancia de salida: $Z_o \approx R_c = R_c \parallel R_L \approx 935,73 \Omega$
- 7. Calcular ganancia:


$$A_{v} = \frac{V_{o}}{V_{i}} = \frac{V_{c}}{V_{b}} = \frac{I_{c}R_{c}}{I_{c}(r'_{e} + R_{E1})} = \frac{R_{c}}{r'_{e} + R_{E1}} \approx 4,561$$

8. Simulación

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

La tensión que debe llegar a esta etapa es V_{i2} =1V. De la simulación obtenemos los siguientes datos:




$$V_o = 4,25 V \Rightarrow \epsilon_{(\%)} = \frac{4,25 - 4,15}{4,15} \times 100 = +2,4 \%$$

$$A_v = -4,25 \Rightarrow \epsilon_{(\%)} = \frac{4,25-4,2}{4,2} \times 100 = +1,19\%$$

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229



Transistor Q1:

$$V_{CEQ} = 10,27 V$$

 $I_{EQ} = 5,518 \, mA$
 $P = 56,69 \, mW$

El dispositivo no requiere de disipador.

Pasos del diseño ETAPA 1-Amplificador Diferencial (JFETs):

Se usará en modo diferencial, donde la entrada no inversora se conecta a masa y se inyecta la señal por la entrada inversora.

Se supone que los transistores son iguales.

Por el *rechazo en modo común* la señal no deseada (ruido) que aparece comúnmente en ambas entradas de un amplificador diferencial se anula.

Configuración salida asimétrica – entrada asimétrica.

La ganancia en modo común disminuye drásticamente al polarizar con una fuente de corriente constante, ya que la resistencia de fuente es una resistencia de gran valor. En consecuencia aumenta CMRR y la impedancia de entrada en modo común (menos sensible al ruido). Además, una ventaja de polarizar con una fuente de corriente implica mayor estabilidad.

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

1. Condiciones fundamentales de la etapa:

$$A_v = -9.84 \approx -10$$
; debido a que por aproximaciones suele ser menor.

$$Z_o \leq Z_{i[etapa\ 3]} = 9,26 \, k\Omega \Rightarrow Z_o \leq 926 \, \Omega$$

2. Calculos para obtener ganancia de tensión y corriente requerida para evitar la distorsión:

$$A_{dm} = \frac{g_m R_d}{2} = \frac{I_{DSS}}{V_p} \left(1 - \frac{V_{GS}}{V_p} \right) R_d$$

$$I_{DSS} = 10 \, mA \wedge V_{GS[off]} = V_p = -1V$$

Con $R_D = 900 \, \Omega \Rightarrow R_d \approx 820,28 \, \Omega$

$$\operatorname{Con} R_D = 900 \,\Omega \Rightarrow R_d \approx 820,28 \,\Omega$$

$$I_{DQ} \ge I_{d\left[\max\right)} = \frac{V_{o\left[\max\right)}}{R_{D} \parallel R_{L}}; \, V_{o\left[\max\right)} \approx 1V$$

$$I_{DO} \ge 1,22 \, mA$$

$$A_{v} = \frac{g_{m}R_{D}}{2} \Rightarrow g_{m} = 2\frac{A_{v}}{R_{D}} \approx 22,22 \text{ mS}; g_{m} = 2\frac{I_{DSS}}{V_{D}} \left(1 - \frac{V_{GS}}{V_{D}}\right) \Rightarrow V_{GS} = -0,111;$$

$$I_D \approx I_{DSS} \left(1 - \frac{V_{GS}}{V_p} \right)^2 \approx 7.9 \, \text{mA}$$
; es mayor que la corriente de drenaje mínima.

3. Elección del transistor:

2N3819: https://pdf1.alldatasheet.es/datasheet-pdf/view/111087/VISHAY/2N3819.html

4. Calcular fuente de corriente para polarización:

$$R_E = \frac{V_{EE} - V_{BE}}{2I_{DO}} \approx 715,19 \,\Omega \rightarrow 680 \,\Omega$$

5. Calcular capacitores:

$$C_o \approx \frac{5}{\pi} f R_C \rightarrow 10 \mu F$$

6. Recalcular ganancia:


$$A_{v} = \frac{g_{m}R_{D}}{2} = \frac{I_{DSS}}{V_{p}} \left(1 - \frac{V_{GS}}{V_{p}}\right) R_{D} \approx 10$$

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

7. Simulación

La tensión que debe llegar a esta etapa es $V_{is} = 100 \, mV$. De la simulación obtenemos los siguientes datos:




$$V_o = 0.89 V \Rightarrow \epsilon_{(\%)} = \frac{0.89 - 1}{1} \times 100 = -11\%$$

Vemos que el valor de tensión de salida supera el 10% de error. Realizamos entonces una pequeña correcón en la fuente de corriente, la cuál está entregando un valor de corriente inferior a la requerida.

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229




$$V_o = 0.92 V \Rightarrow \epsilon_{(\%)} = \frac{0.92 - 1}{1} \times 100 = -8\%$$

$$A_v = -9.2 \Rightarrow \epsilon_{(\%)} = \frac{9.2 - 10}{10} \times 100 = -8\%$$

Es un valor más aceptable, por lo que se procede al ensamble del amplificador.

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229



<u>Transistor Q1:</u>

$$V_{DSQ} = 11,94 V$$

 $I_{DO} = 8,874 \, mA$

 $P=106 \, mW$

Transistor Q2:

$$V_{DSQ}$$
=2,19 V

$$I_{DQ} = 8,864 \, mA$$

 $P = 19,42 \, mW$

Transistor Q3:

$$V_{CE} = 821,9 \, mV$$

$$I_{DO} = 17,74 \, mA$$


$$P = 14,65 \, mW_{-}$$

Ningún dispositivo requiere de disipador.

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

Simulación del amplificador diseñado



Legenda:

$$V_{oL}=4,05\ V\Rightarrow \epsilon_{|\%|}=\frac{4,05-4,05}{4,05}\ x\ 100=0\ \% \ Amarrillo=\ Señal\ de\ salida\ en\ la\ carga$$


$$V_{o1}=950\ mV\Rightarrow \epsilon_{|\%|}=\frac{0,95-1}{1}\ x\ 100=-5\ \% \ Azul=\ Señal\ de\ salida\ de\ la\ primera\ etapa$$

$$V_{o2}=4,15\Rightarrow \epsilon_{|\%|}=\frac{4,15-3,97}{3,97}\ x\ 100=+4,53\ \% \ Rojo=\ Señal\ de\ salida\ de\ la\ segunda\ etapa$$

$$V_i=100\ mV\ ; f=1\ kHz\ Verde=\ Señal\ de\ salida\ de\ l\ instrumento\ /\ Señal\ de\ entrada\ al\ amplificador$$

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229



<u>Conclusión</u>: El amplificador diseñado cumple con el objetivo planteado en ganancia, y, por lo tanto, en potencia, ya que para la carga planteada se tiene la tensión objetivo.

Aclaración: Cabe destacar que debería modificarse el valor de RD o RC y colocar un potenciómetro en serie para el control de ganancia. Una propuesta es una resistencia RD de $100~\Omega$ y un potenciómetro logarítmico de $1~k\Omega$.


Además, los capacitores de 6 μF y 8 μF se aproximan a 10 μF y el de 440 μF se aproxima a 470 μF .

Análisis ancho de banda:

Recordamos que V_{oL} =4,05 V. Consideramos las frecuencias de corte como aquella en que la ganancia es el 70% de su valor nominal. Siendo que la señal de entrada es constante, la variable que varía es la señal de salida. Por lo tanto, las frecuencias de corte se encuentran a 70% de la señal de salida: V_{oL} =2,84 V.

Alumno: Magni Genre, Exequiel Juan


N.º Legajo: 46229



Frecuencia de corte inferior: $f_{inferior} = 92 \text{ Hz}$

Alumno: Magni Genre, Exequiel Juan


N.º Legajo: 46229



Frecuencia de corte superior: $f_{superior} = 1,14 \, MHz$

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229



<u>Conclusión</u>: Se debería corregir la frecuencia de corte inferior, ya que, a pesar de encontrarse en un valor cercano, es un valor por encima de la frecuencia mínima de la guitarra (82,4 Hz). A esta frecuencia, la ganancia es de A_{vinf} = 26,3 que representa el 65% de la ganancia nominal.

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

<u>Tabla de materiales y componentes (Amplificador):</u>

Componente		Cantidad	Costo
Resistencias	10 Ω 1/4W	1	\$2,5
	20 Ω 20W	1	\$569,70
	200 Ω 1/4W	1	\$2,5
	620 Ω 1/4W	1	\$2,5
	1k Ω 1/4W	1	\$2,5
	1k1 Ω 1/4W	1	\$2,5
	1k5 Ω 1/4W	1	\$2,5
	27k Ω 1/4W	2	\$5
	43k Ω 1/4W	1	\$2,5
	68k Ω 1/4W	1	\$2,5
Capacitores	10μF 16V	3	\$1123,89
	470μF 16V	1	\$374,63
Transistores	2N3819 (JFET)	2	\$2048
	BC548 (BJT-NPN)	2	\$623,9
	BUP41 (BJT-NPN)	2	$US\$6 \rightarrow ARS\$1014,9$
TOTAL		20	\$6218,02

Fuente regulada

Una fuente de alimentación regulada ideal es aquella que entrega una tensión continua constante Vo, independientemente de la corriente Io que circula por la carga, de la temperatura y de cualquier variación de la tensión de entrada a la misma. Esto es necesario para alimentar a nuestro amplificador, dado que si existe variación en la fuente +Vcc y -Vcc, se verá afectado el tratamiento de la señal por parte del amplificador. Es decir, existirá inestabilidad en el amplificador de audio, debido a la inestabilidad de la fuente, dando espacio a la posibilidad de distorisión y amplificación no lineal.


Podemos considerar que la tensión de entrada de la fuente regulada es provista por una fuente no regulada constituida por un transformador, un rectificador y un filtro. Este tipo de fuente posee mala regulación y cualquier variación de, por ejemplo la tensión de entrada, producirá variación de la tensión de salida, por lo que debe agregársele un dispositivo o circuito regulador.

La desventaja de un regulador paralelo es su bajo rendimiento, debido a las altas pérdidas de potencia en las resistencias serie y el transistor paralelo. Cuando el rendimiento no es importante

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

(típicamente para bajas corrientes de carga), se pueden utilizar los reguladores paralelo, ya que presentan la ventaja de su simplicidad. En contraste, un regulador serie tiene rendimientos entre el 50 y 70 %, lo que está bien para la mayoría de las aplicaciones en las que la potencia en la carga es menor a 10 W. Por este motivo, se prefiere utilizar un regulador serie básico (seguidor de Zener sin necesidad de proteger al regulador de una elevada corriente).



El elemento de control en serie actúa ajustando su caída de tensión interna Vc, de modo que la tensión de salida Vo se mantenga constante para las variaciones de la tensión de entrada y de la corriente de carga.

La máxima potencia disipada en el elemento de paso está dada por:

PD máx =
$$(Vi máx - V0 mín) \cdot I0 máx$$

Procedimiento de diseño:

La corriente total que consume el amplificador es la suma de corriente de las etapas, por lo tanto, se tiene que:

 $I_0 = 8,489 \, \text{mA} + 8,482 \, \text{mA} + 349,6 \, \mu \, A + 4,839 \, \text{mA} + 302 \, \mu \, A + 6,9 \, \text{mA} + 696,9 \, \text{mA} \approx 0,726 \, A$

Los pasos del diseño empiezan desde la carga hacia el principio.

Resistencia de carga:

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

$$R_L = \frac{V_o}{I_o} = \frac{24 V}{0,726 A} \approx 33,06 \Omega$$

Como es una fuente simétrica, cada etapa rectificadora "ve" la mitad de la carga, pero entregará la mitad de corriente por lo que mantiene su valor de carga: $R_{L|amplificador|} \approx 33,06 \,\Omega$.

Regulador:

Una vez establecida la carga, conocemos la potencia necesaria de los transistores a utilizar en los reguladores. Cada regulador tendrá una potencia $P_{\min} = V_{CEQ[sat]} \cdot I_{CQ}$, donde $V_{CEO(sat)} = V_{CB} + V_{BE}$. Para garantizar que la juntura colector-base quede polarizada en inverso $V_{CB} = 1 V \wedge V_{BE} = 0.7 V$.

La tensión de entrada mínima al respectivo regulador (positivo o negativo) debe ser $\pm V_{i|min} = \pm (1,7V + 12V) = \pm 13,7V$; que es la tensión de salida del filtro.

Para determinar el valor de entrada máximo, debemos establecer de antemano el valor porcentual de ripple. En este caso, tomaremos un nivel de ripple del 3% (de esta manera los transistores no tendrán que disipar un valor grande potencia máxima), por lo tanto, si $V_{i|min} = 0.97 V_{i|DC} y V_{i|max} = 1.03 V_{i|DC}$; entonces:

$$V_{i(DC)} \approx 14,12 V \Rightarrow V_{i(max)} \approx 14,55 V$$

 $V_{i|DC|} \approx 14,12 V \Rightarrow V_{i|max|} \approx 14,55 V$ Por lo tanto, $V_{CEQ|max|} = V_i - Vout = 14,55 V - 12 V = 2,55 V y P_{max} = 2,55 V \cdot 0,363 A \approx 0,93 W.$ El factor de rizado será:

$$FR_{\%} = \frac{14,55 V - 13,7 V}{14,12 V} \times 100 \approx 6\%$$

La tensión del Zener:

$$V_Z = V_{out} + V_{BE} = 12,7 V \rightarrow 13 V$$

➤ Determinar transistores y diodo Zener:

La corriente máxima que circula por los transistores es $I_c = 0.363 A$ y la tensión máxima V_{CE} =2,55 V, con potencia máxima P_{max} =0,93 W. Por lo tanto, el transistor que podemos utilizar es un BD131 https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.php?doc=bd131.pdf&dire="philips">https://alltransistors.com/es/adv/pdfview.philips</adv/pdfview.philips</adv/pdfview.philips</adv/pdfview.philips</adv/pdfview.philips</adv/pdfview.philips</adv/pdfview.philips</adv/pdfview.philips</adv/pdfview.philips</adv/pdfview.philips</adv/pdfview.philips</adv/pdfview.philips</adv/pdfview.philips</ regulador positivo) y BD132 https://alltransistors.com/es/adv/pdfview.php? doc=bd132.pdf&dire= philips. Ninguno requiere de disipador. Lo negativo es que su beta mínimo es 40, por lo que la corriente del Zener será:

$$I_{Z(max)} = \frac{1}{\beta + 1} \cdot \frac{I_{L(max)}(V_{i(max)} - V_{z}) - I_{L(min)}(V_{i(min)} - V_{z})}{V_{i(min)} - 0.97 V_{z} - 0.03 V_{i(max)}} \approx 11,52 \, mA$$

$$P_{z} = 149,76 \, mW$$

Si se quisiera reducir esta potencia, podría agregarse un transistor en arreglo Par Darlington para obtener un beta mayor, así la Iz será menor y por lo tanto, lo será la potencia Pz.


> Resistencia RS:

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

$$R_{S} = \frac{V_{i[max]} - V_{Z}}{I_{Z[max]} + \frac{I_{L[min]}}{\beta + 1}} \approx 76 \,\Omega \rightarrow 75 \,\Omega$$

Verificación en simulación:




Como se puede observar, a la izquierda se encuentra el diseño finalizado y a la derecha se encuentra el diseño con dispositivos NPN y PNP genércios. Lo interesante a la hora de simular, es que ambos circuitos arrojan resultados diferentes. Esto puede ser debido a cómo estén modelado los componentes en el software de simulación.

Para solucionar este problema, se podría bien aumentar el valor de entrada, o incluir un potenciómetro en lo que corresponde a las resistencias Rs de cada regulador para poder hacer ajustes si el circuito se llevase a la práctica.

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229



El valor de Rs ajustado por software es 25 Ω .

- Diseño etapas de filtrado y rectificación:
 - Cálculo de RL:

Debemos considerar que el valor de RL que ve el filtro no es solo el amplificador, sino también el regulador. La corriente sigue siendo 0,762 A pero la tensión es 27,4 V:

$$R_L = \frac{27.4 \text{ V}}{0.762 \text{ A}} \approx 35,96 \Omega$$


- Se adopta la resistencia Rs de la fuente no regulada, el criterio es $0.01 R_L \le R_S \le 0.1 R_L$, esto es así porque no se conoce de forma precisa su valor dado que dicha resistencia incluye la resistencia del arrollamiento secundario del transformador y la resistencia que presentan los diodos cuando conducen.
 - → Si Rs = 0.01RL mejora la regulación, pero hace que la corriente de pico no repetitiva (IPNR) sea grande.
 - \rightarrow Si Rs = 0.1RL, la regulación no es tan buena en comparación al caso anterior, pero sigue siendo aceptable y además hace que la corriente de pico no repetitiva no sea muy alta.

Se propone entonces: $R_S = 0.06 R_L \Rightarrow \frac{R_S}{R_L} \times 100 \approx 6\%$

 \triangleright Se ingresa en la primera de las curvas de Schade los datos determinados y se obtiene el parámetro ωCRL , con lo cual se despeja el valor de capacitancia necesario para cumplir con la especificación de ripple

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229




$$\omega CR_L \approx 22 \Rightarrow C \approx \frac{22}{\omega R_L}, f = 50 \text{ Hz} \Rightarrow 1,95 \text{ mF} \rightarrow para que \frac{V_{ripple}}{V_{med}} [\%] \leq 3 \% \Rightarrow C \geq 1950 \text{ } \mu\text{F} \rightarrow C = 2200 \text{ } \mu\text{F}$$

$$\omega CR_L \approx 24,85$$

En la siguiente curva se obtiene la razón de conversión entre la tensión de pico y la componente de continua que se logra

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229



$$\frac{V_{med}}{V_p}[\%] \approx 82 \Rightarrow V_{med} \approx 0.82 V_p \land V_p \approx \frac{V_o}{0.82} = \frac{13.7}{0.82} V \approx 16.71 V$$
, tensión pico o de cresta que debería entregar el secundario del transformador en condición de vacío.

> Cálculo tensión eficaz en el secundario del transformador:


$$V_{2^{\circ}_{RMS}} \approx \frac{V_p}{\sqrt{2}} \approx 11,82 \, V \rightarrow 12 \, V$$

Transformador de 220:12

De la siguiente gráfica se obtiene la razón porcentual entre la corriente eficaz y la corriente media por cada diodo, con el agregado de un coeficiente n que depende del tipo de rectificación empleada, siendo n = 1 para media onda y n = 2 para onda completa (nuestro caso):

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229



Datos:
$$\frac{R_s}{2R_L}$$
 [%]=3% ∧ 2ω CR_L =49,7≈50


$$\frac{I_{rms}}{I_{med}} \approx 2.6 \Rightarrow I_{rms} \approx 2.6 I_o \approx 1.981 \, mA$$

Es la corriente que circula por el devanado secundario del transformador, por lo tanto, el transformador debería soportar una corriente eficaz mayor a $1,98\,A$ por el secundario, en cuyo caso se puede elegir un transformador de $3\,A$

> Se obtiene la corriente de pico repetitiva (corriente periódica pulsante), que en general es mucho más alta que la corriente eficaz:

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229



Y la corriente de pico no repetitiva:

$$I_{pNR} = \frac{V_p}{R_S} = \frac{16,71 \, V}{0,06 \cdot 35,96} \approx 7,74 \, A$$

los diodos presentes en el rectificador deben ser capaces de soportar una corriente transitoria de 6,08 A (al menos teóricamente)

 \triangleright Considerando la pérdida de tensión en los diodos del puente rectificador (2 × 0,7 $V \approx 1,4$ V) se tiene que la tensión pico del secundario:

$$V_{2^{\circ}p} = V_p + 2[0,7V] \approx 18,11 \Rightarrow V_{2^{\circ}_{RMS}} \approx 12,8V_{RMS} \rightarrow 12$$

Relación de espiras del transformador y potencia que debe suministrar:

$$N = \frac{V_1}{V_2} = \frac{220}{12} = 18,33 \Rightarrow N_1 = 18,33 N_2$$
$$P_2 = V_2 I_2 = 12 V \cdot 5,49 A = 65,88 W$$

Finalmente, la fuente debe ser simétrica por lo que el transformador deberá tener un punto medio con transformación 220:12 con respecto al punto medio.

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

> Se procede a la simulación de la fuente de corriente continua: RL1 POT_RS2 D4

Alumno: Magni Genre, Exequiel Juan

N.º Legajo: 46229

Tabla de materiales y componentes (Fuente regulada):

Componente		Cantidad	Costo
Resistencias	10 Ω 1/4W	2	\$5
Potenciómetros / preset	100 Ω W	2	\$1760
Capacitores	2200μF 16V	2	\$722
Diodos Zener	1N4743A	2	\$700
Transistores	BD132 (BJT-PNP)	1	\$360
	BD131 (BJT-NPN)	1	\$235
TOTAL		<mark>10</mark>	\$3782