
Computer Organization

Architecture diagrams:



這次的Single_Simple_CPU我是參照上圖接線,紅字紅線為wire name和線路結構,紫線則是Control的selector。

Hardware module analysis:

Adder:如左圖,就是很簡單的把input的src1和src2相加。

```
19  input [32-1:0] src1_i;
20  input [32-1:0] src2_i;
21  output [32-1:0] sum_o;
22
23  //Internal Signals
24  wire [32-1:0] sum_o;
25
26  //Parameter
27  assign sum_o = src1_i + src2_i;
28  //Main function
```

ALU:參照上次Lab1的講義,將input的ctrl_i 當作是ALU_operation,由上而下是add, or, add, sub, nor, slt,default則將 result值直接設為0,但執 行後發現有無default這行 範測的執行結果不會 變,最後zero的判斷則以 輸出result是否為0做依 據。

```
[32-1:0] src1_i;
[32-1:0] src2_i;
               [4-1:0]
                           ctrl_i
24
25
     output [32-1:0]
                           result o
                           zero_o;
     //Internal signals
reg [32-1:0] r
                          result_o
     wire
                           zero o
      assign zero_o =
                         (result_o == 0);
                (ctrl_i
                                           src1_i & src2_i;
src1_i | src2_i;
src1_i + src2_i;
               4'b0000
                            result_o
                            result_o
               4'b0001
               4'b0010
                            result_o
                            result_o
                                           src1_i
                                                      src2_i;
                                             (src1_i | src2_i)
                            result_o
               4'b0111
                            result_o
                                            (src1_i <
                                                       src2_i);
               default:
                            result_o
```

ALU_Ctrl:參照教授 給的CO Lab 2的講義, 需進行的指令有除了 Rformat指令之外的addi, slti, beq,一開始不太清 楚ALUOp_i的3個bits要 怎麼樣才可執行這額外 三個指令,最後是自己 設計四個值分別為R-type, addi, slti, beg做執行。

```
[6-1:0] funct_i;
                 [3-1:0] ALUOp_i;
                 [4-1:0] ALUCtrl_o;
//Internal Signals
reg [4-1:0] ALUCtrl_o;
  case(ALUOp_i)
     3'b000
                          funct i)
                                                 ALUCtrl_o <= 4'b0010; //
ALUCtrl_o <= 4'b0110; //
                               6'b100000:
                               6'b100010
                                                 ALUCtrl_o ·
ALUCtrl_o ·
ALUCtrl_o ·
                                                                     4'b0000; // and
                               6'b100100:
                                                                     4'b0001;
                               6'b100101:
                               6'b101010:
                                                                    4'b0111; // slt
            3'b010 : ALUCtrl_o <= 4'b0010; // addi
3'b011 : ALUCtrl_o <= 4'b0111; // slti
3'b100 : ALUCtrl_o <= 4'b0110; // beq
```

MUX_2to1:如左圖, selector為0就輸出data1, 為1就輸出data2。

Decoder: 參照講義ch4 page.32,分成R-type, I-type, beq,再參照Architecture Diagram的圖,將各個指令 的各個Control Signal賦值。 R-type和I-type不同處就在寫 入哪個register(rt or rd), beq 則是記得在Branch填入1。

```
37
        //Parameter
        always @(*) beg__
case(instr_op_i)
38
39
                      6'b000000 : begin // R-type
RegDst_o <= 1;
ALUSrc_o <= 0;
41
42
                             Branch_o <= 0;
RegWrite_o <= 1;
                             ALU_op_o <= 3'b000;
47
                      6'b001000 : begin // addi
RegDst_o <= 0;
ALUSrc_o <= 1;
                             Branch_o <= 0:
51
                             RegWrite_o <= 1;
ALU_op_o <= 3'b010;
54
                      6'b001010 : begin // slti
RegDst_o <= 0;
ALUSrc_o <= 1;
Branch_o <= 0;
56
58
                             RegWrite_o <= 1;
ALU_op_o <= 3'b011;
60
62
63
                      6'b000100 : begin // beq
RegDst_o <= 1;
ALUSrc_o <= 0;
Branch_o <= 1;
64
67
                             RegWrite_o <= 0;</pre>
69
                             ALU op o <= 3'b100;
70
71
72
```

Shift_Left_Two_32:就 是input左移2bits後輸出。

```
13  //I/O ports
14  input [32-1:0] data_i;
15  output [32-1:0] data_o;
16
17  //shift left 2
18  assign data_o = (data_i << 2);</pre>
```

Sign_Extend:如下圖,這個寫法是參照網路上的寫法,因為覺得自己本來寫得好醜又看到別人有別的寫法就改了,也確認過範測輸出都一樣,就是將第16bit延伸至32bit。

```
//Sign extended
always@(data_i)
data_o = { {16{data_i[15]} } , data_i};
// data_o = {data_i[15], data_i[15], data_i[15],
```

Finished part:

看到有人發問這段該寫什麼,而助教回答就寫我完成了什麼指令就好,所以我決定把top modulo丟在這。

https://github.com/Exfruit/verilog/blob/ 610d37f7e126a4e0b6239024116f6dc0f999727b/Lab 2/code/ Simple Single CPU.v

總之就是照著Architecture Diagram的圖做接線。

Problems you met and solutions:

在top modulo 的線一直接錯,解決方法是把圖畫好再去 洗個臉讓眼睛看清楚一點;還有就是ALU_op有3個bits一直 讓我想不通,因為在講義上都只找到2bits的說明,結果原 來是要自己做設計。

Summary:

這次的作業比起上次的ALU我覺得要簡單許多,最麻煩的地方應該是在ALU_op設計I-type和beq,還有最後top modulo的接線,因為接錯線還找了一段時間才知道錯在哪,而設wire時也是耗費一段時間,因為線路實在太多看了眼睛都痛了,我覺得在接線時一定要把像上面的Architecture Diagram的圖畫清楚,那條線要接哪,還有wire name不要搞錯,除了這些問題外這次作業並沒有什麼太大的問題,而在寫這次作業的過程中我也更了解Control是如何運作,以及Decoder的MUX的實作,在上課時聽不太懂的地方經過這次實作有了更深的了解。