Guía de uso de Lattice Radiant Software

Electrónica 3

 $2019\text{-}\mathrm{Octubre}$

Contents

1	Descarga e instalación	2
	1.1 Elección del sistema operativo	2
	1.2 Ejemplo de selección: caso Windows	2
	1.3 Sign in request	2
	1.4 Registration	3
	1.5 Descarga	
	1.6 Instalación	
	1.6.1 Ejecutar el archivo .exe	
	1.6.2 Capturas de instalación	
	1.7 Licencia	11
2	Creación de un proyecto	12
	2.1 Módulos de Verilog	13
	2.2 Clocks y timing constraints	
3	Simulación	14
4	Asignación de pins	15
5	Compilación, síntesis y programador	17

1 Descarga e instalación

El software utilizado para programar la FPGA provista por la cátedra es 'Lattice Radiant Software'. El mismo puede descargarse tanto para Linux como para Windows del siguiente link: https://tinyurl.com/y46mth4j

1.1 Elección del sistema operativo



Figure 1: Guía de descarga: Paso 1

1.2 Ejemplo de selección: caso Windows



Figure 2: Guía de descarga: Paso 2

1.3 Sign in request

Después de haber seleccionado Lattice Radiant Software, nos lleva una página donde para poder entrar tenemos que estar registrados.



Figure 3: Guía de descarga: Paso 3

Para poder seguir, procedemos a registrarnos

1.4 Registration

A continuación dejamos una captura de cómo hay que rellenar ciertos campos específicos. Sugerimos utilizar el mail del itba a la hora de registrarse.



Figure 4: Guía de descarga: Paso 4

1.5 Descarga

Ahora que tenemos una cuenta, volvemos a la página de lattice para proceder con la descarga. En esa página, aceptamos términos y condiciones, y a continuación clickeamos en Download.

Before downloading the file Radiant 1.1 64-bit for Windows, please read and agree to the following Software License Agreement:




Figure 5: Guía de descarga: Paso 5

1.6 Instalación

1.6.1 Ejecutar el archivo .exe

Descomprimimos el archivo descargado y ejecutamos el archivo .exe que se encuentra dentro de la carpeta



Figure 6: Archivo a descomprimir

1.6.2 Capturas de instalación




Figure 7: Instalación: captura 1




Figure 8: Instalación: captura 2




Figure 9: Instalación: captura 3




Figure 10: Instalación: captura 4




Figure 11: Instalación: captura 5



Figure 12: Instalación: captura 6



Figure 13: Instalación: captura 7



Figure 14: Instalación: captura 8

1.7 Licencia

Para tener una licencia, hay que generar una solicitud en https://www.latticesemi.com/Support/Licensing. En esa página, vamos la parte de Lattice Radiant Software y clickeamos en Request a Free License.

Lattice Radiant Software



Lattice Radiant Software Free License

To request a license you will need the following:

Physical MAC address (12-digit hexadecimal value)

Request a Free License

Figure 15: Guía de descarga: Paso 6

El proceso puede demorar 1 día así que hay que procurar no hacerlo a último momento.

2 Creación de un proyecto

Para crear un nuevo proyecto se debe abrir el programa recientemente instalado y elegir 'New Project'.




Figure 16: Opción para crear un nuevo proyecto

Luego de hacer click en New Project y en el botón de next, se debe elegir el nombre del proyecto y en que carpeta se desea guardar. Dejar el nombre bajo el campo de "Implementation" en su valor default y hacer click en next nuevamente. En la siguiente ventana se puede elegir agregar archivos al nuevo proyecto. En este paso se puede elegir agregar cualquier archivo de Verilog ya existente que sea necesario para el proyecto.



Figure 17: Ventana para agregar archivos ya existentes

Tildar las opciones como se indica en la figura anterior y hacer click en Next. En la siguiente ventana se indica el dispositivo a utilizar, completar las opciones igual que como se muestra en la siguiente figura:




Figure 18: Prestar especial antencion a que el campo de 'Package' y 'Part Number' coincidan con el de la imagen

Clickear Next nuevamente, elegir la opción 'Lattice LSE' en la siguiente ventana, elegir next una vez mas y luego Finish.

2.1 Módulos de Verilog

Se pueden crear/agregar archivos de Verilog al proyecto seleccionando 'File' arriba a la izquierda y luego 'New' para crear un archivo o 'Add' para agregar uno ya existente.

Los archivos de Verilog del proyecto se pueden ver dentro de la carpeta llamada 'Input files'




Figure 19: Ubicación de los proyectos de Verilog

2.2 Clocks y timing constraints

La FPGA utilizada tiene asociado un clock de 12MHz al pin 35 de la misma. Si se desea instanciar un clock de una frecuencia distinta se puede utilizar un modulo de Verilog que funcione para generar clocks mas lentos a partir del de 12MHz o también es posible utilizar primitivas del Radiant. La FPGA utilizada tiene un oscilador interno de 48MHz el cual puede ser utilizado como clock de 6MHZ, 12MHz, 24MHz o 48MHz mediante la primitiva llamada 'HSOSC'.

```
HSOSC inst2(
    .CLKHFPU(1'b1),
    .CLKHFEN(1'b1),
    .CLKHF(clk)
    );
defparam inst2.CLKHF_DIV = "0b00";
```

Figure 20: Código de ejemplo de como utilizar la primitiva que utiliza el oscilador interno de 48MHz

El código anterior debe escribirse en el modulo en el que se define el wire 'clk' que se pasa como parámetro al puerto CLKHF. El parámetro CLKHFDIV que se define luego de instanciar la primitiva, es el que define la frecuencia del clock a utilizar. Las cuatro opciones para dicho parámetro son:

- CLKHFDIV = "0b00" (Clock de 48MHz)
- CLKHFDIV = "0b01" (Clock de 24MHz)
- CLKHFDIV = "0b10" (Clock de 12MHz)
- CLKHFDIV = "0b11" (Clock de 6MHz)

Es necesario informarle al sintetizador la frecuencia del clock a utilizar, para ello se debe utilizar el 'Timing Constraint Editor'.



Figure 21: Ubicación del 'Timing constraint editor'

Una vez en la ventana del editor se debe seleccionar la señal utilizada como clock y elegir la frecuencia deseada para el mismo.




Figure 22: Ejemplo en el que se utiliza un clock de 12MHz en la señal 'clk'

Es recomendable utilizar directamente el clock de 12MHz asignado al pin 35 de la FPGA.

3 Simulación

Para realizar la simulacion del proyecto se debe verificar que todos los archivos de Verilog esten incluidos para la simulacion.




Figure 23: Como incluir un archivo a la simulacion

Luego se debe abrir el 'Simulation Wizard' en la parte superior del Radiant



Figure 24: Ubicación del simulation wizard

y crear un proyecto de simulacion.





Figure 25: Elegir en donde guardar los archivos de simulacion y elegir las opciones como se muestra en la imagen Seleccionar Next hasta llegar a la siguiente ventana y asegurarse que todas las opciones esten elegidas:



4 Asignación de pins

Para asignar que pin de la FPGA corresponde a que entrada y salida del modulo de Verilog, se debe ir al 'Device Constraint Editor'.




Figure 26: Ubicación del Device Constraint Editor en el Radiant

Una vez abierto el Device Constraint Editor se vera algo similar a lo observado en la siguiente figura:




Figure 27: Vista de las señales de Verilog y sus pins correspondientes

En esta ventana se puede cambiar que pin corresponde a una señal del modulo de Verilog mas alto en la jerarquía.Para realizar cambios solo hace falta hacer click en el campo de 'pin' correspondiente a una señal dada y cambiar el valor numérico.Antes del nombre de cada señal hay una flecha con una dirección y color determinado que indica si la señal es de input o de output.


Hay que tener especial cuidado de asignar pins validos para las señales (utilizar los pins I/O). A continuación se presentan algunas tablas con la función de algunos pins de la FPGA que utiliza la cátedra (ICE40-UP5K).

	Side Pins	
Board Pin #	FPGA Pin #	Signal Name
1	20	IOB 25B G3
2	21	IOB 23B
3	23	IOT 37A
4	25	IOT 36B
5	26	IOT 39A
6	27	IOT 38B
7	31	IOT 42B
8	32	IOT 43A
9	34	IOT 44B
10	36	IOT 48B
11	37	IOT 45A G1
12	-	GND
13	2	IOB 6A
14	6	IOB 13B
15	9	IOB 16A
16	10	IOB 18A
17	11	IOB 20A
18	12	IOB 22A
19	13	IOB 24A
20	18	IOB 31B
21	19	IOB 29B
22	-	3.3V
23	-	GND
24	-	RAW VCC

Front Pins					
Board Pin #	FPGA Pin#	Signal Name			
1	4	IOB 8A			
2	3	IOB 9B			
3	47	IOB 2A			
4	44	IOB 3B G6			
5	•	GND			
6	•	3.3V			
7	48	IOB 4A			
8	45	IOB 5B			
9	38	IOT 50B			
10	42	IOT 51A			
11	-	GND			
12	-	3.3V			

5 Compilación, síntesis y programador

Para cargar el programa en Verilog a la FPGA se deben seguir los pasos de síntesis, mappeo, routeo y exportación que aparecen arriba de la ventana de archivos.



Se puede realizar cada uno de dichos pasos uno por vez o se puede elegir realizar todos clickeando el símbolo

verde de play a la izquierda. Ya en el proceso de síntesis el compilador detectara posibles errores de sintaxis en el código de Verilog así como también los warnings.

Si se desea ver en detalle los resultados de cada paso se puede ir a 'view' en la parte de arriba y luego seleccionar reports.




Figure 28: Ventana con los reportes con cada uno de los pasos efectuados

Una vez que se consiguieron exitosamente los archivos de salida solo queda cargar los mismos a la FPGA.Para este paso se requiere primero conectar la FPGA a la computadora mediante un cable USB a Micro USB.Luego de conectar la FPGA se debe abrir el programmer el cual esta ubicado en la parte superior derecha del lattice como se indica en la siguiente figura.



Figure 29: Ubicación del programmer

Al abrir el programmer con la FPGA ya conectada debería verse algo similar a la siguiente figura:






Figure 30: Ventana luego de abrir el programmer

Como se puede ver en la figura anterior debería aparecer listada la FPGA que se conecto a la PC. Se puede seleccionar la opción 'Detect Cable' a la derecha para verificar que la computadora reconoció exitosamente la FPGA. Si se tiene problemas con este paso se puede intentar esperar un poco y luego volver a intentar con 'Detect Cable', si esto no funciona se puede probar conectando la FPGA a otro puerto USB de la PC.Por si acaso siempre es mejor conectar y desconectar la FPGA con el programador cerrado y luego volver a abrirlo.

Ahora solo quedo configurar la FPGA. Para eso se debe seleccionar el dispositivo, luego edit y de ahí
 Device Properties.



Configurar la ventana igual que como se muestra en la siguiente figura:



Para el programming file elegir el archivo con la extension '.bin' resultante de la exportación que se realizo antes de abrir el programmer. Finalmente solo queda subir el .bin a la FPGA seleccionando la opción 'Program Device' que aparece en la barra de arriba.

