

INSTITUTO TECNOLÓGICO DE BUENOS AIRES

22.05 ANÁLISIS DE SEÑALES Y SISTEMAS DIGITALES

TRABAJO PRÁCTICO DE LABORATORIO N°1

TP1

Grupo 2:

Matías LARROQUE
Leg. 56597

Tomás Agustín GONZÁLEZ ORLANDO
Leg. 57090

Lucero Guadalupe FERNANDEZ
Leg. 57485

Manuel MOLLÓN
Leg. 58023

Ezequiel VIJANDE
Leg. 58057

Profesor:

Daniel JACOBY
Carlos BELAUSTEGUI GOITIA
Rodrigo Iñaki IRIBARREN

Entregado: 5 de Abril de 2019

1 Oscilador para Señales de Control

En el proyecto se utiliza tanto una llave analógica como un circuito de “sample & hold” para lograr distintos muestreos de una señal analógica. Para utilizar estos dispositivos de muestreo es necesario una señal de onda cuadrada que funcione como control para cada uno de ellos. Por ende, se decidió realizar un oscilador sea capaz de generar las señales de control mencionadas. A continuación se detallarán los requisitos y los razonamientos que se tuvieron en cuenta para el diseño del oscilador, se describirán los detalles del circuito implementado y además se presentarán mediciones que verifiquen el funcionamiento del mismo.

1.1 Requisitos de la Señal de Control

Las señales de control deben ser dos, una para el S/H (“sample & hold”) y otra para la llave analógica, sin embargo dependiendo de los modelos de S/H y llave analógica utilizados puede darse que la señal de control sea la misma en ambos dispositivos. Lo que se puede asegurar es que la señal de control debe ser una señal de tensión cuadrada, ya que cada semiciclo de esta determinará si se “samplea” o se “holdea” (o en el caso del S/H), o si se abre o se cierra la llave. Dicho esto, existen tres características que definirán la señal de control:

Duty Cycle - Frecuencia - Vhigh/Vlow

Estos tres parámetros dependen de la manera en la cual se desea muestrear, sobre todo el “duty cycle” y la frecuencia¹, mientras que el valor de tensión máxima y mínima de la señal cuadrada se vincula “fuertemente” con los valores de tensión que acepta e interpreta el dispositivo de muestreo (S/H o llave analógica).

Habiendo mencionado los factores que influyen en el diseño, se propondrá realizar un circuito oscilador que pueda ser utilizado para muestrear un amplio rango de señales y con distintos modelos de S/Hs y llaves analógicas. Para esto, el circuito deberá cumplir con las siguientes especificaciones:

.Duty Cycle variable entre 5% y 95%

.Frecuencia de oscilación variable entre 2 KHz y 300 KHz

.Vhigh 15 Volt, 5 Volts o 0 Volts.

.Vlow 0 Volts, -5Volts, -15Volts.

Con respecto a la frecuencia y al duty cycle, es importante que las variaciones de sean independientes entre sí. En cuanto a los valores de Vhigh/Vlow, es conveniente que estos dependan de la alimentación del circuito.

1.2 Diseño del Circuito Oscilador

1.2.1 LM555 Astable

Para realizar un oscilador, se decidió utilizar un “LM555” el cual es un circuito integrado que permite realizar configuraciones de multivibradores astables lo cual es sumamente útil para el caso de diseño.

Para describir este circuito integrado, a continuación se presenta una diagrama del mismo con sus componentes internos:

¹La forma en que la frecuencia y el duty cycle afectan el muestreo se puede ver en la sección ASD123ASD123




Figure 1: LM555 - Diagrama

Según el diagrama expuesto, en el LM555 existen dos comparadores que utilizan como tensión de referencia $\frac{1}{3}V_{cc}$ y $\frac{2}{3}V_{cc}$ y setean la salida en “High” o “Low” según las tensiones del pin de “umbral”(Thr) o “disparo” (Trig).

Además, existe un transistor que “pone a tierra” el pin de descarga (Dis) cuando la salida esta en “High”, mientras que deja este pin a “open colector” cuando la salida esta en “Low”.

Para lograr una configuración astable con este integrado, se utiliza un mecanismo de carga y de descarga de capacitor, siendo la carga entre $\frac{1}{3}V_{cc}$ y $\frac{2}{3}V_{cc}$ mediante el pin de umbral y la descarga entre $\frac{2}{3}V_{cc}$ y $\frac{1}{3}V_{cc}$ mediante el pin “Dis”.

Por ejemplo, se puede realizar la siguiente configuración:




Figure 2: LM555 - Configuración Astable

En esta configuración, en la carga del capacitor “C2” se ven involucradas las resistencia “R2” y “R5” mientras que la desarga se produce mediante las resistencias “R1” y “R5”. Dado que la carga y descarga del capacitor se puede describir mediante las siguientes ecuaciones:

$$V_{capacitor} = V_{cc}(1 - e^{-\frac{t}{RC}}) \text{ para la carga}$$

$$V_{capacitor} = V_{cc}e^{-\frac{t}{RC}} \text{ para la descarga}$$

Entonces, se puede calcular período de la señal resultante de la siguiente manera:

Durante la carga:

$$V_{capacitor} = \frac{2}{3}V_{cc} \iff e^{-\frac{t}{RC}} = \frac{1}{3} \iff t = \ln(3).R.C$$

$$V_{capacitor} = \frac{1}{3}V_{cc} \iff t = \ln(\frac{3}{2}).R.C$$

$$\Rightarrow t_{ON} = [\ln(3) - \ln(\frac{3}{2})].R.C = \ln(2).R_{carga}.C$$

Durante la descarga:

$$V_{capacitor} = \frac{1}{3}V_{cc} \iff t = \ln(3)RC$$

$$V_{capacitor} = \frac{2}{3}V_{cc} \iff t = \ln(\frac{3}{2})RC$$

$$\Rightarrow t_{OFF} = [\ln(3) - \ln(\frac{3}{2})]RC = \ln(2)R_{descarga}C$$

Luego:

$$\Rightarrow T = t_{OFF} + t_{ON} = \ln(2).(R_{carga} + R_{descarga}).C$$

En cuanto al Duty Cycle:

$$DC = \frac{t_{ON}}{t_{ON}+t_{OFF}}$$

Finalmente, de las expresiones se puede notar que tanto el período (o la frecuencia) como el duty cycle de la señal pueden ser controlados al variar los valores de las resistencias de carga y de descarga. Sin embargo, para que la variación de frecuencia y duty cycle se realice de manera independiente, la variación de la resistencia de carga debe ser inversa a la variación de la resistencia de descarga lo cual es algo que presenta una cierta dificultad para implementar con esta configuración.

1.2.2 Solución de Diseño

Para realizar un oscilador que permite variar el duty cycle y la frecuencia completamente de forma independiente, se propuso como solución realizar dos circuitos. Uno de estos circuitos será el encargado de generar una señal de frecuencia variable mientras que el otro circuito se encargará de modificar el duty cycle a una señal.

Primero, se procederá a explicar como se puede generar una señal cuadrada con duty cycle variable. Esto se puede realizar mediante un comparador que contraste una tensión de referencia con una señal que varíe en el tiempo, es decir que la tensión de la señal variante oscile alrededor de la tensión de referencia, de manera que el comparador genere un nivel alto o bajo a la salida según la señal sea mayor o menor a la tensión de referencia. La idea de este circuito es lograr que el duty cycle de la señal de salida no cambie ante variaciones de la frecuencia de la señal oscilante, si no que varíe solo al cambiar la tensión de referencia. Por ende, para que el duty cycle sea constante ante variaciones de frecuencia de la señal mencionada, esta última debe variar de manera lineal en el tiempo y ser periódica. Un ejemplo de este tipo de señales es un diente de sierra.

Entonces, el circuito propuesto para variar duty cycle independientemente de la frecuencia es el siguiente:




Figure 3: Circuito que Varía Duty Cycle

Notesé que la señal de salida será de una frecuencia igual a la señal de entrada que varía linealmente, mientras que el duty cycle dependerá de la tensión de referencia dada por el divisor resistivo.

En segundo lugar, se debe implementar un circuito que genere una señal de frecuencia variable que será la señal de entrada al circuito que varía el duty cycle mencionado anteriormente. Como ya se visto, la señal de frecuencia variable debe variar linealmente en el tiempo. Entonces solo hace falta implementar un circuito que genere un diente de sierra.

Para esto último es de utilidad el LM555 presentado con anterioridad, pero forzando que la señal de carga del capacitor sea de manera lineal, es decir que la derivada de la tensión del capacitor sea una constante.

Dado que la expresión de la derivada de la tensión del capacitor es $\frac{dV_{cap}}{dt} = \frac{I_{cap}}{C}$, se puede lograr esta carga de manera lineal siempre que la corriente que circula al cargarse el capacitor sea constante.

A partir de estas consideraciones se propuso el siguiente circuito:




Figure 4: Circuito que genera Diente de Sierra de Frecuencia Variable

Como se puede notar, el circuito cuenta con un transistor PNP configurado como una fuente de corriente, la cual brinda la corriente constante al capacitor para que se produzca la carga lineal de tensión deseada. Esta parte del circuito se encuentra funcionando durante la carga del capacitor hasta que la misma activa el comparador interno del LM555 y este último provoca la descarga a tierra del capacitor. Notese que en la descarga se involucra una resistencia entre el pin “Discharge” y el capacitor. Si no estuviera esta resistencia, el capacitor se colocaría a tierra solamente mediante el transistor interno del “555” lo cual provocaría una derivada negativa en la tensión extremadamente elevada en módulo(es deseable para la generar la forma de onda de diente de sierra) pero a la vez se produciría un pico de corriente capaz de destruir los componentes del circuito. Entonces, es razonable la incorporación de una resistencia de descarga que limite la corriente de descarga pero que a su vez permita generar disminución de tensión

en el capacitor en un lapso de tiempo lo suficientemente “pequeño” de manera que la señal que resulte se aproxime a un diente de sierra.

Finalmente, se pueden unir los dos circuitos presentados y así obtener una señal cuadrada con frecuencia y duty cycle variable de manera independiente. A continuación se presentan las ecuaciones relevantes que determinan las características del circuito y de la señal cuadrada resultante:

Sobre el diente de sierra:

$$I_{carga} = I_{colector} = \frac{V_{D1}+V_{D2}-V_{BEon}}{R1+R12} \Rightarrow V_{C1} = \frac{V_{D1}+V_{D2}-V_{BEon}}{(R1+R12).C1}.t$$

Esta ecuación describe el comportamiento de la tensión del capacitor durante la carga del mismo. Esto es hasta que la tensión ” V_{C1} ” alcanza $\frac{2}{3}Vcc$, partiendo inicialmente de la tensión $\frac{1}{3}Vcc$.

$$\Rightarrow t_{carga} : t / \Delta V_{C1} = \frac{1}{3}Vcc \Rightarrow t_{carga} = \frac{1}{3}Vcc \frac{(R1+R12).C1}{V_{D1}+V_{D2}-V_{BEon}} \approx \frac{Vcc.(R1+R12).C1}{(3).(0.7)}$$

En cuanto a la descarga:

$$V_{C1} = V_{cc} e^{-\frac{t}{R3C1}} \Rightarrow t_{descarga} = R3.C1 \ln(3) - R3.C1 \ln(\frac{3}{2}) = R3.C1 \ln(2)$$

Se puede notar que el tiempo de carga es considerablemente mayor al tiempo de descarga siempre que el valor de ” $R3$ ” se mantenga por debajo del valor de ” $R1 + R12$ ”.

Sobre el comparador:

$$\text{Tomando } A = \frac{V_{D1}+V_{D2}-V_{BEon}}{(R1+R12).C1}$$

$$V_{out} = V_{LOW} \iff V_{sierra} < V_{ref} \iff \frac{1}{3}.Vcc + A.t < V_{ref}$$

$$V_{out} = V_{HIGH} \iff (V_{sierra} > V_{ref}) \wedge (V_{sierra} < \frac{2}{3}.Vcc) \iff V_{ref} + A.t < \frac{2}{3}.Vcc$$

$$\Rightarrow \begin{cases} t_{HIGH} = \frac{\frac{2}{3}.Vcc - V_{ref}}{A} \\ t_{LOW} = \frac{V_{ref} - \frac{1}{3}.Vcc}{A} \end{cases}$$

$$\Rightarrow \begin{cases} f = \frac{1}{t_{HIGH} + t_{LOW}} = \frac{3.A}{Vcc} \\ DC = \frac{t_{HIGH}}{t_{HIGH} + t_{LOW}} = \frac{2Vcc - 3V_{ref}}{Vcc} \end{cases}$$

De estas últimas dos expresiones se puede observar que la frecuencia no depende de ” V_{ref} ” y que el duty cycle no depende de ” A ”, lo cual asegura la independencia de estas dos magnitudes.

No esta demás aclarar que para llegar a la expresión de t_{HIGH} y t_{LOW} se despreció el tiempo de descarga del capacitor que produce la señal de diente de sierra (se consideró una señal de diente de sierra ideal).

Por último, en cuanto a los valores de tensión V_{HIGH} y V_{LOW} , estos dependerán solamente de los valores de tensión que se utilicen para alimentar el comparador. Si se utiliza un comparador “LM311” por ejemplo, se podría generar tanto una cuadrada centrada en “0v” (entre $\pm Vcc$) como una cuadrada entre $+Vcc$ y “0V”.

1.2.3 Mediciones y Análisis de Funcionamiento

Para corroborar el funcionamiento del circuito propuesto, se implementó el mismo, se realizaron mediciones. A continuación se presentan los gráficos obtenidos de las mismas

Señal de diente de sierra con frecuencia elevada, media y baja:




Figure 5: Diente de Sierra - $f = 92.2\text{KHz}$ y $f = 9.85\text{KHz}$




Figure 6: Diente de Sierra - $f = 1\text{KHz}$

En estas mediciones, se llevó la señal del circuito real a la frecuencia indicada debajo de cada gráfico mediante la variación de un “preset”. Se puede notar que la señal generada tiene la forma de un diente de sierra para las frecuencias indicadas, sin embargo se observa que a mayor frecuencia existe una deformación al comienzo de cada ciclo de la señal, es decir al comenzar la elevación de la rampa. Esto último se puede explicar por el tiempo de trasmutación entre descarga y carga que provoca el transistor interno del “LM555”. Este tiempo es relativamente bajo para una frecuencia de comutación de 10KHz , por ejemplo, pero es considerable para frecuencias de comutación de 90KHz . A continuación se observan los gráficos obtenidos de la señal cuadrada de salida para distintas frecuencias y distintos dutys cycles, con $V_{HIGH} = +15\text{V}$ y $V_{LOW} = -15\text{V}$:




Figure 7: Señal Cuadrada - $DC = \%3$ y $f = 10\text{KHz}$ - $DC = 50.5\%$ y $f = 10\text{KHz}$




Figure 8: Señal Cuadrada - $DC = \%94.4$ - $f = 92.6\text{KHz}$

De estos gráficos se puede observar que la señal cuadrada se deforma a medida que el duty cycle se aparte del 50%. Es decir, se presenta una deformación de la señal cuadrada en los casos extremos de duty cycle, 95% o 5%, por ejemplo. Para el caso de DC “mucho mayor” al 50% se observa un ripple en el nivel bajo de la señal y este es esperable debido a que el lapso de tiempo durante este nivel de señal es demasiado corto y no se logra llegar a una régimen permanente. Para DC “mucho menor” a 50%, en cambio, se observa una deformación en el nivel alto de la cuadrada ya que, nuevamente, el tiempo durante este nivel es menor al transitorio que se genera para llegar al mismo.

Por otra parte, se puede observar que para la señal cuadrada de mayor frecuencia los regímenes transitorios no son despreciables y producen que la cuadrada se observe altamente deformada.

De todas maneras, para un rango de DC de 5% a 95% y para frecuencias desde 1KHz a 90KHz se logró obtener señales cuadradas altamente identificables.

Finalmente, a continuación se muestra una imagen tomada de la pantalla del osciloscopio con las dos señales que ingresan al comparador del circuito (señal de continua de referencia y diente de sierra) y la cuadrada resultante:



Figure 9: Superposición de Señales del Clock - Medición de Osciloscopio

1.3 Consideración para Implementación

El circuito propuesto genera una señal cuadrada con estados “HIGH” y “LOW”, por lo tanto la señal generada es una señal digital. Este circuito entonces generará una señal de control y por ende será integrado en una placa con otros circuitos los cuales pueden ser de naturaleza digital o analógica. A la hora de realizar esta integración con otros circuitos es importante tener en cuenta como los circuitos pueden afectar entre sí su funcionamiento. Es decir, a pesar de que los circuitos se hayan analizado por separado y que el comportamiento interno de estos circuitos no sea relevante para los demás que se encuentren en la placa, estos compartirán la misma referencia de tierra (0 V). Este hecho provoca que se reflexione acerca de como los circuitos pueden afectar este nivel de referencia y por ende causar resultados no deseables en otros circuitos vecinos.

En efecto, en los circuitos digitales suelen existir picos de corriente debido a los cambios bruscos de los niveles de tensión, como puede ser una transición de “HIGH” a “LOW” de una compuerta lógica. Por ejemplo, el LM555 utilizado en el circuito oscilador descripto con anterioridad provoca un pico de corriente elevado en el instante que se descarga el capacitor mediante el pin de “DISCHARGE” y su transistor comutador. Esta gradiente abrupto de corriente puede producir que en ciertas pistas de la placa en las cuales la tensión era 0V, cambie el nivel de tensión de las mismas debido a la caída de potencial generado en la resistencia que conlleva la propia pista. Finalmente, esta modificación de la tensión en puntos del circuito que anteriormente representaban “tierra” para algunos módulos que conforman al mismo, producen resultados inesperados. Especialmente, los circuitos analógicos son los más afectados por parte de los circuitos digitales, ya que los circuitos digitales (como los realizados con compuertas lógicas) suelen presentar recaudos de diseño para evitar resultados inesperados ante estas variaciones. En los circuitos analógicos, en cambio, un mínimo cambio en la referencia de tierra puede verse amplificado produciendo, por ejemplo, la saturación de algunos componentes activos y en consecuencia la deformación de las señales eléctricas del circuito.

Para intentar minimizar este efecto, lejos de poder eliminarlo completamente, se puede proponer una topología de la placa de manera que se comparta la menor cantidad de pistas posibles entre los circuitos digitales y los analógicos. De todas maneras, estos generalmente deben compartir las pistas que representan las tensiones de alimentación de los componentes activos e inevitablemente deben compartir la “tierra” o referencia de 0V. Ante este hecho inevitable de compartir pistas entre ambos tipos de circuitos, debe procurarse que la superficie de pista que comparten sea la mínima. Esto es, que las tensiones que deban compartirse solo lo hagan mediante un nodo. A continuación se presenta un gráfico para que se presente mejor la idea de la topología descripta:




Figure 10: Diagrama de Topología Estrella para Integrar Circuitos Digitales y Analógicos

2 Filtro Recuperador y Anti-Aliasing

Las señales de entrada a medir, definidas por consigna para el grupo, son:

1. $x_1(t) = A \cdot \cos(2\pi f_{int} t)$, con $f_{int} = 1\text{kHz}$
2. $x_2(t)$, siendo esta la extensión periódica de $A \cdot \sin(2\pi f_{int} t)$, con $t \in [0; 3\pi]$
3. $x_3(t)$, siendo esta la extensión periódica de $A \cdot t^2$, con $t \in [-2\tau; 2\tau]$ y $f_0 = \frac{1}{4\tau}$

Notamos que como todas las señales son periódicas, su espectro estará dado por el Desarrollo en Serie de Fourier (DSF) de las mismas y por ende este espectro será discreto.

Notamos, a su vez, que tanto la función $\frac{3}{2}\operatorname{seno}$ como la cuadrática tendrán infinitos armónicos de la frecuencia fundamental, y que es por esta razón que el filtro pasabajos a utilizar necesariamente tendrá que eliminar algunas componentes en frecuencia de la señal original para poder realizar un muestreo que cumpla con el criterio de Nyquist.

Se buscará entonces diseñar el filtro Anti-Aliasing de manera tal que un porcentaje suficiente de potencia de la señal original se encuentre dentro de la banda pasante, pudiéndose así preservar y muestrear correctamente la información correspondiente a esta señal. A su vez, la frecuencia de corte de este filtro y la limitación en ancho de banda consecuente de la misma deberá ser tal que la frecuencia de muestreo necesaria para cumplir el criterio de Nyquist sea realizable por los componentes encargados de realizar el sampleo. Haciendo un análisis previo del oscilador, el Sample and Hold y la llave analógica, se decidió que la máxima frecuencia de sampleo realizable para el sistema es de 50kHz. Como se busca oversamplear (muestrear a frecuencias mayores a las de Nyquist) para lograr una mayor calidad de señal, la frecuencia de corte f_p del filtro deberá entonces ser mucho menor a 25kHz.

Teniendo en cuenta que en realidad el criterio de Nyquist utiliza un filtro pasabajos ideal para llegar a la condición $f_b \leq 2 \cdot f_s$, se decide tomar como frecuencia limitante de ancho de banda f_b no a la frecuencia de corte f_p sino a la frecuencia $f_a = 1.5f_p$ definida por consigna. Dado que necesitamos que luego de esta banda la señal esté completamente atenuada, y teniendo en cuenta que el sistema digital cuantiza en 8 bits, sabemos que deberá atenuarse aproximadamente 48 (dB) en la frecuencia f_a para poder considerar atenuada completamente cualquier componente.

Procedemos entonces a realizar un análisis espectral de las distintas señales de entrada para poder definir la frecuencia f_p del filtro. Para esto hallamos el DSF de cada una de las señales y buscamos cuál señal será aquella que acumule menor cantidad de potencia a frecuencias mayores, porque ésta será entonces la determinante.

2.1 Análisis espectral de las señales a muestrear

Se desea determinar la potencia total de las señales a medir y el porcentaje de potencia de la señal original resultante de eliminar armónicos de frecuencias superiores a f_p o f_a según corresponda. Para esto se calculan los coeficientes de fourier de las señales anteriormente mencionadas $x_i(t)$, con $i = 1; 2; 3$ y luego se aplica la identidad de Párseval para calcular la potencia de la señal como $P = \frac{1}{T} \cdot \int_0^T |x(t)|^2 dt = \sum_{n \in Z} |X_n|^2$. Es importante destacar que la potencia de la señal medida será en realidad proporcional a este valor, ya que es necesario tener en cuenta el valor de la carga sobre la cual se la mide para obtener un valor real, pero que sin embargo la relación porcentual entre potencias tendrá el mismo valor que el calculado.

Procedemos entonces a calcular el DSF de las $x_i(t)$:

- $x_1(t) = A \cdot \cos(2\pi f_{in} t)$, con $f_{in} = 1kHz$.

La señal en frecuencias positivas estará representada por $A \cdot \delta(f - f_{in})$ y por ende tendrá, idealmente, una única componente en frecuencia en $f_{o1} = 1kHz$ de amplitud A . Dado que la señal tiene un único armónico, para que esta llegue a cuantizarse se elegirá una $f_p > 1kHz$ de manera tal que la señal no sea atenuada por el filtro.

- $x_3(t) = A \cdot t^2$, con $t \in [-2\tau; 2\tau]$ y $f_{o3} = \frac{1}{4\tau}$

Los coeficientes de fourier del desarrollo exponencial, para esta señal, estarán dados por:

$$X_n = \frac{A \cdot (-1)^n}{2f_{o3}^3 \cdot n^2 \pi^2} y X_0 = \frac{1}{12 \cdot f_{o3}^3} \text{conf}_{o3} = \frac{1}{4\tau}. \quad (1)$$

De manera tal que

$$x_2(t) = \sum_{n \in Z} X_n e^{i \cdot 2\pi f_{o3} n \cdot t} \quad (2)$$

Notamos que como la señal es real y par, por lo que los coeficientes X_n son pares y el DSF de la señal estará expresado en una serie de cosenos, de la forma:

$$x_1(t) = \sum_{n \in Z} X'_n \cos(2\pi n f_{o3} t) \quad (3)$$

con $X'_n = \frac{A \cdot (-1)^n}{f_{o3}^3 \cdot n^2 \pi^2}$ y $X'_0 = X_0$. Vemos luego que la potencia de la señal sin filtrar es $P_2 = C^2 \cdot \sum_{n \neq 0} \frac{1}{n^4} + X_0^2$ y que la potencia de la señal filtrada es $P'_2 = C^2 \cdot 2 \cdot \sum_{n=1}^m \frac{1}{n^4} + X_0^2$, donde $C = \frac{A}{2 \cdot f_{o3}^3 \cdot \pi^2}$ y $m \in \mathbb{N}$, con m la cantidad de armónicos que no son atenuados por el filtro. Estas igualdades nos permiten obtener la relación entre las potencias de la señal filtrada y sin filtrar como:

$$\frac{P'_2}{P_2} = \frac{X_0^2 + 2 \cdot \sum_{n=1}^m \frac{1}{n^4}}{X_0^2 + \sum_{n \neq 0} \frac{1}{n^4}} \quad (4)$$

- $x_2(t) = 2A \cdot \sin(2\pi f_{in} t)$, con $t \in [0; 3\pi]$.

Los coeficientes de fourier del desarrollo exponencial, para esta señal, estarán dados por:

$$C_n = \frac{-9 \cdot A}{f_o \pi (4n^2 - 9)} \quad (5)$$

con $f_o = \frac{2 \cdot f_{in}}{3}$. De manera tal que:

$$x_3(t) = \sum_{n \in Z} C_n e^{i \cdot 2\pi f_o n \cdot t} \quad (6)$$

$x_3(t)$ también es una señal real y par y por ende su DSF también podrá expresarse como una serie de cosenos, dada por:

$$x_3(t) = \sum_{n \in Z} C'_n \cos(2\pi n f_o t) \quad (7)$$

con $C_n = \frac{-18 \cdot A}{f_0 \pi (4n^2 - 9)}$. Análogo al caso anterior, la relación de potencias estará dada entonces por:

$$\frac{P'_3}{P_3} = \frac{\sum_{n=-m}^m \frac{1}{(4n^2 - 9)^2}}{\sum_{n \in Z} \frac{1}{(4n^2 - 9)^2}} \quad (8)$$

Ya establecidas las relaciones de potencia entre señal filtrada y sin filtrar, procedemos a graficar estas relaciones en función de la frecuencias para poder elegir la frecuencia de corte del filtro:




Figure 11: Relación de potencia resultante según los armónicos no atenuados para $x_2(t)$.




Figure 12: Relación de potencia resultante según los armónicos no atenuados para $x_3(t)$.

Como conclusión, se deduce que con una frecuencia de corte $f_p=5kHz$ se conservará al menos el 99% de la potencia de las señales originales.

De aquí, debido a las condiciones impuestas por consigna, queda determinada $f_a = 7.5kHz$. En el caso en que se suponga al filtro como ideal, tomando la frecuencia de muestreo mayor a $10kHz$ se podrá muestrear la señal correctamente. Si en cambio tomamos la frecuencia f_a como indicante que no habrá amplitud significativa a partir de esta frecuencia, entonces la frecuencia de muestreo mínima será $15kHz$.

2.2 Diseño del filtro

Para realizar el filtro, se eligió utilizar la aproximación de Legendre para asegurar una buena planicie en la banda de paso a un orden mucho menor que el que se podría obtener con una aproximación de Butterworth. A su vez, la aproximación de Legendre tendrá una fase más lineal (mejor retardo de grupo) que un filtro aproximado mediante Chebyshev I o Chebyshev II. Chebyshev I tendrá el problema adicional de agregar ceros en la banda de paso. El inconveniente de Legendre, por otro lado, es que necesariamente agregará un sobrepico cerca de f_p , que mediante un análisis correcto se podrá evitar las complicaciones que este podría conllevar.

Entonces, la plantilla queda delimitada de la siguiente manera:




Figure 13: Plantilla pasabajos.

f_p	f_a	A_a	A_p	orden del filtro
5kHz	7.5kHz	48dB	1dB	9

Table 1: Plantilla de ambos filtros.

Se dividirá entonces al filtro en 5 etapas, 4 de orden 2 y una de orden 1.

Las etapas, dispuestas en cascada, serán ordenadas de menor Q a mayor Q para asegurar menores desviaciones sobre la plantilla al tener en cuenta el error sobre el valor nominal de los componentes y eliminar el efecto del sobrepico dado por la etapa de mayor Q.

Por el Q elevado de la etapa 5, se decidió utilizar un filtro universal (en particular la Tow Thomas) para la misma, mientras que las demás etapas se realizarán con celdas Sallen Key para minimizar la cantidad de opamps del filtro, y por su buena sensibilidad para Q bajos. Por otro lado, la de primer orden (etapa 1) se diseñó con un circuito integrador.

Los parámetros de las etapas son las siguientes:

-	orden	Celda	Q	f_0	tipo
Etapa 1	1	integrador	-	2kHz	Pasabajos
Etapa 2	2	Sallen Key	0.68	2.6kHz	Pasabajos
Etapa 3	2	Sallen Key	1.18	3.6kHz	Pasabajos
Etapa 4	2	Sallen Key	2.33	4.5kHz	Pasabajos
Etapa 5	2	Universal (Tow Thomas)	7.55	5.1kHz	Pasabajos

Table 2: Detalles de cada etapa.

Los circuitos utilizados para cada celda fueron los siguientes:





Figure 14: Celda Universal Tow Thomas utilizada.

A continuación, se calcularon los componentes para cada etapa, que se resumen a continuación:

Integrador	$R_1(\Omega)$	$R_2(\Omega)$	$C_1 (F)$			
Etapa 1	10k	10k	7.9n			
Sallen-Key	$R_1(\Omega)$	$R_2(\Omega)$	$C_1 = C_2 (F)$	$R_3(\Omega)$	$R_4(\Omega)$	
Etapa 2	62k	62k	1n	10k	5.1k	
Etapa 3	44k	44k	1n	10k	11.5k	
Etapa 4	35k	35k	1n	10k	16k	
Tow Thomas	$R(\Omega)$	$R_1(\Omega)$	$R_2(\Omega)$	$R_3(\Omega)$	$R_4(\Omega)$	$C_1 = C_2 (F)$
Etapa 1	10k	23.5k	3.1k	3.1k	3.1k	10n

Table 3: Componentes para cada etapa.

Es importante mencionar que debido a la etapa final de corrección de ganancia del filtro, que se realizó con un circuito inversor, la salida del filtro Anti-Aliasing será invertida al igual que a la salida del filtro recuperador, por lo que al final del circuito la señal será recuperada correctamente, además de que esto no presupondrá problemas para el muestreo digital ya que los datos recibidos podrán ser invertidos digitalmente con gran facilidad.

2.3 Simulación

Se procedió a simular el filtro en LTSPICE para verificar que cumpliera plantilla y luego se realizaron simulaciones usando el método de Montecarlo. Cabe aclarar, que el gráfico de fase las aparentes peculiaridades no son para preocuparse ya que la fase pasa de 180° a -180° , lo que ocasiona la pendiente brusca. Y recordamos que una fase de -180° es equivalente a una de 180° .




Figure 15: Simulación de magnitud con valores nominales.




Figure 16: Simulación de fase con valores nominales.

2.4 Análisis de Montecarlo

A continuación se expone el resultado de la simulación del filtro mediante el análisis de Montecarlo, lo cual es útil para corroborar como cambia la respuesta en frecuencia según la variación de los componentes:




Figure 17: Simulación Montecarlo.




Figure 18: Detalle de la banda de paso.

De las figuras anteriores se puede notar como la mayoría de los casos cumplen con la plantilla especificada, sin embargo algunos de los casos no cumplen exactamente con todas las especificaciones, ya que se pueden notar sobrepicos o atenuaciones de menor magnitud para una minoría. De todas maneras, estas diferencias pueden ser contrarrestadas, por ejemplo, mediante la calibración de los valores de los componentes que posean una sensibilidad significativa.

2.5 Estudio de rango dinámico

La definición de rango dinámico a utilizar es la siguiente:

$$RD_{dB} = 20 \log \left(\frac{V_{in_{max}}}{V_{in_{min}}} \right) \quad (9)$$

Siendo $V_{in_{max}}$ la amplitud de señal máxima que se puede ingresar al circuito, y $V_{in_{min}}$ la amplitud mínima de la señal que se pueda imponer al sistema sin que esta se confunda con el piso de ruido.

En primer lugar, la entrada máxima al circuito se tomó como 600mV ($V_{in_{max}} = 600mV$). Luego, para hallar esta tensión se procede a identificar la ganancia máxima del filtro, es decir, la ganancia en el sobreíto, y obtener una amplitud máxima para esta etapa mediante la siguiente expresión:

$$V_{in_{max}} = \frac{V_1}{G_{max}} \quad (10)$$

La ganancia máxima se tomó como 0.5dB por las simulaciones realizadas, y V_1 como 600mV. Lo que resulta en una $V_{in_{max}}$ de 566mV.

Por otro lado, al estar cuantizado en 8 bits, se tiene una resolución de 256 niveles, por lo que para no confundir la señal de entrada con el piso de ruido, $V_{in_{min}}$ estará dada por:

$$V_{in_{min}} = \frac{V_1}{256} \quad (11)$$

Esta tensión estaría más limitada si se tiene en cuenta que según la plantilla, en la banda de paso podría llegar a atenuar 1dB. Con ésto, podemos tomar $V_{in_{min}} = 5mV$. De esto, el rango dinámico resulta de 41.1dB.

2.6 No idealidad de los filtros

Se tendrán que notar las siguientes consecuencia de la no idealidad de los filtros:

- Los filtros agregarán distorsión de módulo y de fase a la señal original incluso en la banda de paso, que se asumió dejaba intacta a la señal. Sin embargo, la distorsión de la fase, al ser el retardo de grupo en una aproximación Legendre, mejor, por ser más lineal, que un Chebyshev I ó II, es la mínima posible.
- Si bien en el ideal se asumió un ancho de banda de frecuencia f_p , la realidad es que componentes posteriores (todas aquellas que se encuentren en $[f_p; f_a]$) de la entrada no serán lo suficientemente atenuadas como para ser consideradas eliminadas por el filtro. Esto no sólo afectará a la elección de la frecuencia de muestreo sino que agregará deformación a la señal original a ser muestreada.

Sin embargo, es también importante notar que las consecuencias de estas no idealizaciones pueden ser mitigadas por un posterior filtrado digital sobre la señal ya muestreada en caso de incorporar este sistema de muestreo en un sistema digital.

2.7 Mediciones

Se procedió a medir la respuesta en frecuencia de los filtros Anti-Aliasing y recuperador para verificar que cumpliesen con plantilla o que funcionen dentro de rangos aceptables.




Figure 19: Respuesta en frecuencia del filtro Anti-Aliasing y recuperador, superpuestas

Dado que la consigna no imponía una frecuencia de corte f_p en particular, y teniendo en cuenta que la elección de la misma dependió estrictamente del porcentaje de potencia de las señales a muestrear que lograba atravesar el filtro, bajo una inspección de los gráficos de potencia mencionados en las secciones anteriores, se deduce que con las frecuencias de corte obtenidas se podrá lograr el correcto funcionamiento del sistema con una frecuencia de corte cercana a los 3.7kHz y cumpliendo así plantilla.

3 Sample and Hold

3.1 Introducción

El S&H es un circuito analógico el cual captura el voltaje de una señal analógica y mantiene ese voltaje por un tiempo determinado. Su esquema más simplificado es el siguiente:




Figura 20: Esquema elemental

Hace uso de una llave analógica, donde esta se abre y se cierra cada un determinado tiempo establecido por una señal externa (clock). Cuando esta llave está abierta, el capacitor queda cargado con la tensión correspondiente a la carga almacenada en el mismo, y cuando la llave se cierra, el capacitor sigue a la señal almacenando a cada instante para imitar la tensión instantánea de la señal, así sampleandola constantemente. Ya que el capacitor no es ideal en la práctica, este mismo tendrá un transitorio correspondiente el cual afectara el sample and hold. Como se puede apreciar en la imagen, gracias a los buffer, el S&H ideal tiene una impedancia de entrada muy grande y una de salida muy chica.

3.2 Marco Teórico

3.2.1 Muestreo Natural

El muestreo natural corresponde al modo sample. Donde la señal de muestreo es un tren de pulsos de altura A , ancho de τ y de periodo T :

$$p_T(t) = \sum_{n=-\infty}^{\infty} A \cdot \prod\left(\frac{t-nT}{\tau}\right)$$

Por lo que al multiplicar la señal de entrada con la de muestreo se obtiene:

$$f_N(t) = f(t) \cdot p_T(t)$$

Y visto en frecuencia se tiene:

$$F_N(\omega) = \frac{1}{2\pi} \cdot F(\omega) * P_T(\omega)$$

Para obtener la expresión final en frecuencia se debe hallar $P_T(\omega)$:

$$P_T(\omega) = A \cdot \tau \cdot \omega_s \cdot \sum_{n=-\infty}^{\infty} \text{sinc}\left(\frac{n \cdot \tau \cdot \omega_s}{2}\right) \cdot \delta(\omega - n\omega_s)$$

Por lo que reescribiendo y desarrollando se llega a:

$$F_N(\omega) = \frac{A \cdot \tau}{T} \cdot \sum_{n=-\infty}^{\infty} \text{sinc}\left(\frac{n \cdot \tau \cdot \omega_s}{2}\right) \cdot F(\omega - n \cdot \omega_s)$$

Estos resultados se pueden ver claramente de manera gráfica en las siguientes imágenes:




Figura 21: Muestreo Natural

El espectro de la señal muestreada centrado en $\omega = 0$ es proporcional al de la señal original, por lo que la recuperación corresponde a un filtro pasa bajos de la frecuencia máxima de la señal original.

3.2.2 Muestreo Instantáneo

El muestreo instantáneo corresponde a modo hold. Donde la señal se muestrea con un tren de deltas y luego se convoluciona en frecuencia con un tren de pulsos. Se puede ver fácilmente en el siguiente esquema:




Figura 22: Esquema muestreo instantáneo

Donde $Q(\omega)$ es la respuesta en frecuencia de la función:

$$q(t) = A \cdot \prod\left(\frac{t}{\tau}\right)$$

Por lo que:

$$Q(\omega) = F[q(t)] = A \cdot \tau \cdot \text{sinc}\left(\frac{\omega}{2} \cdot \tau\right)$$

Al multiplicar la señal de entrada con la de muestreo se obtiene:

$$f_i(t) = f(t) \cdot \delta_T(t)$$

Siendo:

$$\delta_T(t) = \sum_{n=-\infty}^{\infty} \delta(t - nT)$$

Por lo que en frecuencia se tiene:

$$\begin{aligned} F_i(\omega) &= F[f_i(t)] = F[f(t) \cdot \delta_T(t)] = F[f(t)] * F[\sum_{n=-\infty}^{\infty} \delta(t - nT)] \\ &\Rightarrow F(\omega) * \sum_{n=-\infty}^{\infty} F[\delta(t - nT)] = F(\omega) * \sum_{n=-\infty}^{\infty} e^{-i\omega nT} F[\delta(t)] \\ &\Rightarrow F(\omega) * \sum_{n=-\infty}^{\infty} e^{-i\omega nT} = \sum_{n=-\infty}^{\infty} [F(\omega) * e^{-i\omega nT}] = \sum_{n=-\infty}^{\infty} \frac{F(\omega - n\omega_s)}{T} \end{aligned}$$

Y al convolucionar con $Q(\omega)$ se tiene:

$$F_s(\omega) = F_i(\omega) \cdot Q(\omega)$$

$$F_s(\omega) = A \cdot \tau \cdot \text{sinc}\left(\frac{\omega}{2} \cdot \tau\right) \cdot \sum_{n=-\infty}^{\infty} \frac{F(\omega - n\omega_s)}{T} = \frac{A \cdot \tau}{T} \sum_{n=-\infty}^{\infty} \text{sinc}\left(\frac{\omega}{2} \cdot \tau\right) \cdot F(\omega - n\omega_s)$$

El resultado se refleja gráficamente de la siguiente manera:




Figura 23: Muestreo Instantáneo

En este caso, la señal no se puede reconstruir con un filtro pasa bajos sin introducir algún tipo de distorsión a la señal de salida respecto de la entrada.

3.2.3 Modos

El funcionamiento del S&H se divide en 4 modos de acuerdo al estado de la llave analógica vista en la introducción.

Modo Sample Este ocurre cuando la llave analógica esta cerrada, es decir, cuando la salida sigue a la señal de entrada. Corresponde a un muestreo natural.

Los parámetros de interés en este modo son los siguientes:

1. Tensión de Offset: Salida de tensión con entrada cero.
2. Error de Ganancia: Cuanto se aparta de la ganancia unitaria.
3. Linealidad de Ganancia: Desviación maxima de la recta que aproxima la curva entrada-salida.
4. Ancho de Banda (BW)
5. Slew Rate: Depende del capacitor de hold y afecta el BW.

Transición Sample a Hold Ocurre instantes luego de que se abra la llave, de modo que pasa de modo Sample a modo Hold. Los parámetros de interés en este modo son:

1. Tiempo de Apertura
2. Retardo Digital
3. Retardo de Apertura Efectivo
4. Ruido de apertura (jitter): Ruido que se suma a los pulsos de muestreo. Este afecta el momento en que se alcanza el modo hold. De manera que su valor efectivo es el desvío estándar del tiempo de apertura. Afecta la máxima frecuencia con la que se puede trabajar.
5. Transferencia de Carga: Cantidad de carga que recibe el capacitor de hold luego de haberse iniciado la transición. Se debe a capacitancia parásitas.
6. Hold Step
7. Tiempo de establecimiento del modo Hold

Algunos de estos parámetros se pueden visualizar fácilmente en las siguientes imágenes:




Figura 24: Transición S/H




Figura 25: Transición S/H

Modo Hold El modo hold ocurre cuando la llave analógica esta abierta, es decir, cuando la salida permanece en un valor constante de la muestra. Corresponde a un muestreo instantáneo. Tiene los siguientes parámetros asociados:

1. Corriente de perdidas en C_H (I_L)
2. Droop Rate: $DR = \frac{d(V_{C_H})}{dt} = \frac{I_L}{C_H}$
3. Feedthrough: La tasa de atenuación sufrida por la señal, entre la entrada y la salida durante el modo hold.
Deber ser lo suficientemente alta como para que la etapa siguiente pueda ignorar su presencia.

Transición de Hold a Sample Ocurre instantes después de que la llave se cierre y sus parámetros mas importantes son:

1. Tiempo de Adquisición
2. Error de muestreo dinámico (margen de tolerancia)

Se puede ver claramente el tiempo de adquisición en la siguiente imagen:




Figura 26: Transición H/S

3.2.4 Arquitecturas

Hay varias maneras de implementar un circuito sample and hold. Cada uno tiene sus propias ventajas y desventajas. Dependiendo del uso que se le quiere dar se puede requerir diferentes diseños. A continuación se describen brevemente algunos diseños.




Figura 27: Lazo abierto

Lazo Abierto Corresponde al circuito ideal propuesto en la introducción. Este mismo tiene la ventaja de ser veloz y estable. Pero como consecuencia se tiene un Offset, e incidencia del hold Step.




Figura 28: Lazo cerrado

Lazo Cerrado Al tener conectado los dos lazos, así teniendo un camino mas directo a la salida cuando llave esta cerrada, se obtiene mas precisión al seguir la señal de entrada. La desventaja es que como consecuencia, es mas lento y tiene mayor feedthrough.




Figura 29: Lazo Cerrado Integrador

Lazo Cerrado Integrador Al ser lazo cerrado, tiene gran precisión para seguir la señal de entrada. Ademas, por la ubicación del capacitor, tiene hold step independiente de la entrada. Como desventaja, es lento y tiene mayor feedthrough.




Figura 30: Lazo Cerrado Limitador

Lazo Cerrado Limitador Al agregar los diodos, con esta arquitectura se logra bajo hold step y bajo feedthrough. Ya que los diodos logran que el primer amplificador no trabaje en saturación nunca. Ademas al ser lazo cerrado es muy preciso como se discutió anteriormente. Como desventaja, se tiene que los desfasajes son dependientes de la entrada y es lento. Esta arquitectura es la utilizada en el LF398.

3.3 Prueba de Capacitores

Luego de armar el circuito de prueba que se presentara en la próxima sección, se pidió que si midan en osciloscopio las siguientes señales:

$$V_{IN_1} = V_{MAX} \cdot \operatorname{sen}(2\pi t \frac{f_o}{12})$$

$$V_{IN_2} = V_{MAX} \cdot \operatorname{sen}(2\pi t \cdot 12f_o)$$

Donde:

$$f_o = 20 \cdot N kHz = 40 kHz$$

$$V_{MAX} = 5V$$

Se pidió realizar las mediciones con un $C_H \leq 150 pF$ y luego con un $C_H \geq 47 nF$. Los capacitores elegidos fueron:

$$C_{H_1} = 100 pF$$

$$C_{H_2} = 100 nF$$

Las mediciones para C_{H_1} fueron las siguientes:

Para $f = 12f_o = 480 kHz$:




Figura 31: C_{H_1} y $f = 480kHz$

Para $f = \frac{f_o}{12} \approx 3,33kHz$:




Figura 32: C_{H_1} y $f = 3,33kHz$

Las mediciones para C_{H_2} fueron las siguientes:

Para $f = \frac{f_o}{12} \approx 3,33kHz$:



Figura 33: C_{H_2} y $f = 3,33kHz$



Figura 34: C_{H_2} y $f = 3,33kHz$

Para $f = 12f_o = 480kHz$:



Figura 35: C_{H_2} y $f = 480kHz$

A partir de las mediciones llevadas a cabo, se puede ver como deja de cumplir su función el S&H para un capacitor muy chico y una frecuencia muy alta ($C_H = 100pF$ y $f = 480kHz$). También se ve una gran falla en su funcionamiento para una frecuencia alta y un capacitor relativamente grande ($C_H = 100nF$ y $f = 3,33kHz$). En los otros dos casos, se puede ver un funcionamiento medianamente adecuado, pero no optimo. Siendo la combinación $C_H = 100pF$ y $f = 3,33kHz$ la de mejor funcionamiento.

Se puede ver como el capacitor de mayor capacidad requiere un mayor tiempo de establecimiento, por lo que a bajas frecuencias, no puede samplear la señal de manera optima como lo hace un capacitor chico. Esto resulta en gran distorsión a la salida. También se puede apreciar como el error de ganancia cambia cuando se utiliza en los extremos de frecuencia.

Luego se tomaron algunas imágenes adicionales del osciloscopio en el intento de medir algunos parámetros del sample and hold. Muchos no pudieron ser medidos por la gran distorsión causada a la salida por la elección de la capacitancia de los capactores.




Figura 36: H->S, $C_H = 100\text{pF}$ y $f = 3,33\text{kHz}$

A continuación se muestra una lista de algunos parámetros que se lograron medir:

H->S, $C_H = 100\text{pF}$ y $f = 3,33\text{kHz}$:

- Tiempo de adquisición: 550ns
- Margen de tolerancia: 650mV

3.4 LF398

La configuración de pines y sus terminales son las siguientes:




Figura 37: Pin Configuration

El circuito de prueba básico implementado para el LF398 es el siguiente:




Figura 38: Circuito de Prueba LF398

En el mismo también se puede apreciar un simple esquema de la arquitectura interna del integrado (lazo cerrado limitador). Los diodos de esta arquitectura requieren una resistencia de $30k\Omega$ para evitar sobrecargar el amplificador a la salida. Y un resistencia de 300Ω se pone en serie con el capacitor de hold para estabilidad y limitar la corriente de carga. Las tensiones de alimentación deben estar entre $\pm 5V$ y $\pm 18V$. La resistencia de entrada de el LF398 es de $10^{10}\Omega$, mientras que la de salida es menor a 4Ω , típicamente $0,5\Omega$. La corriente de perdidas maxima ($I_{l(MAX)}$) es de $200pA$. Por lo que en nuestro circuito, con un capacitor de $10nF$, se tiene un Droop Rate máximo de $DR = \frac{I_L}{C_H} = \frac{200pA}{10nF} = 0,02\frac{A}{F} = 20\frac{mV}{s}$. La señal de control lógica debe tener una taza de ascenso mayor a $1\frac{V}{\mu s}$ o el hold step sera excesivo.

Para implementar un conversor A/D es indispensable el uso de un buen circuito de sample and hold, ya que sino no se puede tener la precisión necesitada. En nuestro circuito, se implemento el LF398 para cumplir esa tarea. El integrado tiene una señal de control, a la cual a mayor tensión que $1,4V$, se samplea la señal de entrada. A menor tensión que $1,4V$, se holdea la entrada. Hay un tiempo de establecimiento cuando se pasa al modo hold (tiempo de establecimiento del modo hold) el cual es aproximadamente $0,8\mu s$ en el LF398. El tiempo de apertura en el LF398 es de entre $150ns$ y $200ns$. El tiempo de adquisición en cambio, es dependiente del capacitor de hold usado en el circuito. Por ejemplo, para un capacitor de $10nF$, este es de aproximadamente $20\mu s$.

Un S&H ideal requiere de una ganancia unitaria. En la practica este numero varia levemente. En el LF398, el error de ganancia es menor al 0,01 % a $25^\circ C$. Lo cual es bastante preciso, gracias a utilizar un lazo cerrado en su interior. El hold step y feedthrough son bajos en el LF398, gracias a los diodos limitadores en su interior, pero varían dependientes de el capacitor de hold. Por ejemplo, para un $C_H = 10nF$, se obtiene un hold step de $0,5mV$ típico.

Se debe elegir un capacitor de hold acorde para que el circuito funcione de la mejor manera posible. La elección del capacitor es una relación de compromisos, ya que cuanto mas grande es el mismo, menor es el droop rate pero también es menor el bandwidth. Cuanto mas chico es el mismo, mas rápido se puede cargar y menor es el tiempo de adquisición y mayor el bandwidth, pero menor es el droop rate. Para usos normales, se tiende a elegir entre $1nF$ y $1\mu F$. Para nuestro circuito se eligió un capacitor de hold de $10nF$. También es muy importante el tipo de capacitor que se debe usar. El capacitor debe tener pocas perdidas, para minimizar I_L y así minimizar el droop rate. Por lo que el uso de los capacitores electrolíticos no es una buena idea. Otra característica importante de los capacitores es la absorción del dieléctrico (histéresis en la constante dieléctrica). Este fenómeno es el efecto por el cual un capacitor que estuvo cargado por un largo periodo de tiempo, no se descarga completamente cuando se lo quiere descargar. En un circuito S&H se quiere que la absorción del dieléctrico sea mínima. A continuación se puede ver una tabla donde se puede ver la absorción de diferentes tipos de capacitores, en porcentaje máximo de la carga almacenada tras ser descargado:

Tipo de Capacitor	Absorción Dieléctrica (%)
Cerámicos (Clase 1)	0.6
Cerámicos (Clase 2)	2.5
Polipropileno Film	0.05-0.1
Poliester Film	0.2-0.5
Polifenileno Film	0.05-0.1
Polietileno Film	1-1.2
Electrolíticos de tantalio	2-3
Electrolíticos de aluminio	10-15

Cuadro 4: Absorción del dieléctrico

Por lo que se puede llegar a la conclusión que los capacitores mas apropiados para la implementación un circuito S&H son los capacitores de polipropileno, poliéster y polifenileno.

3.5 Corrección de Offset

Puede ocurrir un offset de hasta $10mV$ usando el integrado LF398. De manera que este viene con un pin para la corrección de offset que pueda llegar a ocurrir. La implementación mas simple es utilizando un divisor resistivo como se puede apreciar en la imagen anterior. Como prevención, se agrego este circuito de corrección de offset al conversor. Ya que si no genera offset, entonces se podrá no utilizar igualmente. Por lo que en el divisor resistivo, se utiliza un preset como una resistencia variable.

3.6 Integrado Alternativo

Se analizaron integrados alternativos, como el LF298 y LF198. Los cuales son mas caros que el LF398, pero con la ventaja de tener un rango de temperaturas mas extendido. El AD781 también se tuvo en consideración. A continuación se puede ver un cuadro para compararlos:

	LF398	LF198-LF298	AD781
Impedancia de entrada	$10G\Omega$	$10G\Omega$	$50M\Omega$
Impedancia de salida	$0,5\Omega$	$0,5\Omega$	$0,5\Omega$
$I_L(MAX)$	$200pA$	$100pA$	$20pA$
V_{MAX} de alimentación	$\pm 18V$	$\pm 18V$	$\pm 13,2V$
Tiempo de establecimiento del modo hold	$0,8\mu s$	$0,8\mu s$	$0,5\mu s$
Tiempo de apertura máximo	$200ns$	$200ns$	—
Error de ganancia máximo	0,01 %	0,005 %	0,025 %

Cuadro 5: Comparación de integrados

Se llego a la conclusión que en cuanto a precio-calidad, el LF398 es un gran integrado para aplicaciones simples a circuitos, como el que se pide en el trabajo. Por lo que se decidió usar el LF398, a pesar de que haya otros integrados con levemente mejores especificaciones, pero mas caros.

4 Llave Analógica

4.1 Introducción

Una llave analógica, también llamado switch bilateral, es un componente electrónico que se comporta como una llave de tipo relé, pero sin utilizar componentes mecánicos. Generalmente el switch esta conformado por un par de transistores MOSFET, uno canal P y otro canal N. Esta llave esta controlada por una señal de control que permite o no el paso de la señal. Algunos parámetros importantes a la hora de diseñar una llave analógica son los siguientes:

1. Resistencia On: Resistencia cuando la llave esta activada. Se quiere que esta sea mínima. Típicamente entre 5Ω y 100Ω .
2. Resistencia Off: Resistencia cuando la llave esta desactivada. Se quiere que esta sea máxima. Típicamente entre $1M\Omega$ y $1G\Omega$.
3. Rango de señal: Mínimo y máximo voltajes permitidos para que la señal atraviese el switch. Si estos se superan, se puede destruir el switch por un exceso de corriente.
4. Inyección de carga: Efecto que causa que el switch inyecte una pequeña carga eléctrica en la señal cuando se cierra la llave, así causando un glitch. Se especifica en coulombs.

4.2 Marco Teórico

El principio matemático del funcionamiento de la llave analógica es el correspondiente al muestreo natural introducido anteriormente, por lo que no se volverá a llevar a cabo el desarrollo matemático nuevamente.

La llave analógica CMOS (NMOS y PMOS), en su forma mas básica, funciona bajo el principio de una resistencia variable controlada por tensión. Otra ventaja de utilizar MOSFET es que la llave es bilateral. Ya que puede ser

utilizada con voltajes negativos y positivos, y en cualquiera de los dos sentidos. La resistencia ON, de esta manera, se puede ver gráficamente de la siguiente manera:




Figure 1: MOSFET Switch ON-Resistance Versus Signal Voltage

Figura 39: $R_{ON}(V_{in})$

Para minimizar la R_{ON} aun mas se puede proponer el siguiente circuito:




Figure 2: Basic CMOS Switch Uses Complementary Pair to Minimize R_{ON} Variation due to Signal Swings

Figura 40: Circuito switch básicos CMOS

Modelando la llave analógica como una resistencia (R_{ON}) y se corriente de perdidas (I_{LKG}), se puede ver como la salida tiene un cambio en escalamiento en la tensión DC y una continua montada.

Partiendo del siguiente circuito:




Figura 41: Switch cerrado circuito simplificado

Se puede llegar a la siguiente expresión cuando la llave esta cerrada:

$$V_{OUT} = V_{IN} \cdot \left[\frac{R_{LOAD}}{R_G + R_{ON} + R_{LOAD}} \right] + I_{LKG} \cdot \left[\frac{R_{LOAD}}{R_G + R_{ON} + R_{LOAD}} \cdot (R_{ON} + R_G) \right]$$

Y para la llave abierta se tiene el siguiente circuito:




Figura 42: Switch abierto circuito simplificado

$$V_{OUT} = I_{LKG} \cdot R_{LOAD}$$

En cuanto a la transferencia, para alterna, se tiene el siguiente esquema a llave cerrada:




Figura 43: Circuito AC a llave cerrada

Y desarrollando se llega a:

$$A_{dB} = 20 \cdot \log\left[\frac{R_{LOAD}}{R_{LOAD}+R_{ON}}\right] + 10 \cdot \log[\omega^2 \cdot (R_{ON} \cdot C_{DS})^2 + 1] - 10 \cdot \log[\omega^2 \cdot ((\frac{R_{LOAD} \cdot R_{ON}}{R_{LOAD}+R_{ON}})^2 \cdot ((C_{LOAD} + C_D + C_{DS})^2 + 1))]$$

La cual corresponde a un pasa bajos de los siguientes parámetros:

$$f_{zero} = \frac{0,159}{R_{ON} \cdot C_{DS}}$$

$$f_{pole} = \frac{0,159}{(R_{LOAD}/R_{ON}) \cdot (C_{LOAD} + C_D + C_{DS})}$$

$$A(0) = \frac{R_{LOAD}}{R_{LOAD} + R_{ON}}$$

A llave abierta se tiene el siguiente esquema:




Figura 44: Circuito AC a llave abierta

El cual planteando la función transferencia se llega a:

$$A(s) = \frac{s \cdot R_{LOAD} \cdot C_{DS}}{s \cdot R_{LOAD} \cdot (C_{LOAD} + C_D + C_{DS}) + 1}$$

El cual corresponde a un pasa altos con los siguientes parámetros:

$$f_{zero} = \frac{0,159}{R_{LOAD} \cdot (C_{LOAD} + C_D + C_{DS})}$$

$$A(0) = 0$$

4.3 Elección de llave analógica

Para la elección de la llave analógica se tiene que tener en cuenta los cuatro parámetros nombrados en la introducción. Se tomaron en cuenta tres integrados tras explorar las opciones, el integrado CD4066, el CD4016 y el MC74VHC1G66. Para compararlos se construyó la siguiente tabla:

	CD4066	CD4016	MC74VHC1G66
$R_{ON(MAX)}$	125Ω	280Ω	60Ω
$R_{OFF(MAX)}$	$\approx 10^{12}\Omega$	$\approx 1,8 \cdot 10^{11}\Omega$	$\approx 5,5 \cdot 10^{10}\Omega$
Distorsión	< 0,5 %	< 0,5 %	< 0,3 %
$I_{LKG(MAX)}$	10pA	100pA	100pA

Cuadro 6: Comparación de integrados

Como se puede apreciar del cuadro, el integrado MC74VHC1G66 es el que tiene las mejores especificaciones. Al no conseguir este, se utilizó el segundo con mejores especificaciones, el CD4066.

5 Mediciones básicas

5.1 Introducción

Para verificar el funcionamiento del circuito se realizaron mediciones utilizando las siguientes funciones como entradas:

Señal	Descripción
Coseno	$5 \cdot \cos(2\pi f_{in} t)$
$\frac{3}{2} \text{seno}$	$V_{max} \cdot \sin(\frac{2\pi}{T_0} t)$ (de periodo $\frac{3}{2} T_0$)
Cuadratica	$V_{max} t^2$ (extensión periódica entre [-2,2] de periodo T_0)

Cuadro 7: Lista de señales medidas

Donde V_{max} es la tensión máxima que admite el circuito y $f_{in} == 1Khz$

Para cada entrada de la tabla anterior se realizó el muestreo natural de la misma, es decir utilizando solo la llave analógica para hacer el muestreo, con distintas frecuencias fundamentales para la entrada así también como con distintas frecuencias de muestreo. Asimismo, se repitieron las mismas mediciones utilizando muestreo instantáneo, es decir utilizando el integrado de Sample And Hold en lugar de la llave analógica.

A continuación se muestra un diagrama que muestra los nombres utilizados para los nodos del circuito:




Figura 45: Diagrama del circuito


5.2 Muestreo natural

5.2.1 Coseno


a,b.1

Amplitud(Vpp)	$f_o(Khz)$	$f_s(Khz)$	DutyCycle(%)
500mv	1	7.5	50

Cuadro 8: Parámetros utilizados en la medición



(a) Medición



(b) Simulación

Figura 46: Gráficas en el tiempo

Las mediciones coincidieron con lo teórico y lo simulado. Hay que destacar que el gráfico en función del tiempo de las simulaciones contiene parte de la respuesta transitoria del sistema y esto se evidencia en los gráficos de las mismas. La señal se pudo muestrear y recuperar correctamente.







Figura 47: Gráficas en frecuencia

Se observa que las gráficas de lo simulado y lo medido no difieren en forma pero sí en escala: Las frecuencias en las que se observan los picos característicos no coinciden ya que se simuló (1kHz) a distinta frecuencia de la que se midió(3kHz).


b.2

$Amplitud(V_{pp})$	$f_o(Khz)$	$f_s(Khz)$	$DutyCycle(\%)$
500mv	7.5	20	50

Cuadro 9: Parámetros utilizados en la medición



(a) Medición



(b) Simulación

Figura 48: Gráficas en el tiempo

Dado que la frecuencia de oscilación de la señal de entrada es mayor a la frecuencia de corte f_p del filtro, la señal a la salida del filtro Anti-Aliasing ha sido atenuada por debajo del piso de ruido y por ende las señales medidas en el nodo A, C y en la salida serán confundidas con el mismo, por lo cual se consideran correctas las mediciones.





Figura 49: Gráficas en frecuencia

Como se dijo anteriormente, la señal queda por debajo del piso de ruido luego de ser filtrada y entonces no tendrá sentido realizar una medición en frecuencia de la misma.


c

$Amplitud(Vpp)$	$f_o(Khz)$	$f_s(Khz)$	$DutyCycle(\%)$
500mV	3	3	50

Cuadro 10: Parámetros utilizados en la medición




(a) Medición



(b) Simulación

Figura 50: Gráficas en el tiempo


Como la frecuencia de sampleo coincide con la de entrada, al no cumplirse Nyquist, se observa en las mediciones aliasing, en particular en este caso de dos frecuencias notorias superpuestas entre sí



(a) Medición en frecuencia del Nodo A y C



(b) Medición en frecuencia del Nodo In y el Out



(c) Simulación


Figura 51: Gráficas en frecuencia

5.2.2 $\frac{3}{2}$ seno


a,b.1

$Amplitud(V_{pp})$	$f_o(Khz)$	$f_s(Khz)$	$DutyCycle(\%)$
500mV	0.1	7.5	50

Cuadro 11: Parámetros utilizados en la medición




(a) Medición




(b) Simulación


Figura 52: Gráficas en el tiempo



(a) Medición Nodo A y C



(b) Medición In y Out




(c) Simulación

Figura 53: Gráficas en frecuencia


b.2

$Amplitud(V_{pp})$	$f_o(Khz)$	$f_s(Khz)$	$DutyCycle(\%)$
500mV	7.5	20	50

Cuadro 12: Parámetros utilizados en la medición




(a) Medición



(b) Simulación

Figura 54: Gráficas en el tiempo



(a) Simulación

Figura 55: Gráficas en frecuencia

Por la frecuencia fundamental, todos los armónicos son atenuados debajo del piso de ruido y por ende no es necesario

mostrar una medición en frecuencia porque solo se midió ruido.

d

A continuación se muestran mediciones de la salida del FAA a medida que se va subiendo la frecuencia de la señal:




Figura 56: Salida del filtro Anti-alias

Al aumentar la frecuencia de la entrada se pierde mayor potencia en cada vez más armónicos, por lo que la señal también se deforma cada vez más. Llega un punto en el que sólo el armónico fundamental y de continua de la señal son relevantes, en dicho punto la señal parece un seno con un offset. Esto puede verse en las siguientes simulaciones:





Figura 57: Salida del FAA a distintas frecuencias

5.2.3 Cuadrática


a,b.1

<i>Amplitud(Vpp)</i>	<i>f_o(Khz)</i>	<i>f_s(Khz)</i>	<i>DutyCycle(%)</i>
500mV	0.1	7.5	50

Cuadro 13: Parámetros utilizados en la medicion




(a) Medición




(b) Simulación

Figura 58: Gráficas en el tiempo

Dado que el FAA resulta ser inversor a la salida por la etapa de corrección de ganancia, se puede apreciar que la señal medida en el Nodo C y en el A es la señal simulada en los mismos nodos pero invertida. El muestreo por ende se estará realizando con la señal invertida en tiempo pero recuperándose correctamente a la salida total del sistema ya que el FR también es inversor. Esto no supone un error importante porque al recibir las muestras se podrá invertir a las mismas digitalmente para luego procesarlas correctamente.



(a) Medición Nodo A, B, In y Out respectivamente.



(b) Simulación


Figura 59: Gráficas en frecuencia

Se puede observar que los armónicos principales que se encuentran en 100Hz coinciden tanto en la medición como en la simulación.


b.2

<i>Amplitud(Vpp)</i>	<i>f_o(Khz)</i>	<i>f_s(Khz)</i>	<i>DutyCycle(%)</i>
500mV	7.5	20	50

Cuadro 14: Parámetros utilizados en la medición




(a) Medición



(b) Simulación

Figura 60: Gráficas en el tiempo



(a) Simulación

Figura 61: Gráficas en frecuencia

d

A continuación se muestran mediciones de la salida del FAA a medida que se va subiendo la frecuencia de la señal:




Figura 62: Salida del filtro Anti-alias

A medida que se aumenta la frecuencia de la señal de entrada se tiene que la señal se distorsiona y se torna cada vez mas similar a una senoidal con un offset. Esto se explica debido a que la señal de entrada tiene infinitos armónicos que son múltiplos de la frecuencia fundamental. A medida que se aumenta la frecuencia fundamental cada vez mas armónicos de la señal caen en la banda de atenuación por lo que su efecto en la señal disminuye. Llega un punto en el que la frecuencia fundamental y el armónico en continua de la señal son los mas predominantes entonces la señal es similar a un seno con un offset.

El efecto puede verse en la simulación de los armónicos de la señal para distintas frecuencias de entrada:




Figura 63: Simulaciones de los armonicos


5.3 Muestreo instantáneo

5.3.1 Coseno


a,b.1

$Amplitud(Vpp)$	$f_o(Khz)$	$f_s(Khz)$	$DutyCycle(\%)$
1	1	7.5	50

Cuadro 15: Parametros utilizados en la medicion



(a) Medicion



(b) Simulacion

Figura 64: Gráficas en el tiempo





Figura 65: Simulación en frecuencia


b.2

$Amplitud(V_p)$	$f_o(Khz)$	$f_s(Khz)$	$DutyCycle(\%)$
0.5	7.5	20	50

Cuadro 16: Parametros utilizados en la medicion




(a) Medicion



(b) Simulacion

Figura 66: Gráficas en el tiempo




(a) simulacion

Figura 67: Graficas en frecuencia


c

<i>Amplitud(Vp)</i>	<i>f_o(Khz)</i>	<i>f_s(Khz)</i>	<i>DutyCycle(%)</i>
5	3	3	30

Cuadro 17: Parámetros utilizados en la medición



(a) Medición



(b) Simulación

Figura 68: Gráficas en el tiempo





Figura 69: Simulación

5.3.2 $\frac{3}{2}$ seno


a,b.1

<i>Amplitud(Vp)</i>	<i>f_o(Khz)</i>	<i>f_s(Khz)</i>	<i>DutyCycle(%)</i>
12	0.1	7.5	50

Cuadro 18: Parametros utilizados en la medicion




(a) Medicion



(b) Simulacion

Figura 70: Gráficas en el tiempo




(a) Simulación

Figura 71: Gráficas en frecuencia


b.2

<i>Amplitud(Vp)</i>	<i>f_o(Khz)</i>	<i>f_s(Khz)</i>	<i>DutyCycle(%)</i>
12	7.5	20	50

Cuadro 19: Parametros utilizados en la medicion




(a) Medicion



(b) Simulacion

Figura 72: Gráficas en el tiempo



(a) Simulación

Figura 73: Gráficas en frecuencia

5.3.3 Cuadrática

a,b.1

<i>Amplitud(Vp)</i>	<i>f_o(Khz)</i>	<i>f_s(Khz)</i>	<i>DutyCycle(%)</i>
12	0.1	7.5	50

Cuadro 20: Parametros utilizados en la medicion




Figura 74: Gráficas en el tiempo




Figura 75: Gráficas en frecuencia

b.2

<i>Amplitud(Vp)</i>	<i>f_o(Khz)</i>	<i>f_s(Khz)</i>	<i>DutyCycle(%)</i>
12	7.5	20	50

Cuadro 21: Parametros utilizados en la medicion




Figura 76: Gráficas en el tiempo




Figura 77: Simulación en frecuencia

6 Remuestreo

Sea el sistema que muestra la figura, el sistema dado por consigna completo:




Figure 78: Sistema impuesto por consigna

Dicho sistema puede ser modelado como:




Figure 79: Modelo del sistema impuesto por consigna

Donde tanto el muestreo como $q(t)$ modelan al sub-sistema conjunto de la llave analógica con el sample and hold. $q(t)$ resulta ser la respuesta al impulso del sub-sistema, dada por:

$$q(t) = q_1(t) * q_2(t) = \prod\left(\frac{t - \frac{d \cdot T}{2}}{d \cdot T}\right) \quad (12)$$

Donde d es el duty cycle ($0.05 \leq d \leq 0.95$) de muestreo, y el duty cycle es la relación en tiempo entre el tiempo en que se está emitiendo el pulso y el tiempo total entre emisiones de pulso. Llamando a $d \cdot T = \tau$, donde d es el tiempo de prendido de la llave analógica y T es el tiempo de hold del sample and hold, $q(t) = \prod\left(\frac{t - \frac{\tau}{2}}{\tau}\right)$, cuya transformada de fourier, o respuesta en frecuencia del filtro es

$$Q(f) = \tau \cdot \text{sinc}(f\tau) \cdot e^{-i \cdot 2\pi f \frac{\tau}{2}} \quad (13)$$

$H(f)$ representa la respuesta en frecuencia del filtro Anti-Aliasing, que coincide con la respuesta en frecuencia del filtro Recuperador.

6.1 Respuesta del sistema a una entrada genérica

Sea una entrada genérica al sistema completo $w(t)$.




Figure 80: Respuesta a una entrada genérica, $w(t)$

Luego de pasar por el filtro Anti-Aliasing y de ser muestreada, esta señal se convertirá en

$$w^*(t) = [w(t) \odot h(t)] \cdot \sum_{n \in Z} \delta(t - n \cdot T) = w(t) \cdot \delta_T(t)$$

donde T es el período de muestreo (sample) del Sample and Hold y \odot representa la convolución entre 2 señales..

Visto en frecuencia, $W^*(f) = [W(f) \cdot H(f)] \cdot \frac{1}{T} \odot \sum_{n \in Z} \delta(f - n \cdot f_o) = W(f) \cdot H(f) \cdot f_o \odot \delta_{f_o}(f) = f_o \cdot \sum_{n \in Z} W(f - n \cdot f_o) \cdot H(f - n \cdot f_o)$, con $f_o = \frac{1}{T}$

Luego de pasar por el sample and hold y por el filtro recuperador, se obtiene la salida total del sistema como:

$$G(f) = f_o \cdot \sum_{n \in Z} W(f - n \cdot f_o) \cdot H(f - n \cdot f_o) \cdot H(f) \cdot \tau \cdot \text{sinc}(f\tau) \cdot e^{-i \cdot 2\pi f \frac{\tau}{2}}$$

6.2 Respuesta del sistema a una entrada particular

Sea la señal de entrada al sistema $W_j(f) = A_j \cdot \delta(f - f_j)$.

Entonces, usando la expresión recién obtenida, la señal a esta entrada en frecuencia estará dada por:

$$G_j(f) = f_o \cdot \sum_{n \in Z} A_j \cdot \delta(f - f_j - n \cdot f_o) \cdot H(f_j) \cdot H(f_j - n \cdot f_o) \cdot \tau \cdot \text{sinc}(f_j \tau - n \cdot f_o \tau) \cdot e^{-i \cdot 2\pi(f_j - n f_o) \frac{\tau}{2}} \quad (14)$$

Si el filtro fue diseñado correctamente según el criterio de Nyquist, entonces $|H(f_j - n \cdot f_o)| \approx 0, \forall n \neq 0$

Entonces, la expresión queda anterior reducida a:

$$G_j(f) = A_j \cdot f_o \cdot \delta(f - f_j) \cdot H(f_j)^2 \cdot \tau \cdot \text{sinc}(f_j \tau) \cdot e^{-i \cdot 2\pi f_j \frac{\tau}{2}}$$

Tomando en cuenta que el espectro de la señal $x_j(t) = A_j \cdot \cos(2\pi \cdot f_j \cdot t)$ es $X_j(f) = \frac{1}{2} \cdot W_j(f) + \frac{1}{2} \cdot W_j(-f)$ y teniendo en cuenta la paridad de $|H(f)|$ y la imparidad de la fase de $H(f)$ por ser un filtro pasabajos real, además de la paridad de la función $\text{sinc}(f)$, por superposición se obtiene la salida a la entrada $X_j(f)$ como

$$Y_j(f) = A_j \cdot |H(f_j)|^2 \cdot \frac{\tau}{T} \cdot \text{sinc}(f_j \cdot \tau) \cdot \cos(2\pi \cdot f_j \cdot (\frac{\tau}{2} + 2 \cdot \gamma_j)) \cdot [\delta(f - f_j) + d(f + f_j)] \quad (15)$$

donde γ_j es el valor de la fase de $H(f_j)$.

Reemplazando entonces por la igualdad anteriormente mencionada $d \cdot T = \tau$, se llega a

$$Y_j(f) = A_j \cdot |H(f_j)|^2 \cdot d \cdot \text{sinc}(f_j \cdot d \cdot T) \cdot \cos(2\pi \cdot f_j \cdot (\frac{d \cdot T}{2} + 2 \cdot \gamma_j)) \cdot [\delta(f - f_j) + d(f + f_j)] \quad (16)$$

Notamos que el desfasaje que otorga el filtro $Q(f)$ es lineal con respecto a la frecuencia y por ende no produce distorsión. Esto querrá decir que la distorsión que produce el filtro $Q(f)$ será únicamente en módulo y no en fase, según el valor de τ .

Asumiendo entonces la salida en función del tiempo puede ser luego escrita como:

$$y_j(t) = A_j \cdot |H(f_j)|^2 \cdot d \cdot \text{sinc}(f_j \cdot d \cdot T) \cdot \cos(2\pi \cdot f_j \cdot (\frac{d \cdot T}{2} + 2 \cdot \gamma_j)) \cdot \cos(2\pi \cdot f_j \cdot t) \quad (17)$$

6.2.1 Señales moduladas en AM

Dada la siguiente señal modulada en AM:

$$x_c(t) = A_{\max} \cdot [\frac{1}{2} \cdot \cos(2\pi \cdot 1.8 \cdot f_{in} \cdot t) + \cos(2\pi \cdot 2 \cdot f_{in} \cdot t) + \frac{1}{2} \cdot \cos(2\pi \cdot 2.2 \cdot f_{in} \cdot t)] \quad (18)$$

notamos que la misma puede ser escrita como una suma de las funciones $x_j(t)$ mencionadas anteriormente, de forma tal que $x_c(t) = x_1(t) + x_2(t) + x_3(t)$, donde:

- $A_1 = \frac{A_{\max}}{2}$, $f_1 = 1.8 \cdot f_{in}$
- $A_2 = A_{\max}$, $f_2 = 2 \cdot f_{in}$
- $A_3 = A_1$, $f_3 = 2.2 \cdot f_{in}$

De aquí, aplicando nuevamente superposición obtenemos la salida $y_c(t)$ a la entrada $x_c(t)$ como $y_c(t) = y_1(t) + y_2(t) + y_3(t)$, o vista en frecuencia como $Y_c(f) = \sum_{i=1}^3 Y_i(f)$.

De esta fórmula se desprende que el espectro de la señal modulada se deformará más a un duty cycle mayor, ya que la campana del *sinc* aumenta en ancho a medida que τ disminuye.

En cuanto a la potencia, como la salida es una superposición de deltas en frecuencia, podemos hallar la potencia total utilizando la identidad de Párseval según

$$P = 2 \cdot \sum_{i=1}^3 A_i^2 \cdot |H(f_i)|^4 \cdot \frac{\tau^2}{T^2} \cdot \text{sinc}^2(f_i \cdot \tau) \quad (19)$$

Luego, aproximando a la ganancia del filtro como unitaria en toda la banda de paso:

$$P = 2 \cdot \sum_{i=1}^3 A_i^2 \cdot \frac{\tau^2}{T^2} \cdot \text{sinc}^2(f_i \cdot \tau) = d^2 \cdot 2 \cdot \sum_{i=1}^3 A_i^2 \cdot \text{sinc}^2(f_i \cdot d \cdot T) \quad (20)$$

La fórmula anterior indica que la potencia total de la señal muestreada será inversamente proporcional al cuadrado del duty cycle. De aquí se deduce que tendrá que haber una relación de compromiso entre la pérdida de potencia que otorga el duty cycle y la deformación al módulo del espectro de la señal que produce el mismo (ya mostramos antes que la deformación del espectro que produce el valor de τ es únicamente en módulo y NO en fase).

Eligiendo un período de $T = \frac{1}{15 \times 10^3} s$, graficamos la potencia total en función del duty cycle d:




Figure 81: Potencia total en función del duty cycle

Se grafican luego las curvas de potencia de cada componente en frecuencia en función del duty cycle d:




Figure 82: Potencia de cada componente f_j en función del duty cycle

Se observa que para este valor de T, ambas funciones son estrictamente crecientes en el rango $d \in [0; 1]$, por lo que se elegirá el duty cycle más grande posible para obtener la mayor potencia total posible y preservar lo más posible las señales.

Es importante hacer notar que si bien el espectro de la señal se deforma, se podría aplicar un filtro digital una vez que la señal ya ha sido digitalizada podrá revertir esta deformación agregada.

6.3 Simulaciones

Las simulaciones realizadas para el remuestreo siguieron las siguientes indicaciones:

A	f_p	f_m	f_s	DC
6V	2kHz	200Hz	15kHz	5%

Figure 83: Parámetros de las simulaciones

Donde A es la amplitud de la señal de entrada, f_p es la frecuencia de la señal portadora, f_m la frecuencia de la señal moduladora, y DC es el duty cycle utilizado, bajo la misma interpretación que la del ejercicio 5 para ser coherente

con las simulaciones, por lo que un duty cycle del 5% implica un 95% de duty cycle para el razonamiento mencionado anteriormente.

Hay que hacer notar que la aproximación utilizada para el filtro a la hora de simular elegida fue Cauer, mientras que la construcción del filtro fue utilizando una aproximación Legendre. Sin embargo, no se esperan diferencias importantes en los resultados obtenidos por simulación y luego de medir.

Las simulaciones a mostrar irán en el mismo orden en el que la señal recorre el circuito.




Figure 84: Señal de entrada simulada X_c del sistema, vista en tiempo y en frecuencia




Figure 85: Salida del filtro Anti-Aliasing




Figure 86: Simulación a la salida del Sample and Hold




Figure 87: Simulación a la salida de la llave analógica




Figure 88: Señal de salida simulada X_c del sistema, vista en tiempo y en frecuencia

6.4 Mediciones

Las mediciones a continuación se realizaron en los mismos nodos que se señalaron en las mediciones generales/básicas.




Figure 89: Mediciones realizadas en la entrada, salida y etapas intermedias de remuestreo

Al ver la señal de salida, no se observa deformación apreciable de la misma con respecto a la entrada, como se espera de las simulaciones.

7 Muestreo Sub-Nyquist

7.1 Introducción

Se desea muestrear la señal $x_C(t) = A_{máx} \cdot [\frac{1}{2} \cdot \cos(2\pi \cdot 1,8 \cdot f_{in} \cdot t) + \cos(2\pi \cdot 2 \cdot f_{in} \cdot t) + \frac{1}{2} \cdot \cos(2\pi \cdot 2,2 \cdot f_{in} \cdot t)]$ a frecuencias menores a las de Nyquist, sin utilizar los filtros Anti-Aliasing ni recuperador, en distintas condiciones.

Se determinará el rango de frecuencias de muestreo óptima para cada caso.

Estas señales muestreadas, las cuales cuyo espectro se encuentra contenido en un banda de frecuencias y no incluyen a $f = 0$, son llamadas señales pasa banda. Suponiendo que estas están centradas en f_c , puede que haya una $f_s < f_{Ny}$ si satisface ciertas condiciones.

7.2 Marco Teórico

Se empezara con un ejemplo a modo de motivación a la existencia de frecuencias de sampleo sub nyquist.

Teniendo el siguiente espectro:




Figura 90: Espectro de ejemplo

Se puede samplear con una $f_s = f_c - \frac{B}{2} = 17,5 MHz$.

La multiplicación con los deltas del muestreo nos da:

$$\delta_T(t) \cdot x(t) = x(nT)$$

Al convolucionar el tren de deltas con la señal de entrada en frecuencia, se tiene:

$$X(f - n \cdot f_s) \cdot f_s$$

Por lo que estará el espectro positivo de banda B , repetido centrado en $f_{c_n} = \pm(f_c - n \cdot f_s)$.

De esta manera se obtiene el siguiente espectro:




Figura 91: Espectro tras muestreo

Este valor de f_s vemos que satisface la condición de no-aliasing. Se puede observar que habrá un rango de valores los cuales cumplen esta condición.

Cuando el espectro positivo y negativo coinciden en $f = 0$, sin inversión, obtenemos la máxima frecuencia de sampleo. Matemáticamente:

$$m \cdot f_{s(MAX)} = 2 \cdot f_c - B$$

Donde m es las repeticiones del espectro antes de que se llegue al espectro original desde el origen.

Despejando llegamos a:

$$f_{s(MAX)} = \frac{2 \cdot f_c - B}{m}$$

Cuando el espectro positivo y negativo coinciden en $f = 0$, con inversión, obtenemos la mínima frecuencia de sampleo. Matemáticamente:

$$(m + 1) \cdot f_{s(MIN)} = 2 \cdot f_c + B$$

Despejando llegamos a:

$$f_{s(MIN)} = \frac{2 \cdot f_c + B}{m+1}$$

Por lo que se tiene:

$$\frac{2 \cdot f_c + B}{m+1} < f_s < \frac{2 \cdot f_c - B}{m}$$

Con $m \in \mathbb{N}$, tal que $f_s \geq 2 \cdot B$

Se quiere la mayor m posible, ya que como está dividiendo, al ser la mayor posible, obtenemos el menor f_s .

7.3 Muestreo Ideal

Para la función dada $x_c(t)$, si tenemos un muestreo ideal con deltas, el cálculo de el rango de frecuencias es el explicado en el marco teórico. La señal $x_c(t)$ es una señal modulada en AM de $f_c = 8\text{kHz}$ y un $B = 1,6\text{kHz}$.

Por lo que utilizando la ecuación obtenida en el marco teórico se obtiene:

$$\frac{2 \cdot 8000 + 1600}{m+1} < f_s < \frac{2 \cdot 8000 - 1600}{m}$$

$$\frac{17600}{m+1} < f_s < \frac{14400}{m}$$

$$m \text{ tal que } f_s \geq 3,2k\text{Hz}$$

Reemplazando m obtenemos:

$$\left\{ \begin{array}{ll} m = 1 & 8800\text{Hz} < f_s < 14400\text{Hz} \\ m = 2 & 5867\text{Hz} < f_s < 7200\text{Hz} \\ m = 3 & 4400\text{Hz} < f_s < 4800\text{Hz} \\ m = 4 & 3520\text{Hz} < f_s < 3600\text{Hz} \\ m = 5 & 2933\text{Hz} < f_s < 2880\text{Hz} \end{array} \right.$$

En $m = 5$ se llega a un absurdo y la $f_{s(MIN)}$ no cumple la condición antes impuesta. Por lo que en $m = 4$ se llega al rango f_s mas eficiente. Teniendo el promedio de los extremos se llega a:

$$f_s = \frac{3520 + 3600}{2}\text{Hz} = 3560\text{Hz}$$

7.4 Muestreo Natural

Se vio una introducción teórica al muestreo natural dado por la llave analógica en la sección sample and hold. De ella se puede observar como el muestreo natural con duty cycle mayor, se aproxima al muestreo ideal de deltas. Por lo que para iniciar la búsqueda del rango optimo, se usara el mismo obtenido para el muestreo ideal. Por lo que se simulo el espectro a la salida de la llave analógica con un $f_s = 3560\text{Hz}$. El resultado a la salida fue el siguiente:




Figura 92: Espectro en muestreo natural

A la entrada se tenia:




Figura 93: Espectro a la entrada

Al observar que no se superpone el espectro con otro en la banda deseada, se llega a la conclusión de que se puede usar el mismo rango de frecuencias. Por lo que el óptimo para el muestreo natural es:

$$3520\text{Hz} < f_s < 3600\text{Hz}$$

7.5 Muestreo con Sample and Hold

Para encontrar el rango de frecuencias de muestreo óptima, se comenzó con el mismo argumento que el muestreo natural. Al simularlo, se obtuvo el siguiente resultado:




Figura 94: Espectro en muestreo S&H

A la entrada se tenía:




Figura 95: Espectro a la entrada

Al observar que como el duty cycle (5 %), se puede usar el mismo rango de frecuencias, es decir, no es necesario decrementar el m , se llega al mismo rango de frecuencias optimo:

$$3520\text{Hz} < f_s < 3600\text{Hz}$$

8 Filtro Digital

Se pide implementar el siguiente filtro digital de segundo orden:




Figure 96: Filtro a implementar

El cual está descrito por la siguiente ecuación en diferencias:

$$y(nT) = 0.5 \cdot x(nT - T) + \alpha \cdot y(nT - T) + \beta \cdot y(nT - 2T)$$

Para facilitar las cuentas, elegimos normalizar el período T a la unidad de manera tal que $T = 1$, lo cual permite reescribir la ecuación anterior como:

$$y(n) = 0.5 \cdot x(n - 1) + \alpha \cdot y(n - 1) + \beta \cdot y(n - 2)$$

Dada la arbitrariedad de las constantes β y α , se decide hacer un análisis previo del sistema para lograr establecer el tipo de respuesta del mismo.

Dado que la respuesta transitoria del filtro está ligada exclusivamente a la ecuación homogénea del mismo, se decide analizar primeramente dicha ecuación:

$$y_h(n) - \alpha \cdot y_h(n - 1) - \beta \cdot y_h(n - 2) = 0$$

Donde $y_h(n)$ es la solución homogénea del sistema.

Proponemos entonces $y_h(n) = A \cdot \lambda^n$, $A, \lambda \in C$ como solución, lo cual nos lleva a la ecuación característica del sistema:

$$\lambda^2 - \alpha \cdot \lambda - \beta = 0$$

De aquí llegamos a los posibles valores de λ :

$$\lambda_{1,2} = \frac{\alpha \pm \sqrt{\alpha^2 + 4 \cdot \beta}}{2}$$

Notamos que $|\lambda_{1,2}| = \left| \frac{\alpha \pm \sqrt{\alpha^2 + 4 \cdot \beta}}{2} \right|$, pero si $\alpha^2 + 4 \cdot \beta < 0$, el mismo puede ser reescrito como $|\lambda_{1,2}| = (-\beta)^{0.5}$, donde para este caso β es necesariamente negativo.

Observando el discriminante de la expresión de $\lambda_{1,2}$, podemos distinguir entre los siguientes casos:

- $\alpha^2 + 4 \cdot \beta < 0$: El sistema tendrá una respuesta homogénea de tipo $y_h(n) = C_1 \cdot |\lambda_{1,2}|^n \cdot \cos(\omega \cdot n) + C_2 \cdot |\lambda_{1,2}|^n \cdot \sin(\omega \cdot n)$, con $C_1, C_2 \in R$, $w = \text{Arg}(\lambda_1) = \text{arctg}(\sqrt{\frac{-4\beta - \alpha^2}{\alpha}})$. El sistema por lo tanto oscilará con una frecuencia de $f = \frac{\omega}{2\pi}$, y dependerá la del valor de $|\lambda_{1,2}|$ la cantidad de períodos en los cuales esta oscilación será apreciable. El sistema cae dentro del caso subamortiguado. Es importante notar que el sistema será estable únicamente en el caso en que $|\lambda_{1,2}| < 1$. Utilizando el hecho de que $|\lambda_{1,2}| = e^{ln|\lambda_{1,2}|}$, se podrá entonces hallar

la constante de tiempo del sistema al resolver la ecuación $e^{\ln|\lambda_{1,2}|\cdot n \cdot T} = e^{-1}$. Como n es un número entero, en general no se podrá hallar un n que cumpla esta igualdad exactamente y por ende la constante de tiempo τ estará dada por $\tau = n_0 \cdot T$, siendo n_0 el mínimo n que cumpla con $n \geq \frac{-1}{\ln|\lambda_{1,2}| \cdot T}$

- $\alpha^2 + 4\beta > 0$: El sistema tendrá una respuesta homogénea de tipo $y_h(n) = C_3 \cdot \lambda_1^n + C_4 \cdot \lambda_2^n$, con $C_3, C_4 \in R$ por lo que si $|\lambda_{1,2}| < 1$, entonces el sistema será estable.
- $\alpha^2 + 4\beta = 0$: El sistema tendrá una respuesta homogénea de tipo $y_h(n) = C_5 \cdot \lambda^n + C_6 \cdot n \cdot \lambda^n$, con $C_6, C_5 \in R$, por lo que si $|\lambda_{1,2}| < 1$, entonces el sistema será estable.

8.1 Implementación digital del filtro

Se implementa el filtro a partir de un programa escrito en python. Se obtienen las respuestas al impulso y al escalón para caracterizar al sistema. Se utilizan los parámetros α y β impuestos por consigna y se prueba con algunos valores extra que podrían resultar de interés.

8.2 Casos especiales de prueba

Se utilizaron los siguientes casos de prueba para aquellos parámetros que resultan de interés. Se probaron entonces los parámetros de consigna:

- $\alpha = 1; \beta = -\frac{1}{2}$
- $\alpha = \frac{1}{3}; \beta = -\frac{1}{8}$
- $\alpha = \frac{4}{3}; \beta = -\frac{25}{32}$

Todos estos sistemas impuestos por consigna, serán oscilantes ya que cumplen con $\alpha^2 + 4 \cdot \beta < 0$. Es por esta razón que sólo probar estos casos resulta insuficiente a la hora de explorar los posibles escenarios que podría presentar esta configuración.

Se simularon entonces los siguientes casos a enumerar, con las razones de por qué estos fueron elegidos:

- $\alpha = -1; \beta = \frac{1}{2}$ para probar aquellos casos en los que α resulta negativo y β positivo. Este caso en particular resulta en $|\lambda_{1,2}| = 1$, por lo que el filtro es inestable: caso divergente.
- $\alpha = -\frac{1}{3}; \beta = -\frac{1}{8}$ para probar aquellos casos en los que tanto α como β son negativos.
- $\alpha = \frac{1}{10}; \beta = \frac{1}{20}$ para probar aquellos casos en los que tanto α como β son positivos. Este caso necesariamente implicará $\alpha^2 + 4\beta > 0$. Además $|\lambda_{1,2}| < 1$ y por lo tanto el sistema es bilo-estable.
- $\alpha = 1; \beta = -\frac{1}{4}$ para probar aquellos casos en los que $\alpha^2 + 4\beta = 0$.

8.3 Respuesta impulsiva

Se procederá a mostrar las respuestas impulsivas para el filtro de consigna con distintos parámetros, haciendo un análisis en aquellos casos en los que se considera necesario:




Figure 97: $\alpha = 1; \beta = \frac{1}{2}$

Se observan oscilaciones en la respuesta impulsiva del filtro con los parámetros $\alpha = 1; \beta = -\frac{1}{2}$. Siguiendo el análisis del transitorio mencionado anteriormente, se observa que $\alpha^2 + 4 \cdot \beta = -1 < 0$, por lo que el filtro con estos parámetros cae dentro del caso oscilatorio, lo cual coincide con lo simulado. Se nota también que habrá que esperar al menos quince períodos de tiempo para que el sistema se estabilice y se pueda considerar como finalizado el período transitorio del sistema. Utilizando el criterio mencionado en la sección anterior y teniendo en cuenta el retardo sobre la entrada, se observa que la constante de tiempo del sistema será $n = 4$ para un período $T = 1$. Esto se puede visualizar correctamente en el gráfico.




Figure 98: $\alpha = \frac{1}{3}; \beta = -\frac{1}{8}$

Se vuelve a apreciar un carácter oscilante para el sistema debido a $\alpha^2 + 4 \cdot \beta = -1.88 < 0$. El sistema tiene una constante

de tiempo claramente más chica que el sistema anterior y esto se deduce por un $|\lambda_{1,2}|$ mucho más chico que para el sistema anterior.




Figure 99: $\alpha = \frac{4}{3}; \beta = -\frac{25}{32}$

Se vuelve a apreciar un carácter oscilante para el sistema debido a $\alpha^2 + 4 \cdot \beta = -1.34 < 0$.




Figure 100: $\alpha = -1; \beta = \frac{1}{2}$




Figure 101: $\alpha = -\frac{1}{3}; \beta = -\frac{1}{8}$




Figure 102: $\alpha = \frac{1}{10}; \beta = \frac{1}{20}$




Figure 103: $\alpha = 1; \beta = -\frac{1}{4}$

8.4 Respuesta al escalón




Figure 104: $\alpha = 1; \beta = -\frac{1}{2}$




Figure 105: $\alpha = \frac{1}{3}; \beta = -\frac{1}{8}$




Figure 106: $\alpha = \frac{4}{3}; \beta = -\frac{25}{32}$

9 Downsampling

Se escribió la función decimate(x, m) en python. Se agregó la posibilidad de que la función grafique el espectro original y el de la señal a la que se le aplicó la decimación.

Se verificó que esta función sirviese para enteros positivos y negativos.

$$x_1(n) = \sin\left(2\pi \cdot \frac{0.125}{2} \cdot n\right) \text{ decimada}$$

A continuación se muestra el gráfico de la función $x_1(n) = \sin\left(2\pi \cdot \frac{0.125}{2} \cdot n\right)$, $\forall n \in [-50; 50]$:




Figure 107: $x_1(n) = \sin\left(2\pi \cdot \frac{0.125}{2} \cdot n\right)$

Se le aplica a esta función un escalamiento por $m=4$ con el programa escrito, de manera tal que $x'_1(n) = x_1(4 \cdot n) = \sin\left(8\pi \cdot \frac{0.125}{2} \cdot n\right) = \sin\left(\frac{\pi}{2} \cdot n\right)$, como se muestra en la siguiente imagen:




Figure 108: $x'_1(n) = x_1(4 \cdot n)$

Se comparan los espectros de las señal original y la decimada. Se observa un escalamiento de la función de la frecuencia por un factor de $a = \frac{1}{m}$ y una reducción en la amplitud del espectro por un factor de a , siguiendo la fórmula: $F[x(m \cdot n)](f) = F[x(n)](\frac{f}{m})\frac{1}{m}$




Figure 109: Espectros de la señal original y la decimada. Señal original en azul.

Dado que la señal $x'_1(nT)$ es la señal $x(t)$ muestreada con un período de muestreo 4 veces más grande ($x'_1(nT) = x_1(n \cdot 4T)$), se muestran los puntos muestreados de la función $x(n)$:




Figure 110: Señal $x_1(t)$ muestreada con un período de T y de $4T$, según el programa escrito

$$x_2(n) = \sin(2\pi \cdot 0, 25 \cdot n) \text{ decimada}$$

A continuación se muestra el gráfico de la función $x_2(n) = \sin(2\pi \cdot 0, 25 \cdot n)$, $\forall n \in [-50; 50]$:




Figure 111: $x_2(n) = \sin(2\pi \cdot 0, 25 \cdot n)$

Se le aplica también a esta función un escalamiento por $m=4$ con el programa escrito, de manera tal que $x'_2(n) = x_2(4 \cdot n) = \sin(8\pi \cdot 0, 25 \cdot n) = \sin(2 \cdot n) = 0$, como se muestra en la siguiente imagen:




Figure 113: Señal $x_2(t)$ muestreada con un período de T y de $4T$, según el programa escrito




Figure 112: $x'_2(n) = x_2(4 \cdot n)$

Se muestran los puntos muestreados de la función $x_2(n)$ como anteriormente para $x_1(n)$:

Se comparan los espectros de las señal original y la decimada:




Figure 114: Espectros de $X'_2(f)$ y $X_2(f)$. $X_2(f)$ en azul, $X'_2(f)$ en naranja

10 Retardo de Grupo

10.1 Filtros FIR

Los filtros FIR (Finite Impulse Response) son filtros de respuesta impulsiva finita. El filtro de la consigna resulta ser un filtro FIR, y en particular nos interesa estudiar aquellos filtros FIR sin distorsión de fase, es decir, aquellos filtros cuya fase sea lineal en función de la frecuencia, o cuyo retardo de grupo sea constante.

10.2 Filtro de fase lineal

Según el libro Discrete Time Signal Processing, de Openheim y Schafer (libro de la bibliografía de la cátedra), los filtros FIR de fase lineal se dividen en cuatro tipos básicos según la forma de la respuesta impulsiva que los caracteriza.

1. Filtro de fase lineal de Tipo I: La respuesta impulsiva $a(n)$ del filtro cumple con $a(n) = a(m - n)$, con $m = 2k$, $k \in \mathbb{N}$.
2. Filtro de fase lineal de Tipo II: La respuesta impulsiva $a(n)$ del filtro cumple con $a(n) = a(\frac{m-1}{2} - n)$, con $m = 2k + 1$, $k \in \mathbb{N}$.
3. Filtro de fase lineal de Tipo III: La respuesta impulsiva $a(n)$ del filtro cumple con $a(n) = -a(m - n)$, con $m = 2k$, $k \in \mathbb{N}$.
4. Filtro de fase lineal de Tipo IV: La respuesta impulsiva $a(n)$ del filtro cumple con $a(n) = -a(\frac{m-1}{2} - n)$, con $m = 2k + 1$, $k \in \mathbb{N}$.

10.3 Análisis de filtros de fase lineal de Tipo I y II

Procedemos a demostrar por qué los filtro de tipo I y II son filtros de fase lineal:

Sea $h(n) \in \mathbb{R}/h(n) = h(-n)$, con $n \in \mathbb{Z}$. Entonces, su transformada de fourier $H(f)$ será $H(f) \in \mathbb{R}/H(f)=H(-f)$, por lo que $|H(f)|=|H(-f)|$.

Sea entonces un filtro discreto realizable de la forma $y(n)=\sum_{n=0}^m a_j \cdot x(n - j)$, con $a_j \in \mathbb{R}$, $m \in \mathbb{N}$ de manera tal que $a_j = a_{m-j}$. La respuesta impulsiva $a(n)$ del filtro estará dada entonces por sus coeficientes, que describen una función simétrica con respecto a algún valor $k \in \mathbb{N}$. Luego, $a(n) = h(n - k)$, $h(n)$ par. Entonces, si $A(f)$ es la transformada de fourier de $a(n)$, notamos que $A(f)=H(f) \cdot e^{i2\pi f \cdot k}$. De aquí obtenemos las siguientes propiedades para $A(f)$:

- $|A(f)| = |H(f)|$, función real y par.
- Como $H(f)$ es una función real, entonces la fase de $A(f)$ será lineal con respecto a la frecuencia y por lo tanto su retardo de grupo τ_g será constante.
- Dada la propiedad anterior, como la fase de $A(f)$ será de la forma $h+2\pi f \cdot k$, entonces $\tau_g=k$, que tomando el período de muestreo de la señal T , será $\tau_g=kT$.

10.4 Análisis de un filtro particular

Dado el filtro de consigna descripto por la ecuación:\par

$$y(nT)=x(nT) + 2x(nT - T) + 3x(nT - 2T) + 4x(nT - 3T) + 3x(nT - 4T) + 2x(nT - 5T) + x(nT - 6T).$$

Observamos que su respuesta impulsiva $a(n)$ resulta ser simétrica con respecto a $k=3$, por lo que cae dentro del caso particular descripto anteriormente y por ende su retardo de grupo será constante. En particular, dado que $a(n)=a(m-n)$, $\forall n \in [0; m]$, su retardo de grupo será $\tau_g=3T$.