b) Circuitos Secuenciales Síncronos (CSS)

i) Introducción.

Los Circuitos Secuenciales Síncronos (**CSS**) son aquellos que funcionan mediante un reloj común para todos los FF´s. Tanto las Entradas como las Salidas son **PULSOS.** A los Circuito Secuenciales Síncronos se les llama también Circuitos Secuenciales **MODO RELOJ.**

ii) Conceptos.

- Estado

Un Estado es una condición interna del circuito secuencial; el estado esta dado por las condiciones de los FF's del circuito en un Tiempo dado.

- Tabla de Estados


Es una forma tabular de representar el funcionamiento del circuito secuencial e incluye los estados y las condiciones de entrada y salida.

- Tabla de Transición

Es una tabla binaria de estados y contiene la misma información que la Tabla de Estados.


- Diagrama de estados (AUTOMATA)

Es una representación gráfica del funcionamiento del circuito secuencial y contiene la misma información que la Tabla de Estados y la Tabla de Transición.



EJEMPLO 1: DISEÑAR UN CIRCUITO SECUENCIAL SINCRONO (CSS) QUE ACTUE COMO CERRADORA DE COMBINACIÓN, DE TAL FORMA QUE GENERE UNA SALIDA IGUA A "1" CUANDO DETECTE LA SIGUIENTE SECUENCIA DE ENTRADA: "1","0","1","0"

PRIMER PASO (DIAGRAMA DE ESTADOS)



PROF: ING. ROBERTO FEDERICO MANDUJANO WILD

SEGUNDO PASO (TABLA DE ESTADOS)

	ECTADO CICILIENTE			
X	ESTADO SIGUIENTE			
ESTADO PRESENTE	0 1			
q _o	q₀/0	q ₁ /0		
q ₁	q ₂ /0 q ₁ /0			
q ₂	q₀/0	q ₃ /0		
Q₃	q₀/1	q ₁ /0		

TERCER PASO (NUMERO DE FF's)

n

Número de Estados = 2 donde n = núm. de FF's

Para nuestro ejemplo:

4 = 2 **2 FF's**

NOTAS: 1.- En la expresión:

2


Número de Estados = 2

n es entero superior.

2.- Si tengo una sola entrada existen 2 líneas de transición, es decir, que si tengo X líneas de entrada tendramos 2 líneas de transición, por ciomple si tengo 2 líneas de entrada tendramos

entrada tendremos 2 líneas de transición , por ejemplo si tengo 2 líneas de entrada tendremos:

2 = 4 líneas de transición



CUARTO PASO (ASIGNACION BINARIA)

 $q_0 = 0 0$

q = 01

q = 11

 $q_{3} = 10$

NOTA 1: Si tengo 4 estados necesito 2 bits para nombrar a los estados, cada bit representa un FF (y_1, y_0) .

NOTA 2:La asignación binaria puede ser como uno quiera, pero conviene en forma de **GRAY**

QUINTO PASO (TABLA DE TRANSICION)

X	(y1, y0)t+1		SALI	DA Z
(y1, y0)t	0	1	0	1
0 0	0 0	0 1	0	0
0 1	11	0 1	0	0
11	0 0	10	0	0
10	0 0	0 1	1	0

SEXTO PASO (SELECCIÓN DEL TIPO DE FF)

FF RS, ¿QUE NECESITO SABER?

TABLA DE EXCITACION

Qt—	Q T+1	S	R
0	0	0	Χ
0	1	1	0
1	0	0	1
1	1	Χ	0

NOTA 3: Cualquier circuito secuencial síncrono (**CSS**) se puede implementar con cualquier tipo de FF, e inclusive con más de un tipo de FF.

ADEMAS: En la buena selección del tipo de FF estará el **tamaño de la implementación!!!!**


SEPTIMO PASO (FUNCIONES BOOLEANAS)

¿QUE NECESITO?

X	(y1, y0)t+1		SALIDA Z	
(y1, y0)t	0	1	0	1
0 0	0 0	0 1	0	0
0 1	11	0 1	0	0
11	0 0	10	0	0
10	0 0	0 1	1	0


Qt	Q _{T+1}	S	R
0	0	0	Χ
0	1	1	0
1	0	0	1
1	1	Χ	0

PARA FF₁



 $R_1=y_0'+y_1X'$

PARA FF₀




 $R_0 = y_1 y_0$

PARA LA SALIDA Z

	y ₁ y ₀				
X		00	01	11	10
	0	0	0	0	1
	1	0	0	0	0

 $Z=y_1y_0'X'$

OCTAVO PASO (IMPLEMENTACION)




EJEMPLO 2: DISEÑAR UN DETECTOR DE ERRORES DE CODIGO EX-3 EN UN SISTEMA SECUENCIAL. LA INFORMACIÓN LLEGA DEL BIT MAS SIGNIFICATIVO AL MENOS SIGNIFICATIVO. EL ERROR SE DETECTA EL TERMINAR EL DATO DE ENTRADA.

PRIMER PASO (ENTENDER EL PROBLEMA)


¿QUIEN YA LO ENTENDIO?

Α	В	С	D	f error
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

SEGUNDO PASO (DIAGRAMA DE ESTADOS)




TERCER PASO (MINIMIZACION POR INSPECCION)



CONSIDERACIONES:

- 1.- Observar si el o los estados finales son equivalentes al estado inicial (generalmente si).
- 2.-Por limpieza del diagrama es válido etiquetar más de una vez las líneas de transición.
- 3.-Observar que estados son equivalentes, esto es: A ENTRADAS IGUALES, SALIDAS IGUALES, TRANSICION IGUAL.
- 4.-Realizar la consideración anterior desde el estado final hacia atrás tantas veces sea necesario



CUARTO PASO, QUINTO,

TAREA!!!!!!

This document was created with Win2PDF available at http://www.win2pdf.com. The unregistered version of Win2PDF is for evaluation or non-commercial use only. This page will not be added after purchasing Win2PDF.