

al VLSI to de Computa Manual de Prácticas Diseño Digital ÓN SERIAL y a la capacidad de emplear recursos de hardware mínimos, un módulo RX en la y a la capacidad de empreur recursos de mardware mínimos, un módulo RX en la comunicación UART permite a su vez una amplia gama de aplicaciones electrónicas y de r (RX), usado en ver Transmitter), la es importante resaltar que en este punto, será posible observar que la implementación de cietema será más simple que en el caso del transmisor, en donde gran para de la transmisor. arquitectura de un Es importante resaltar que en el caso del transmisor, en donde gran parte de la lógica Mostrar su mota. La figura 9.2 muestra los bloques funcionales del sistema Receptor, donde las señales se La figura 9.2 muestran como flechas de color azul, mientras que las terminales físicas se muestran en sea capaz de FPGA y el FPGA y la BLOQUES FUNCIONALES: -Serial. La RX_WIRE Flag Recibe reloi dato LEDS(7:0) Figura 9.2. Bloque funcional del sistema receptor serial

La figura 9.3 muestra la parte entidad del sistema receptor de comunicación serial. Las terminales físicas corresponden al reloj maestro del FPGA de 50 MHz, 8 LEDS y la línea de recepción (RX_WIRE).

tada

ello





Figura 9.4. Parte declaratoria en la arquitectura del sistema receptor serial

end

Finalm

serial.

La figura 9.5 presenta el código del proceso "RX_dato", correspondiente a la descripción del bloque funcional "Recibe dato". Dicho proceso es el encargado de generar la velocidad de transmisión "Baudrate" y recibir los bits asociados al dato proveniente de la terminal física RX_WIRE, para posteriormente ser transferido a los 8 LEDS.



```
baud<="011";
with (baud) select

PRE_val <= 41600 when "000", -- 1200 bauds
20800 when "001", -- 2400 bauds
10400 when "010", -- 4800 bauds
5200 when "011", -- 9600 bauds
2600 when "100", -- 19200 bauds
1300 when "101", -- 38400 bauds
866 when "110", -- 57600 bauds
432 when others; --115200 bauds
end architecture behaivoral;
```

