

FACULTAD DE INGENIERÍA

DIVISIÓN DE INGENIERÍA ELÉCTRICA

ING. ALEJANDRO SOSA FUENTES REPRESENTANTE DE LA DIVISION DE INGENIERÍA ELÉCTRICA. ANTE BL COSLDI FACULTAD DE INGENIERÍA.

PRESENTE.

Carco dela academia

Par este conducto le informamos que la academia de Diseño Digital VLSI, concluyó la elaboración y la Par este conducto le informatico que en 2019 la revisión de las prácticas Diseño VI.SI, material requerido para el plan de estudios 2016, que en 2019-1 se impartirá por vez primera.

Estuerro que soma parte del proceso de homologación de la gestión de laboratorios, en el marco de acciones del plan de desarrollo 2015 -2019 de esta Facultad.

Las prácticas que se le entregan son un testimonio del compromiso y profesionalismo de los academicos, que participan en la academia Discrio Digital VLSI, en la búsqueda de elevar la calidad de la docencia y favorecer el aprendizaje de los estudiantes, plasmando sus experiencias y sus conocimientos en esta publicación.

Agradeciendo de antemano la atención prestada.

ATENTAMENTE.

"POR MI RAZA HABLARÁ EL ESPÍRITU".

Cindad Universitaria, Cd. Mx., a 29 de Agusto del 2017

COORDINADORA DE LA ACADEMIA DISEÑO DIGITAL VLSI

MIL CHAVEZ RODRIGUEZ NORMA ELVA FIRMA

INTERANTES DE LA ACADEMIA DISENO DIGITI M.I. Flores Olvera Vicente Firma

All Fonces Chivez Flizabeth Firma

M.I. Gostara Rodriguez Maria del Socorro El rimi

M.I. Ibarre Carrille Mario Firma

M.I. Pricio Melendez Rafael Firma

M.I. Ramirez Chavarria Roberto Firma

UNAM RECIBIDO FACULTAD OF INIGH MIETA

11 SEP 2017

SECRETAINA GENERAL

COP. DR CARLOS A. ESCALANTE SANDOVAL, DIRECTOR FACULTAD DE INGENIERIA, UNAM.

Práctica 1. DISEÑO DE UN RELOJ DIGITAL

OBJETIVO:

OBJETIVO:

Demostrar a los estudiantes que en un FPGA las declaraciones concurrentes se efectúan al mismo tiempo (en paralelo). Implantar operaciones concurrentes mediante el diseño de un mismo licingo de un reloj digital, en donde el orden de escritura en las instrucciones concurrentes no afecta el resultado de síntesis o de simulación.

ESPECIFICACIONES:

Utilizando un FPGA y 4 displays de 7 segmentos, diseñar un reloj digital, el cual visualice en los dos primeros displays las horas y en los siguientes dos, los minutos. Cada vez que se llegue a 23 horas con 59 minutos, se reiniciará el conteo de horas y minutos. La figura 1.1 muestra el diagrama del bloque de este sistema.

DIAGRAMA DE BLOQUES:




Figura 1.1. Diagrama de bloques del sistema reloj digital[1]

Un FPGA puede configurarse con muchos bloques funcionales en lenguaje VHDL que estén ejecutando acciones a la vez. A estas acciones ejecutándose al mismo tiempo se le llama ejecución concurrente.

Las señales son declaraciones necesarias cuando se ejecutan instrucciones concurrentes, debido a que ellas unen los bloques funcionales.

La figura 1.2 muestra los bloques funcionales del sistema reloj digital donde las señales se muestran con flechas de color azul.

BLOQUES FUNCIONALES:




Figura 1.2. Bloques funcionales del sistema reloj digital [1]

La figura 1.3 muestra la entidad del sistema reloj digital.

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
entity reldig is
Port (reloj: in std_logic;
AN: out std_logic_vector (3 downto 0);
end reldig;

L: out std_logic_vector (6 downto 0));
```

Figura 1.3. Entidad del sistema reloj digital

```
La figura 1.4 muestra la parte declaratoria de la arquitectura en el sistema reloj digital.
architecture behavioral of reldig is
   signal segundo: std_logic;
   signal rapido: std_logic;
   signal n: std_logic;
   signal Qs: std_logic_vector(3 downto 0);
signal Qum: std_logic_vector(3 downto 0);
   signal Qum: std_logic_vector(3 downto 0);
signal Odm: std logic vector(3 downto 0);
  signal Qdm: std_logic_vector(3 downto 0);
signal odm: std_logic;
  signal e: std_logic;
  signal Qr: std_logic_vector(1 downto 0);
  signal Quh: std_logic_vector(3 downto 0);
signal odh: std_logic_vector(3 downto 0);
  signal Qdh: std_logic_vector(3 downto 0);
 signal z: std_logic;
 signal u: std_logic;
 signal d: std_logic;
 signal reset: std_logic;
```

Figura 1.4. Parte declaratoria en la arquitectura del sistema reloj digital

La figura 1.5 muestra la parte operatoria de la arquitectura en el sistema reloj digital.

Division de Ingenieria Electrica

```
visor: process (1010),
variable cuenta: std_logic_vector(27 downto 0) := X"0000000";
     divisor: process (reloj)
   begin
        if rising_edge (reloj) then
     begin
          if cuenta=X"48009E0" then
             cuenta:= X"0000000";
          else
            cuenta:= cuenta +1;
         end if;
      end if;
      segundo <= cuenta(22);
      rapido <= cuenta(10);
   end process;
  unidades: process (segundo)
     variable cuenta: std_logic_vector(3 downto 0) := "00000";
 begin
    if rising edge (segundo) then
       if cuenta ="1001" then
          cuenta:="00000";
          n <= '1';
       else
          cuenta:= cuenta +1;
          n <= '0';
      end if;
   end if;
   qum <= cuenta;
end process;
```

Figura 1.5. Parte operatoria de la arquitectura del sistema reloj digital

```
Manual de prácticas Diseño Digital VLSI
                 Division de Ingenierra Electrica
                                                Departamento de Computación
             decenas: process (n)
               cenas: process (n)
cenas: process (n)
variable cuenta: std_logic_vector(3 downto 0) := "0000";
               if rising_edge (n) then
                 if cuenta ="0101" then
                   cuenta:="0000";
                   e <= '1';
                 else
                   cuenta:= cuenta +1;
                   e<= '0';
                end if;
             end if;
             Qdm <= cuenta;
          end process;
          HoraU: Process(E, reset)
            raU: Process(E, 12:
variable cuenta: std_logic_vector(3 downto 0):="0000";
         begin
           if rising_edge(E) then
              if cuenta="1001" then
                 cuenta:= "0000";
                 Z<='1';
             else
                cuenta:=cuenta+1;
                Z<= '0';
             end if;
         end if;
         if reset='1' then
            cuenta:="0000";
         end if;
         Quh <= cuenta;
        U<=cuenta(2);
     end Process;
    HoraD: Process(Z, reset)
       variable cuenta: std_logic_vector(3 downto 0):="0000";
    begin
      if rising edge(Z) then
         if cuenta="0010" then
             cuenta:= "0000";
         else
            cuenta:=cuenta+1;
         end if;
     end if;
    if reset='1' then
        cuenta:="0000";
    end if;
    Qdh<=cuenta;
   D <=cuenta(1);
end Process;
```

00000

Figura 1.5. (continuación) Parte operatoria de la arquitectura del sistema reloj digital

```
Manual de prácticas Diseño Digital VLSI
         Division de Ingenierra Electrica
                                            Departamento de Computac
     decenas: process (n)
        cenas: process (ii)
cenas: process (ii)
cenas: process (ii)
cenas: process (ii)
variable cuenta: std_logic_vector(3 downto 0) := "00000";
variable cuenta: (n) then
        if rising_edge (n) then
          if cuenta ="0101" then
             cuenta:="0000";
             e <= '1';
             cuenta:= cuenta +1;
             e<= '0';
          end if;
       end if;
       Qdm <= cuenta;
    end process;
    HoraU: Process(E, reset)
       variable cuenta: std_logic_vector(3 downto 0):="00000";
      if rising_edge(E) then
         if cuenta="1001" then
            cuenta:= "00000";
             Z<='1';
         else
            cuenta:=cuenta+1;
            Z<='0';
         end if;
      end if;
      if reset='1' then
                                         u= menta(2)
         cuenta:="00000";
     end if;
     Quh <= cuenta;
     U<=cuenta(2);
  end Process;
  HoraD: Process(Z, reset)
     variable cuenta: std_logic_vector(3 downto 0):="00000";
  begin
     if rising edge(Z) then
        if cuenta="0010" then
           cuenta:= "00000";
        else
           cuenta:=cuenta+1;
        end if;
    end if;
    if reset='1' then
       cuenta:="00000";
   end if;
   Qdh<=cuenta;
   D <=cuenta(1);
end Process;
```

Figura 1.5. (continuación) Parte operatoria de la arquitectura del sistema reloj digital

```
Division de Ingeau
                                 Uurita = 0700
   inicia: process (U,D)
     reset <= (U and D);
    ontrapid: process (rapido) vector(1 downto 0) := "00"; variable cuenta:
  Contrapid: process (rapido)
     if rising_edge (rapido) then
       cuenta:= cuenta +1;
     end if;
    Qr <= cuenta;
  end process;
 muxy: process (Qr)
    if Qr = "00" then
 begin
       Qs<= Qum;
    elsif Qr = "01" then
       Qs<= Qdm;
    elsif Qr = "10" then
      Qs<= Quh;
    elsif Qr = "11" then
      Qs<= Qdh;
    end if;
 end process;
 seledisplay: process (Qr)
 begin
    case Qr is
      when "00" =>
         AN<= "1110";
      when "01" =>
        AN<= "1101";
      when "10" =>
        AN<= "1011";
      when others =>
        AN<= "0111";
   end case;
end process;
with
      Qs select
  L <= "10000000" when "00000",
       "1111001" when "0001",
      "0100100" when "0010",
      "0110000" when "0011",
      "0011001" when "0100",
      "0010010" when "0101",
      "0000010" when "0110",
```

Figura 1.5. (continuación) Parte operatoria de la arquitectura del sistema reloj digital

ACTIVIDADES COMPLEMENTARIAS:

1.- El alumno diseñará un reloj digital con alarma, en el cual se active una señal sonora 1. El alumno cuya intensidad vaya aumentando que el usuario apague el sistema.

2-El alumno diseñará un reloj digital que trabaje en sentido contrario a las manecillas del 2-El alumno de las manecillas de reloj, lo que significa que va a descontar tiempo empezando en un valor preseleccionado por el usuario.