M. Marion of

and a posibilidad pertos o módulos Pa

discho. Asi, el disch antigurado para r

Lafigura 8.2 mus

mestra como

color rojo. Cad

a arquitectura

BLOQUES FI

Práctica 8.
DISEÑO DE UN TRANSMISOR PARA COMUNICACIÓN SERIAL

ORJETIVO:

Demostrar a los estudiantes mediante el diseño de un módulo transmisor (TX), empleado en Demostrar a los estudiantes de la composition de la deficiencia de su presencia en la arquitecto de la composition de la arquitecto de la arquitecto de la composition de la arquitecto de la arq comunicaciones de upo se la importancia de su presencia en la arquitectura de un utilidad de este módulo, así como la importancia de su presencia en la arquitectura de un utilidad de este módulo, así como la importancia de su presencia en la arquitectura de un utilidad de este módulo, así como la importancia de su presencia en la arquitectura de un utilidad de este módulo, así como la importancia de su presencia en la arquitectura de un utilidad de este módulo, así como la importancia de su presencia en la arquitectura de un utilidad de este módulo, así como la importancia de su presencia en la arquitectura de un utilidad de este módulo, así como la importancia de su presencia en la arquitectura de un utilidad de este módulo, así como la importancia de su presencia en la arquitectura de un utilidad de este módulo, así como la importancia de su presencia en la arquitectura de un utilidad de este módulo, así como la importancia de un utilidad de este módulo, así como la importancia de un utilidad de este módulo, así como la importancia de un utilidad de este módulo, así como la importancia de un utilidad de este módulo, así como la importancia de un utilidad de este módulo, así como la importancia de un utilidad de este módulo, así como la importancia de un utilidad de este módulo. procesador para aplicaciones electrónicas en envío de información.

Utilizando un FPGA y un switch de 4 posiciones, diseñar un módulo Transmisor serial, el cual sea capaz de leer el valor binario del switch, procesarlo en el FPGA y posteriormente enviarlo a una computadora personal, en donde el dato deberá estar en formato hexadecimal. La conexión entre el FPGA y la computadora deberá realizarse empleando un circuito convertidor USB TTL-Serial. La figura 8.1 muestra el diagrama de bloques del sistema.

## DIAGRAMA DE BLOQUES:





Figura 8.1. Diagrama de bloques para la comunicación serial

Un FPGA es un dispositivo lógico programable, el cual posee la característica de no contar con una arquitectura fija como en el caso de un procesador. Dicha característica trae




Digital VLSI UNICACIÓN SERIAL posibilidad de diseñar arquitecturas reconfigurables en donde la cantidad de modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos TV de modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos en modulos periféricos puede ser establecida de acuerdo a las escapaciones en modulos en modul ossibilidad de cantidad de comunicación UART puede se cantidad de comunicación UART puede se cantidad de cantidad o transmisor (TX), empleado en poertos o módulos per acuerdo a las específicaciones de procedo a las espe per Asi, el discribinatorio UART puede ser elaborado y describinado para realizar tareas específicas consumiendo el mínimo de recursos posible sonfigurado para realizar tareas específicas consumiendo el mínimo de recursos posible sonfigurado para realizar tareas específicas consumiendo el mínimo de recursos posible sonfigurado para realizar tareas específicas consumiendo el mínimo de recursos posible sonfigurado para realizar tareas específicas consumiendo el mínimo de recursos posible sonfigurado para realizar tareas específicas consumiendo el mínimo de recursos posible sonfigurado para realizar tareas específicas consumiendo el mínimo de recursos posible sonfigurado para realizar tareas específicas consumiendo el mínimo de recursos posible sonfigurado para realizar tareas específicas consumiendo el mínimo de recursos posible sonfigurado para realizar tareas específicas consumiendo el mínimo de recursos posible sonfigurado para realizar tareas específicas consumiendo el mínimo de recursos posible sonfigurado para realizar tareas específicas consumiendo el mínimo de recursos posible sonfigurado para realizar tareas específicas el mínimo de recursos posible sonfigurado para realizar tareas específicas el mínimo de recursos posible sonfigurado para realizar tareas el mínimo de recursos posible sonfigurado para realizar tareas el mínimo de recursos posible sonfigurado para realizar tareas el mínimo de recursos posible sonfigurado para realizar tareas el mínimo de recursos posible sonfigurado para realizar tareas el mínimo de recursos posible sonfigurado para realizar tareas el mínimo de recursos posible sonfigurado para realizar tareas el mínimo de recursos posible sonfigurado para realizar el mínimo de recursos el mínimo de recurso de realizar el mínimo de recurso e Pus Receiver Transmitter), la apolifigurado para 8.2 muestra los bloques funcionales del sistema Transmisor, donde las señales se como flechas de color azul, mientras que las terminales físicas como flechas de color azul de color ncia en la arquitectura de un la figura 8.2 interpreta de color azul, mientras que las terminales físicas se muestran en cada bloque funcional corresponde a un proceso que debecé. muestran colle l'accordination de l'accordination d la arquitectura. ódulo Transmisor serial, el BLOQUES FUNCIONALES: el FPGA y posteriormente SW(3:0) star en formato rá realizarse empleando un INICIO Flag Ргерага agrama de bloques del Envia comunicación dato(9:0) dato pulso dato\_bin(3:0) Divisor Deco bin-TX\_WIRE 1Hz hex LED

Figura 8.2. Bloques funcionales del sistema transmisor serial

La figura 8.3 muestra la parte entidad del sistema transmisor de comunicación serial. Las terminales físicas corresponden al reloj maestro del FPGA de 50 MHz, cuatro bits de un switch, un LED testigo y la línea de transmisión (TX WIRE).

rial

stica de no contar ística trae



comun

transf

line

La figura 8.5 muestra el proceso "TX\_divisor" asociado al bloque funcional "Divisor 1 Hz". Éste se encarga de generar una señal denominada "pulso", la cual indica al siguiente proceso cuando es que debe preparar el dato que será transmitido. La configuración mostrada envía un dato cada segundo.





Figura 8.6. Proceso TX\_prepara del sistema transmisor serial




dato bis

with (da hex

Figura 8.7. Proceso TX\_envia del sistema transmisor serial

Finalmente, la figura 8.8 muestra la última parte de la arquitectura del sistema transmisor serial, en donde se realiza la lectura y decodificación del valor binario leído en el switch, para su correspondiente transformación al código ASCII que será transmitido. Así mismo, se presenta la selección de la velocidad de transmisión mediante la señal "baud" dentro de una lista sensible.

p .



El alumno diseñará un sistema capaz de enviar el valor del switch en forma binaria, es decir cuatro caracteres, uno por bit leído. La forma en que la secuencia de texto que deberá ser visualizado en la computadora es: Valor binario=XXXX, donde XXXX representa el número de 4 bits.

en el switch.

. Así mismo,

d" dentro de