## <u>Личный кабинет</u> / Мои курсы / <u>ИПО для СРВиИВ (ч1) (2022-2023)</u> / <u>Модуль DSP (Хусаинов Н.Ш.)</u> / <u>Тест-1.2.2</u>

Тест начат	Четверг, 9 марта 2023, 14:51	
Состояние	Завершены	
Завершен	Четверг, 9 марта 2023, 15:04	
Прошло времени	13 мин. 16 сек.	
Баллы	6,50/12,00	
Оценка	<b>1,08</b> из 2,00 ( <b>54</b> %)	
Вопрос <b>1</b> Выполнен Баллов: 1,00 из 1,00		
Выполнение полн переход на обраб Тактовая частота г гарантированно у	итм, предполагающий поэлементную (sample-based) обработку сигнала. ого цикла обработки прерывания при поступлении очередного отсчета (пробуждение из спящего режима и отчик, выполнение обработчика, возврат из обработчика, переход в спящий режим) занимает 100 тактов. процессора – 50 МГц. Какая допустима максимальная частота дискретизации сигнала, чтобы процессор спевал выполнить полный цикл обработки до поступления следующего отсчета? иде одного числа в Герцах, без указания единицы измерения.	и
Вопрос <b>2</b> Выполнен Баллов: 0,33 из 1,00		
<ul> <li>а. Вложенные</li> <li>b. Таблица вег</li> <li>с. Регистр указ</li> <li>d. Временная</li> <li>✓ е. Таблица вег</li> <li>f. Включения спроцессор м</li> <li>✓ g. Регистры Аб</li> </ul>	ректные утверждения, касающиеся обработки прерываний в SHARC ADSP прерывания не поддерживаются кторов прерываний содержит адреса обработчиков прерываний вателя временной маски IMASKP содержит адрес последнего вызванного обработчика прерывания маска прерывания формируется по значениям регистров IMASK и IMASKP кторов прерываний содержит обработчики прерываний бита глобального разрешения прерываний IRPTEN (в регистре MODE1) недостаточно для того, чтобы мог вызвать обработчик прерывания	
прерывания	1	0
	ботчик прерываний никогда не может занимать более 4-х слов в памяти. Если он занимает больше 4-х слов, ьно нужно передать управление в другую область памяти, где хранится остальная часть обработчика	

Вопрос <b>3</b> Выполнен
Баллов: 1,00 из 1,00
Выберите все утверждения, корректные для команды DO UNTIL в процессоре SHARC ADSP
🗹 а. инициализирует сразу три аппаратных стека значениями, обеспечивающими выполнение цикла
☑ b. является первой командой тела цикла
<ul> <li>□ d. используется только для задания цикла по счетчику</li> </ul>
<ul> <li>☑ е. в зависимости от выполнения или невыполнении условия, указанного после UNTIL может сразу передать управление на первую инструкцию за телом цикла (т.е. реализовать обход цикла, если условие не выполняется)</li> </ul>
☐ f. проверяет выполнение условия выхода из цикла
g. используется для задания как цикла по счетчику, так и цикла по условию
<ul><li>□ h. определяет условие продолжения цикла</li></ul>
Вопрос <b>4</b>
Баллов: 0,00 из 1,00
Реализован алгоритм, предполагающий покадровую (frame-based) обработку сигнала. Размер кадра (количество отсчетов на один кадр) – 100.
Выполнение полного цикла обработки прерывания при поступлении очередного отсчета (пробуждение из спящего режима и переход на обработчик, выполнение обработчика, возврат из обработчика, переход в спящий режим) занимает 50 тактов.
Выполнение полного цикла обработки прерывания с реализацией алгоритма обработки кадра (при накоплении полного кадра) занимает 5000 тактов.
Тактовая частота процессора - 50 МГц. Какая допустима максимальная частота дискретизации сигнала, чтобы процессор гарантированно успевал выполнить обработку данных?
Ответ укажите в виде одного числа в Герцах, без указания единицы измерения.
Ответ:
5000

Вопрос <b>5</b> Выполнен Баллов: 1,00 из 1,00
Dalinos. 1,00 us 1,00
Когда проверяется условие выхода из цикла для циклов длиной 3 и более инструкций?
🔾 а. в начале процессорного такта, соответствующего выполнению последней инструкции тела цикла
<ul> <li>b. в начале процессорного такта, соответствующего выполнению третьей с конца инструкции тела цикла</li> </ul>
<ul> <li>с. в конце процессорного такта, соответствующего выполнению последней инструкции тела цикла</li> </ul>
<ul> <li>d. момент выполнения проверки зависит от типа цикла (по счетчику или по арифметическому условию)</li> </ul>
🔾 е. в конце процессорного такта, соответствующего выполнению второй с конца инструкции тела цикла
○ f. в начале процессорного такта, соответствующего выполнению второй с конца инструкции тела цикла
Og. в конце процессорного такта, соответствующего выполнению третьей с конца инструкции тела цикла
Вопрос <b>6</b> Выполнен
Баллов: 0,50 из 1,00
Выберите все корректные утверждения, связанные с ограничениями на организацию циклов в SHARC ADSP.  а. при принудительном выходе из вложенного цикла осуществляется выход сразу и из внешнего цикла  b. получение бесконечного цикла возможно только в случае цикла по условию  с. последние 3 инструкции тела цикла не могут содержать никакие команды, связанные с переходами, вызовами, возвратами, иначе будет ошибка компиляции
<ul> <li>□ d. потеря производительности при выполнении циклов возможны только для циклов по условию</li> </ul>
☑ е. если нужно досрочно прерывать выполнение цикла, то нужно из тела цикла выполнить команду перехода на внешнюю инструкцию с модификатором (LA)

Bonpoc <b>7</b>
Выполнен
Баллов: 1,00 из 1,00
Выберите все утверждения, справедливые для команд перехода (вызова, возврата) в SHARC ADSP
<ul><li>а. задержанный переход задается с помощью указания (db) в конце инструкции</li></ul>
☑ b. при вызове подпрограммы адрес возврата сохраняется в стеке статуса
🗹 с. задержанный переход (вызов, возврат) и обычный переход выполняются одинаковое количество тактов
<ul> <li>d. при возврате из подпрограммы адрес возврата указывается в инструкции</li> </ul>
<ul> <li>е. количество тактов, в течение которых выполняется переход (вызов, возврат), определяется количеством ступеней конвейера процессора</li> </ul>
<ul> <li>f. способ возврата из подпрограмма (задержанный или обычный) должен совпадать со способом вызова подпрограммы (задержанный или обычный)</li> </ul>
g. есть ограничения на то, какие две инструкции могут быть записаны непосредственно после команды задержанного перехода (и выполнены до передачи управления на новый адрес)
Вопрос 8
Выполнен
Баллов: 0,00 из 1,00
В программе организованы два вложенных цикла. Где можно посмотреть количество оставшихся итераций внешнего цикла, если в данный момент процессор "находится" внутри вложенного цикла?
<ul> <li>а. ни в одном из регистров процессора</li> </ul>
<ul><li>○ b. в ином регистре процессора</li></ul>
○ с. в регистре CURLCNTR

Вопрос <b>9</b>
Баллов: 1,00 из 1,00
Выберите все виды алгоритмических конструкций (виды последовательностей выполнения команд), для выполнения которых в системе команд SHARC ADSP предусмотрены специальные инструкции
✓ d. возврат из процесса
✓ f. вызов обработчика прерывания
✓ h. возврат из обработчика прерывания
<ul> <li>і. выборка следующей инструкции по порядку (линейная последовательность)</li> </ul>
🧻 ј. проверка условия выхода из цикла и возврат (при необходимости) к началу цикла
Вопрос 10
Выполнен
Баллов: 0,67 из 1,00
Выберите все действия, которые выполняются при обнулении регистра TCOUNT процессора SHARC ADSP
<ul> <li>а. регистра TCOUNT уменьшается на 1 каждый процессорный цикл (если инструкция выполняется больше одного такта, то за время выполнения одной инструкции таймер декрементируется несколько раз)</li> </ul>
☑ b. в регистр TCOUNT загружается значение из регистра TPERIOD
<ul> <li>с. генерируются одновременно два сигнала прерывания - прерывание от таймера низкого уровня и прерывание от таймера высокого уровня</li> </ul>
d. запуск таймера осуществляется при размаскировании прерывания от таймерав регистре IMASK
🗌 е. генерируется один сигнал прерывания - прерывание от таймера
☐ f. регистра TCOUNT уменьшается на 1 при выполнении каждой инструкции программы

Вопрос 11		
Выполнен		
Баллов: 0,00 из 1,00		
В каком случае возможно получение бесконечного цикла? (укажите все варианты)		
<ul> <li>а. при инициализации счетчика цикла нулевым значением или отрицательным значением (для цикла по счетчику длиной 1 или 2 инструкции)</li> </ul>		
<ul> <li>□ b. при формировании нужного значения флагов во время выполнения той же инструкции, в которой они проверяются программным секвенсором (для цикла по условию любой длины)</li> </ul>		
<ul> <li>с. при инициализации счетчика цикла нулевым значением или отрицательным значением (для цикла по счетчику любой длины)</li> </ul>		
<ul> <li>d. при формировании нужного значения флагов непосредственно перед выполнением инструкции, в которой они проверяются программным секвенсором (для цикла по условию любой длины)</li> </ul>		
<ul> <li>е. при формировании нужного значения флагов после выполнения той же инструкции, в которой они проверяются программным секвенсором (для цикла по условию любой длины)</li> </ul>		
Bonpoc <b>12</b>		
Выполнен		
Баллов: 0,00 из 1,00		
Balliob. 0,00 vis 1,00		
При выполнении программы были последовательно выполнены три инструкции с вычислительными операциями: первая - с операцией ALU, вторая - с операцией Умножителя, третья - с операцией Сдвигателя. Если в ходе выполнения любой из этих операций произошло переполнение, то нам нужно вызвать процедуру с именем ERROR. Выберите вариант(ы), обеспечивающий правильную реализацию указанного сценария обработки.		
<ul> <li>а. после каждой из вычислительных операций нужно поместить команду условного вызова подпрограммы (с проверкой флага переполнения для соответствующего вычислительного устройства)</li> </ul>		
<ul> <li>□ b. после всех вычислительных операций нужно поместить одну команду условного вызова подпрограммы (с проверкой флага переполнения, который является общим для всех трех вычислительных устройств процессора)</li> </ul>		
<ul> <li>с. после всех вычислительных операций нужно поместить одну команду условного вызова подпрограммы с комбинацией по "И" мнемоник, обеспечивающих проверку флагов переполнения для каждого вычислительного устройства)</li> </ul>		
□ d. данный сценарий реализовать невозможно		
<ul> <li>е. сразу после всех вычислительных операций нужно в произвольном порядке поместить три команды условного вызова подпрограммы (в каждой - с проверкой флага переполнения для одного из вычислительных устройств)</li> </ul>		

**◄** Тест-1.2.1

Перейти на...