## Tesina di Sistemi Embedded Gruppo IV

Colella Gianni - Mat. M<br/>63/670 — Guida Ciro - Mat. M<br/>63/592 — Lombardi Daniele - Mat. M<br/>63/576

18 luglio 2017

# Indice

1	$\operatorname{Pro}$	getto finale Task 4
	1.1	Premessa
	1.2	Traccia
	1.3	Rappresentazione segnali e codice MATLAB
	1.4	Task 4 v1.0
		1.4.1 Design
		1.4.2 Codice
		1.4.3 Testbench
		1.4.4 Analisi soluzione
		1.4.5 Vantaggi e svantaggi
	1.5	Analisi singola su ogni componente
		1.5.1 Modulo quadro
		1.5.1.1 Aggiunta macchina a stati
		1.5.2 Divisore
		1.5.3 Radice quadrata
		1.5.3.1 Implementazione come FSM dell' Algoritmo digit-by-digit 18
	1.6	Task 4 v2.0
		1.6.1 Design
		1.6.2 Codice
		1.6.2.1 Top Module
		1.6.2.2 AXI4 Stream Absolute Square
		1.6.2.3 Square Root
		1.6.3 Testbench
		1.6.4 Analisi soluzione
		1.6.5 Vantaggi e svantaggi
	1.7	Task 4 v2.1
		1.7.1 Design
		1.7.2 Codice
		1.7.3 Testing
		1.7.4 Analisi soluzione
	1.8	

## Capitolo 1

## Progetto finale Task 4

## 1.1 Premessa

Il Task 4 rappresenta il progetto finale da realizzare per l'esame di Sistemi Embedded del corso di Laurea Magistrale in Ingegneria Informatica, a. a. 2016/2017. Esso è inserito all'interno di un progetto più ampio, sviluppato in collaborazione con l'azienda Aster, che prevede l'implementazione su FPGA di un Radar Bistabile Passivo. A differenza dei radar attualmente utilizzati, detti attivi, questo tipo di radar non fa uso dell'apparato trasmissivo. Per adempiere alle proprie funzioni, questo dispositivo, non trasmettendo segnali, fa uso di segnali già presenti nell'etere. In particolare, sono stati scelti in fase progettuale i segnali utilizzati dal sistema Global Navigation Satellite System Galileo. Il sistema si compone di 3 moduli principali:

- 1) Fase di Aquisizione;
- 2) Fase di Tracking;
- 3) Fase di Compressione.

Il Task in esame, incapsulato nella fase di Tracking, utilizzando i segnali **EaryGate** e **Late-Gate**, rappresentazioni del segnale primario anticipato e ritardato, fig. 1.1, fornisce una stima del valore **r**. Analizzando quest'ultimo e confrontandolo con una opportuna soglia, si è in grado di stabilire se l'oggetto, di cui si vuole conoscere la posizione, si sta allontanando o avvicinando dalla fonte trasmissiva del segnale. Viene, per questo motivo, utilizzato per correggere i valori di Delay, Frequenza Doppler e Fase.




Figura 1.1: Early Gate e Late Gate

### 1.2 Traccia

Si realizzi un IP core che implementi il raffinamento del calcolo del delay che avviene durante la fase di Tracking, relativamente alla seconda parte durante la quale bisogna effettuare i moduli delle sommatorie, ottenute durante lo step precedente, calcolarne il rapporto e ricavarne la radice quadrata.

Per la realizzazione del task si richiede l'implementazione di:

- 1. moltiplicatore;
- 2. sommatore;
- 3. divisore;
- 4. radice quadrata.

Il Task, dunque, può essere rappresentato seguendo lo schema di principio di fig.1.2




Figura 1.2: Schema di principio

L'obiettivo è quello di dispiegare tale componente su board FPGA Zybo.

## 1.3 Rappresentazione segnali e codice MATLAB

Il Task in esame accetta in ingresso due numeri complessi signed espressi su 64 bit che rappresentano i segnali Sum\_Early e Sum\_Late provenienti dal Task precedente. Essi devono subire una serie di manipolazioni per restituire in uscita un segnale signed fixed point espresso su 24 bit. Con riferimento allo schema di principio visto in precedenza, fig.1.2, il primo stadio è rappresentato da due componenti Modulo Quadro, fig. 1.4, che effettuano parallelamente il calcolo per i segnali Sum\_Early e Sum\_Late. Più precisamente, presi gli ingressi, ogni componente divide il segnale in parte reale e parte immaginaria, fig. 1.3. Ogni parte è trattata separatamente da un moltiplicatore.




Figura 1.3: Rappresentazione dei segnali in ingesso

In uscita ogni moltiplicatore restituisce un segnale signed espresso su 64 bit. Le uscite dei due moltiplicatori sono gli ingressi di un sommatore che restituisce un segnale signed, espresso su 65 bit. Esso rappresenta il valore del modulo quadro del numero complesso. Tale segnale è signed, ma, considerato il fatto che la somma di due valori positivi è sicuramente positiva, si può elidere il bit più significativo del risultato che rappresenta il segno, e, dunque, viene considerato un intero unsigned espresso su 64 bit.




Figura 1.4: Componente Modulo Quadro

Succesivamente, i due segnali in uscita al primo stadio vengono processati da un divisore, fig. 1.5, il quale, secondo le specifiche fornite, restituisce un segnale rappresentato come fixed point a 48 bit, di cui gli 8 più significativi rappresentano la parte intera, i restanti 40 la parte decimale.



Figura 1.5: Componente Divisore

Quest'ultimo, dunque, diviene l'input da fornire all'ultimo stadio della catena, rappresentato da un componente che effettua il calcolo di **r**, 1.6. Il componente Radice quadrata fornisce in uscita un segnale unsigned rappresentabile su 24 bit dove i 4 bit più significativi rappresentano la parte intera, gli ultimi 20 quella decimale, fig. 1.3. Tale rappresentazione del segnale in uscita è stata presa in considerazione nella prima versione del Task proposta. Nelle successive versioni, a causa di un adeguamento delle specifiche di progetto, viene presa in considerazione una diversa rappresentazione del segnale di uscita basata su 24 bit signed, di cui 13 parte intera e 11 parte decimale, fig. 1.8.




Figura 1.6: Componente Radice Quadrata



Figura 1.7: Rappresentazione di r <24,20>




Figura 1.8: Rappresentazione di r <24,11>

Di seguito, si riportano due frammenti di codice MATLAB in cui sono inglobate le operazioni appena descritte.

```
%% Delay Deviation Estimation
  for bbb = 1:nr_block
65
  index_P=(1+(bbb-1)*sample_in_P:bbb*sample_in_P);% indeces of the samples in
66
     the primary code
  Data_preConditioned(index_P) = Data_plus_Noise_Block(index_P).*DRR_in_P.*
67
     DRR_in_B(bbb) *SS_a_p(bbb); % secondary code stripping and doppler
     removal
  r(bbb) = abs(sum(Data_preConditioned(index_P).*S_P_Early_1))/ ...
         69
70
  r_avg(bb) = mean(r);
71
```

Codice 1.1: Test2DelayDeviationAndAlignment.m

```
% Compute operations
62
   reE2=real(sigEarly).^2;
63
   imE2=imag(sigEarly).^2;
64
   reL2=real(sigLate).^2;
65
   imL2=imag(sigLate).^2;
66
   sE=reE2+imE2;
67
   sL=reL2+imL2;
68
   d1=sE./sL;
69
   R=sqrt(d1);
70
```

Codice 1.2: "T4dataGenerator.m"

## 1.4 Task 4 v1.0

Tale soluzione, che è anche quella più immediata da realizzare, consiste nell'utilizzare solamente IP core realizzati da terze parti: essi vengono forniti direttamente da Xilinx, gratuitamente e presenti nella suite di sviluppo Vivado.

## 1.4.1 Design

La soluzione prevede di istanziare i seguenti IP core:

- 4 Multiplier e 2 Adder/Subtractor, per realizzare i primi due componenti paralleli;
- 1 Divider Generator, per realizzare l'operatore di divisione;
- 1 Cordic, per realizzare l'operatore di radice quadrata.

La fig. 1.9 mostra le istanze di tali componenti e relativi collegamenti tra essi.




Figura 1.9: Block Diagram relativo ad una prima soluzione

#### 1.4.2 Codice

Di seguito si riportano unicamente i codici VHDL scritti manualmente.

```
Task4 v1 0/src/Task4 m.vhd
  --! @file
  --! @authors
3
                                        <qian.colella@studenti.unina.it>
                   Colella Gianni
     <br>
                   Guida Ciro
                                        <ciro.quida4@studenti.unina.it>
  --!
     <br>
                   Lombardi Daniele
                                        <daniele.lombardi@studenti.unina.it>
  __ 1
     <br>
  --! @version
                V2.0
                 17-July-2017
   -! @date
   -! @copyright
```

```
Copyright (C) 2017
10
   --!
       Colella Gianni
                            <gian.colella@studenti.unina.it>
11
                                                                      <hr>
      Guida Ciro
                            <ciro.guida4@studenti.unina.it>
  --!
                                                                      <hr>
12
      Lombardi Daniele
                            <daniele.lombardi@studenti.unina.it>
  --!
                                                                      <br>
13
  --! This file is part of Task4. It is realized from Group IV of Embedded
14
      Class, University of Naples "Federico II", in the academic year
15
      2016/17.
16
       Task4 is free software: you can redistribute it and/or modify
   --!
17
      it under the terms of the GNU Affero General Public License as
18
      published by
       the Free Software Foundation, either version 3 of the License, or
19
       (at your option) any later version.
20
21
       Task4 is distributed in the hope that it will be useful,
22
      but WITHOUT ANY WARRANTY; without even the implied warranty of
23
      MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  --1
24
      GNU Affero General Public License for more details.
  --!
^{25}
  --! You should have received a copy of the GNU Affero General Public
27
      License
      along with Linux Driver: Examples. If not, see
28
   --! <https://www.gnu.org/licenses/agpl-3.0.html>.
29
  --! @brief Questo componente include tutte le funzionalità che deve eseguire
30
       il
  --1
              Task 4. In particolare, in ingresso al componente vengono forniti
              2 segnali complessi espressi su 64 bit (32 Im, 32 Re); in uscita,
32
              invece, è reso disponibile un segnale contenente la radice del
  --1
33
              rapporto del modulo quadro dei due segnali di ingresso. Tale
34
      segnale
         è espresso su 24 bit, di cui 13 sono la parte intera, 11 quella
   --!
35
  --!
          decimale. Tutto il componente è realizzato in modo tale da essere
36
              compatibile con interfaccia AXI4 Stream.
37
38
  library IEEE;
39
  use IEEE.STD_LOGIC_1164.ALL;
40
41
  entity Task4_m is
42
      Port ( aclk : in STD_LOGIC;
                                                                              --1
43
          Segnale di temporizzazione
              aresetn : in STD_LOGIC;
                                                                              --1
44
                 Reset sincrono, attivo basso
              -- Interfaccia Slave del componente
45
              s_axis_sum_early_tvalid : in STD_LOGIC;
                                                                              --!
46
                 Se alto, il dato sum_early è valido
              s_axis_sum_early_tready : out STD_LOGIC;
                                                                              --!
47
                 Se alto il componente è pronto a ricevere sum_early
              s_axis_sum_early_tdata : in STD_LOGIC_VECTOR (63 downto 0);
48
```

```
Segnale di input rappresentante sum_early
              s_axis_sum_late_tvalid : in STD_LOGIC;
                                                                             --!
49
                 Se alto, il dato sum_late è valido
              s axis sum late tready : out STD LOGIC;
                                                                             --!
                 Se alto il componente è pronto a ricevere sum_late
              s axis sum late tdata : in STD LOGIC VECTOR (63 downto 0);
                                                                             --!
51
                 Segnale di input rappresentante sum_late
              -- Interfaccia Master del componente
52
             m_axis_r_tvalid: out std_logic;
                                                                             --!
53
                 Se alto, il dato r in output è valido
             m_axis_r_tready: in std_logic;
                                                                             --1
                 Se alto, il componente a valle è pronto a ricevere il dato r
             m_axis_r_tdata : out STD_LOGIC_VECTOR (23 downto 0)
55
                 Segnale di output rappresentante r
56
  end Task4_m;
57
  architecture Structural of Task4_m is
59
61
      -----Component-----Absolute Square Component-----
62
      component AXI4 Stream Absolute Square m is
63
          Port ( aresetn : in STD_LOGIC;
64
                  aclk : in STD_LOGIC;
65
                  -- Interfaccia Slave del componente
66
                  s_axis_value_tdata : in STD_LOGIC_VECTOR (63 downto 0);
67
                  s_axis_value_tvalid : in STD_LOGIC;
68
                  s_axis_value_tready : out STD_LOGIC;
69
                  -- Interfaccia Master del componente
70
                  m_axis_abssqr_tdata : out STD_LOGIC_VECTOR (63 downto 0);
71
                  m_axis_abssqr_tvalid : out STD_LOGIC;
72
                 m_axis_abssqr_tready : in STD_LOGIC);
73
      end component;
74
76
           -----Divisor Component-----
77
78
     component AXI4_Stream_Divider_m IS
79
        PORT (
80
          aclk : IN STD_LOGIC;
          aresetn : IN STD_LOGIC;
          -- Interfaccia Slave del componente
83
          s_axis_divisor_tvalid : IN STD_LOGIC;
84
          s_axis_divisor_tready : OUT STD_LOGIC;
85
          s_axis_divisor_tdata : IN STD_LOGIC_VECTOR(63 DOWNTO 0);
86
          s_axis_dividend_tvalid : IN STD_LOGIC;
87
          s_axis_dividend_tready : OUT STD_LOGIC;
88
          s_axis_dividend_tdata : IN STD_LOGIC_VECTOR(63 DOWNTO 0);
89
          -- Interfaccia Master del componente
90
```

```
m_axis_dout_tvalid : OUT STD_LOGIC;
91
           m_axis_dout_tready : IN STD_LOGIC;
92
           m_axis_dout_tdata : OUT STD_LOGIC_VECTOR(103 DOWNTO 0)
93
         );
94
       END component;
95
96
97
                   ------Square Root Component-----
98
99
       component AXI4_Stream_Square_Root_m is
100
           Port (aclk
                          : in
                                 STD_LOGIC;
101
                   aresetn : in
                                  STD_LOGIC;
102
                   -- Slave signal interface
103
                   s_axis_value_tvalid : in
                                                STD_LOGIC;
104
                   s_axis_value_tready : out STD_LOGIC;
105
                   s_axis_value_tdata : in
                                               STD_LOGIC_VECTOR (47 downto 0);
106
                   -- Master signal interface
107
                   m_axis_result_tvalid : out STD_LOGIC;
108
                   m_axis_result_tready : in STD_LOGIC;
109
                   m_axis_result_tdata : out STD_LOGIC_VECTOR (23 downto 0));
110
       end component;
111
112
   --! Segnali ausiliari per i due componenti che realizzano il modulo quadro
113
      di Sum_Early e Sum_Late
   signal late2buffer: std_logic_vector(63 downto 0);
114
   signal late2tvalid : std_logic;
115
   signal late2tready : std_logic;
116
   signal early2buffer: std_logic_vector(63 downto 0);
117
   signal early2tvalid : std_logic;
118
   signal early2tready : std_logic;
119
120
   --! Segnali ausiliari per il componente che realizza la divisione tra il
121
      modulo di Sum_Early e il modulo di Sum_Late
   signal quozient_tdata : std_logic_vector(103 downto 0);
122
   signal quozient_tvalid : std_logic;
   signal quozient_tready : std_logic;
124
125
   --! Segnale ausiliare per gestire il dato in uscita da rappresentare su 24
126
      bit.
   --! di cui 13 costituiscono la parte intera e 11 quella decimale.
127
   signal root_value : std_logic_vector (23 downto 0);
128
129
   begin
130
131
   ABS_SQR_EARLY: AXI4_Stream_Absolute_Square_m
132
           PORT MAP (
133
                   aresetn => aresetn,
134
                   aclk => aclk,
135
                   s_axis_value_tdata => s_axis_sum_early_tdata,
136
```

```
s_axis_value_tvalid => s_axis_sum_early_tvalid,
137
                    s_axis_value_tready => s_axis_sum_early_tready,
138
                   m_axis_abssqr_tdata => early2buffer,
139
                    m axis abssgr tvalid => early2tvalid,
140
                   m_axis_abssqr_tready => early2tready);
141
142
   ABS SQR LATE:
                  AXI4_Stream_Absolute_Square_m
143
           PORT MAP (
144
                  aresetn => aresetn,
145
                  aclk => aclk,
146
                   s_axis_value_tdata => s_axis_sum_late_tdata,
147
                   s_axis_value_tvalid => s_axis_sum_late_tvalid,
148
                   s_axis_value_tready => s_axis_sum_late_tready,
149
                  m_axis_abssqr_tdata => late2buffer,
150
                  m_axis_abssqr_tvalid => late2tvalid,
151
                  m_axis_abssqr_tready => late2tready);
152
153
   DIVIDER: AXI4_Stream_Divider_m
154
              PORT MAP (
155
                     aclk => aclk,
156
                     aresetn => aresetn,
157
                     s axis divisor tvalid => late2tvalid,
158
                     s_axis_divisor_tready => late2tready,
159
                     s_axis_divisor_tdata => late2buffer,
160
                     s_axis_dividend_tvalid => early2tvalid,
1\,6\,1
                     s_axis_dividend_tready => early2tready,
162
                     s_axis_dividend_tdata => early2buffer,
163
                     m_axis_dout_tvalid => quozient_tvalid,
164
                     m_axis_dout_tready => quozient_tready,
165
                     m_axis_dout_tdata => quozient_tdata);
166
167
   SQUARE_ROOT: AXI4_Stream_Square_Root_m
168
            PORT MAP (
169
                  aclk => aclk,
170
                  aresetn => aresetn,
171
                   s_axis_value_tvalid => quozient_tvalid,
172
                   s_axis_value_tready => quozient_tready,
173
                   s_axis_value_tdata => quozient_tdata(47 downto 0),
174
                  m_axis_result_tvalid => m_axis_r_tvalid,
175
                  m_axis_result_tready => m_axis_r_tready,
176
                  m_axis_result_tdata => root_value);
177
178
   m_axis_r_tdata <= "000000000" & root_value(23 downto 9);</pre>
179
180
   end Structural;
181
```

Codice 1.3: "Task4v1.0"

1 ------

```
--! @file
               Task4_v1_0/src/modulo_quadro.vhd
  --! @authors
  --!
                 Colella Gianni <gian.colella@studenti.unina.it>
    <br>
  --!
                 Guida Ciro
                                    <ciro.guida4@studenti.unina.it>
     <br>
  --!
                 Lombardi Daniele <daniele.lombardi@studenti.unina.it>
6
     <br>
  --! @version V1.0
7
  --! @date 17-July-2017
  --! @copyright
  --! Copyright (C) 2017
10
  --! Colella Gianni
                         <gian.colella@studenti.unina.it>
                                                                <br>
11
                         <ciro.guida4@studenti.unina.it>
  --! Guida Ciro
                                                                 <br>
12
  --! Lombardi Daniele <daniele.lombardi@studenti.unina.it>
13
  --! This file is part of Task4. It is realized from Group IV of Embedded
14
    System
  --! Class, University of Naples "Federico II", in the academic year
     2016/17.
  --1
  --! This file is part of Task4.
17
  --!
18
  --! Task4 is free software: you can redistribute it and/or modify
19
  --! it under the terms of the GNU Affero General Public License as
20
    published by
  --! the Free Software Foundation, either version 3 of the License, or
^{21}
  --! (at your option) any later version.
  --!
23
  --! Task4 is distributed in the hope that it will be useful,
24
  --! but WITHOUT ANY WARRANTY; without even the implied warranty of
25
  --! MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
26
  --! GNU Affero General Public License for more details.
27
  --!
28
  --! You should have received a copy of the GNU Affero General Public
    License
  --! along with Linux Driver: Examples. If not, see
30
  --! <https://www.gnu.org/licenses/agpl-3.0.html>.
31
  --! @brief Il componente realizza il modulo quadro di un segnale complesso.
32
            Esso è realizzato utilizzando unicamente IP-Core messi a
33
    disposizione
            dalla Xilinx. Pertanto, la filosofia di progetto utilizzata è
    quella
            Strutturale.
35
36
  library IEEE;
37
  use IEEE.STD_LOGIC_1164.ALL;
38
39
  entity modulo_quadro is
40
      41
```

```
del segnale Sum_Early
             Im_Early : in STD_LOGIC_VECTOR (31 downto 0);
                                                            --! Parte
42
                immaginaria del segnale Sum_Early
             Re Late: in STD LOGIC VECTOR (31 downto 0);
                                                             --! Parte reale
                del segnale Sum_Late
             Im Late : in STD LOGIC VECTOR (31 downto 0);
                                                             --! Parte
44
                immaginaria del segnale Sum Late
             Early2: out STD LOGIC VECTOR (63 downto 0);
                                                             --! Modulo
45
                quadro del segnale Sum_Early
             Late2 : out STD_LOGIC_VECTOR (63 downto 0);
                                                             --! Modulo
46
                quadro del segnale Sum_Late
             reset: in std_logic;
                                                             --! Reset
^{47}
                sincrono, attivo alto
             clk : in STD_LOGIC);
                                                             --! Segnale di
48
                temporizzazione
  end modulo_quadro;
49
50
  architecture Behavioral of modulo_quadro is
51
52
       54
    -----
55
      component Square IS
56
        PORT (
57
          CLK : IN STD_LOGIC;
58
          SCLR : IN STD_LOGIC;
          A : IN STD_LOGIC_VECTOR(31 DOWNTO 0);
60
          B : IN STD_LOGIC_VECTOR(31 DOWNTO 0);
61
          P : OUT STD_LOGIC_VECTOR(63 DOWNTO 0)
62
        );
63
      END component;
64
65
66
    -----Adder Component------
67
68
      COMPONENT c_addsub_0 IS
69
        PORT (
70
          A : IN STD_LOGIC_VECTOR(62 DOWNTO 0);
71
          B : IN STD_LOGIC_VECTOR(62 DOWNTO 0);
72
          CLK : IN STD_LOGIC;
73
          SCLR : IN STD_LOGIC;
74
          S: OUT STD_LOGIC_VECTOR(63 DOWNTO 0)
75
76
        );
      END COMPONENT;
77
78
      --! Segnali ausiliari utilizzati per collegare i 2 moltiplicatori con l'
79
         addizionatore, per realizzare il singolo modulo quadro
      signal ReL2_buffer: std_logic_vector(63 downto 0); --! Quadrato della
80
         parte reale di Sum Late
```

```
signal ImL2_buffer: std_logic_vector(63 downto 0); --! Quadrato della
81
           parte immaginaria di Sum_Late
        signal ReE2_buffer: std_logic_vector(63 downto 0); --! Quadrato della
82
           parte reale di Sum Early
        signal ImE2_buffer: std_logic_vector(63 downto 0); --! Quadrato della
83
           parte immaginaria di Sum Early
84
   begin
85
86
   --! Moltiplicatore che realizza il quadrato della parte reale di Sum_Early
87
   RE2E: Square
     PORT map (
89
        CLK=>clk,
90
        A=>Re_Early,
91
        B=>Re_Early,
92
        SCLR=>reset,
93
        P=>ReE2 buffer
94
     );
95
96
   --! Moltiplicatore che realizza il quadrato della parte immaginaria di
       Sum Early
   IM2E: Square
98
     PORT map (
99
        CLK=>clk,
100
        A=>Im_Early,
1\,0\,1
        B=>Im\_Early,
102
        SCLR=>reset,
103
        P=>ImE2_buffer
104
     );
105
106
   --! Addizionatore che, sommando il quadrato della parte reale e immaginaria
107
       di Sum Early, realizza il modulo quadro del segnale in oggetto
   E2: c_addsub_0
108
     PORT map (
109
        CLK=>clk,
110
        SCLR=>reset,
111
        A=>ReE2 buffer(62 downto 0),
112
        B=>ImE2_buffer(62 downto 0),
113
        S=>Early2
114
     );
115
116
   --! Moltiplicatore che realizza il quadrato della parte reale di Sum_Late
117
   RE2L: Square
118
     PORT map (
119
        CLK=>clk,
120
        SCLR=>reset,
121
        A=>Re_Late,
122
        B=>Re_Late,
123
        P=>ReL2 buffer
124
```

```
);
125
126
   --! Moltiplicatore che realizza il quadrato della parte immaginaria di
127
       Sum Late
   IM2L: Square
128
      PORT map (
129
        CLK=>clk,
130
        SCLR=>reset,
131
        A=>Im_Late,
132
        B=>Im_Late,
133
        P=>ImL2_buffer
134
      );
135
136
    --! Addizionatore che, sommando il quadrato della parte reale e immaginaria
137
       di Sum_Late, realizza il modulo quadro del segnale in oggetto
   L2: c_addsub_0
138
      PORT map (
139
        CLK=>clk,
140
        SCLR=>reset,
141
        A=>ReL2_buffer(62 downto 0),
142
        B=>ImL2 buffer(62 downto 0),
143
        S=>Late2
144
      );
145
146
   end Behavioral;
1\,4\,7
```

Codice 1.4: "modulo quadro"

#### 1.4.3 Testbench

Per verificare il funzionamento, viene eseguito un semplice testbench, fig. 1.10, fornendo in input al Task una coppia di dati generati in MATLAB. Si può notare come il risultato finale viene restituito in uscita dopo 136 cicli di clock, impostando idealmente un clock in ingresso a 100 Mhz. In questa implementazione, l'uscita r è espressa in una forma fixed point unsigned <24,20>.




Figura 1.10: Testbench

#### 1.4.4 Analisi soluzione

La soluzione adottata può essere analizzata considerando 2 parametri fondamentali: area occupata, frequenza massima di lavoro del circuito.

Per quanto riguarda l'area occupata dal componente complessivo, viene fornita la seguente tabella che riassume l'occupazione dovuta ai singoli IP core dispiegati, nonché quella relativa all'intero Task.

Componente	LUT	Slice Register	DSP48
Multiplier	1103	64	0
Adder/Subtractor	63	64	0
Divider generator	2036	4474	0
Cordic	673	892	0
Totale	7248(41%)	5750(16%)	0(0%)

Tabella 1.1: Occupazione d'area post-sintesi

Effettuando un'analisi post-implementation, fornendo ad ogni componente un constraint fisico temporale (clock dell'FPGA) si scopre che il modulo che lavora a più basse frequenze, è quello che implementa l'operazione di modulo quadro, che accetta una frequenza massima 69,686Mhz. Come si può infatti notare dalla fig. 1.11, il path con il più alto delay presenta una slack negativa di -4.350ns da dover aggiungere in modulo al periodo di clock di riferimento.




Figura 1.11: Most negative slack

Tale frequenza, chiaramente, sarà la stessa a cui viene garantito il corretto funzionamento dell'intero circuito.

## 1.4.5 Vantaggi e svantaggi

Essendo la soluzione totalmente composta da IP core Xilinx, si ottengono una serie di vantaggi come la velocità di dispiegamento della soluzione, l'affidabilità di ogni componente utiizzato, infine, trattandosi appunto di proprietà intellettuali è significativa la facilità nel riuso dei componenti.

Di contro, poiché il primo stadio della catena, a differenza dei successivi, non è dotato di interfaccia AXI Stream, è necessario gestire esternamente i segnali di tvalid e tready sull'interfaccia slave del Divider Generator. Inoltre, dalla tab.1.1, è possibile notare come la soluzione proposta occupa molte risorse.

## 1.5 Analisi singola su ogni componente

In questa sezione si propone una panoramica su ogni componente della pipeline, prendendo in considerazione per ognuno di essi una serie di alternative e cercando di trovare una combinazione "vincente" in termini di area e spazio. Tutto questo non implica che la prima soluzione proposta è da scartare a priori.

La seguente tabella mostra per ogni componente le soluzioni prese in considerazione.

Per ogni singola proposta, viene effettuato uno studio in termini di occupazione d'area, frequenza massima di lavoro e numero di cicli di clock necessari per avere il risultato dell'operazione.



Figura 1.12: Componenti analizzati

## 1.5.1 Modulo quadro

Così come visto in tab.??, per tale componente vengono prese in considerazioni quattro possibili soluzioni. Si ricorda che tale componente, nella catena di elaborazione del task, è quello istanziato nel primo stadio della catena, dove parallelamente vengono calcolati i moduli quadri dei segnali Sum\_Early e Sum\_Late.

Realizzazione	LUT	Slice Register	DSP48	F.max	Cicli di clock
2  Multiplier Xil + Add/Sub Xil	1283	106	0	89.896 MHz	2
* e +	158	0	8	$80.901~\mathrm{MHz}$	2
2 Booth + Ripple Carry Adder	425	264	0	$82.967~\mathrm{MHz}$	128
2 MAC + Ripple Carry Adder	5468	128	0	$20.927~\mathrm{MHz}$	2

Tabella 1.2: Occupazione d'area post-implementation

Dalla tabella si evince come il componente migliore in termini di occupazione sia quello relativo alla sua descrizione dataflow, in quanto il sintetizzatore **UG901** di Vivado, accorgendosi di operatori matematici, li va ad inferire sui DSP.

Per quanto riguarda invece le prestazioni, la scelta del migliore ricade su quello composto da IP core Xilinx con una frequenza massima di lavoro poco inferiore ai 90 MHz. Poiché 3 soluzioni su 4 sono puramente combinatorie, bufferizzando opportunamente ingressi e uscite, il numero di cicli di clock necessari ad avere il risultato pronto è pari a 2. Tranne per la soluzione con moltiplicatore a celle MAC che risulta essere la scelta nettamente peggiore in termini di area e prestazioni, le restanti 3 potrebbero essere prese tranquillamente in considerazione per la realizzazione del Task. Trovando un buon compromesso tra area e frequenza di lavoro, il componente migliore risulta essere quello relativo alla sua descrizione dataflow.

#### 1.5.1.1 Aggiunta macchina a stati

Avendo scelto un componente combinatorio per il calcolo del modulo quadro nel primo stadio, per ovviare ad uno dei problemi visti nella prima proposta di soluzione, è necessario aggiungere una parte di controllo in modo tale che il componente abbia un'interfaccia del tutto compatibile con un bus AXI Stream, almeno per quanto riguarda i segnali tdata, tvalid e tready. Dunque si wrappa il componente e si aggiungono degli ulteriori segnali, oltre a quelli già presenti. Idealmente, seguendo la filosofia di un generico componente AXI Stream, l'interfaccia black box viene differenziata in Slave e Master. Sull'interfaccia slave vengono posti 3 segnali di cui 2 in ingresso ed 1 in uscita, rispettivamente di tdata, di tvalid e di tready. Il segnale di input tvalid indica il fatto che se esso è asserito, il dato in ingresso è valido e la macchina può iniziare ad elaborarlo; viceversa, il segnale di output tready, se pari ad 1, indica che la macchina è pronta ad accettare un nuovo dato, affinché possa essere processato. Sull'interfaccia master invece vi sono 2 segnali in output e 1 di input, in particolare oltre al dato in uscita vi è lo stesso segnale tvalid come sullo slave che indica un dato pronto in uscita ed uno tready, il quale indica che un'eventuale dato in uscita è pronto ad essere accettato dal componente posto a valle della catena.

Entrando nei dettagli, la parte di controllo è interpretata come FSM composta da 4 stadi e può essere descritta come segue: a partire dallo stato inziale di **RESET**, essa vi permane finché l'eventuale segnale di reset non viene posto a 1, facendo transitare la macchina nello stato di **IDLE**. In questa fase si attende che il segnale di input tvalid divenga 1 in modo tale che la macchina combinatoria processi un dato valido, memorizzato appositamente in un buffer di input. Nel transire la macchina passa per lo stato di **RESULT\_CALCULATION**, dove viene abilitato il buffer in uscita per la memorizzazione del risultato. Successivamente, si entra nello stato di **WAIT\_M\_TREADY** in cui si attende che il componente a valle segnali che esso è pronto ad accettare un nuovo valore, quindi, se il segnale di ready è pari a 1, allora la macchina torna nello stato di IDLE in attesa di un nuovo dato da elaborare. Si fa notare come da qualsiasi stato è possibile tornare nello stato di RESET all'attivazione dell'omonimo segnale.

In fig. si propone il diagramma a bolle di quanto descritto sopra.




Figura 1.13: Macchina a stati

#### 1.5.2 Divisore

Il componente preposto all'operazione di divisione nella catena di elaborazione si trova nel secondo stadio della pipe ed effettua il rapporto tra il modulo quadro di Sum\_Early e Sum\_Late. Per una possibile realizzazione del componente sono prese in considerazione 3 possibili soluzioni mostrate di seguito. Da sottolineare come l'IP core Divider generator offre la possibilità tramite il settaggio del parametro *Clocks per division* di ottenere una macchina diversa in termini di area e prestazioni. In via del tutto sperimentale, viene settato tale parametro con 3 valori differenti e ricavati i valori suddetti.

Divider generator	LUT	Slice Register	DSP48	F.max	Cicli di clock
Clocks per division $= 1$	7168	17165	0	163.514 MHz	91
Clocks per division $= 2$	7089	9144	0	102.776 MHz	91
Clocks per division $= 8$	1819	2635	0	104.493 MHz	91

Tabella 1.3: Varianti Divider generator

La scelta tra i tre ricade sulla terza opzione in quanto, al costo di una maggiore latenza, si ottiene un componente ottimizzato nell'occupazione d'area.

Infine, viene confrontato il suddetto IP core con due soluzioni alternative totalmente custom, come mostrato in tab.1.4.

Realizzazione	$\mathbf{LUT}$	Slice Register	DSP48	F.max	Cicli di clock
IP core Divider generator	1819	2635	0	104.493	91
Divisore Non Restoring fixed	5996	428	0	83,198 MHz	104
Descrizione dataflow con operatori /	6850	171	0	2,407 MHz	2

Tabella 1.4: Occupazione d'area divisori

Analizzando la tabella si evince come il Divider generator risulta essere la scelta migliore rispetto alle altre in termini di area e frequenza di lavoro, pur pagandone il prezzo rispetto alle altre nel numero di slice register occupate.

## 1.5.3 Radice quadrata

Infine, per l'ultimo componente del Task vengono confrontati 3 realizzazioni diverse dell'operatore di radice quadrata. In particolare si confronta l'IP core Xilinx che sfrutta l'algoritmo Cordic con 2 soluzioni che implementano l'algoritmo digit-by-digit per il calcolo del valore di radice.

Realizzazione	$\mathbf{LUT}$	Slice Register	DSP48	F.max	Cicli di clock
Cordic	741	403	0	130.056 MHz	24
Digit-by-digit combinatorio	1917	74	0	13.818 MHz	2
Digit-by-digit sequenziale	202	121	0	120.642 MHz	25

Tabella 1.5: Occupazione d'area radice quadrata

Con un buon compromesso tra area occupata e prestazioni, la scelta migliore ricade sul componente che calcola in maniera in maniera sequenziale il risultato sfruttando l'algoritmo digit-by-digit (per ulteriori informazioni si rimanda a https://en.wikipedia.org/wiki/Methods\_of\_computing\_square\_roots#Digit-by-digit\_calculation)

### 1.5.3.1 Implementazione come FSM dell' Algoritmo digit-by-digit

Come da titolo, il componente che realizza la radice quadrata è implementato secondo la logica di una macchina a stati finiti. Per renderlo compatibile con bus AXI Stream ed altri componenti che vi si interfacciano con esso, vengono aggiunti gli stessi segnali di input/output come descritto in cap.1.5.1.1

Di seguito, in fig.1.14, si propone il diagramma che descrive la FSM.




Figura 1.14: Macchina a stati digit-by-digit

A partire dallo stato inziale di **IDLE**, la macchina vi permane fintantoché il segnale di tvalid sull'interfaccia slave è pari a 0, oppure viene asserito il segnale di reset. Una volta che il tvalid diviene pari a 1, la macchina transita nello stato di **SHIFT** dove viene effettuata la seguente operazione: a partire da un valore che indica la precisione del calcolo, one, su di esso viene effettuato uno shift a destra di 2 posizioni fino a quando non si ottiene la più grande potenza di 4 più piccola del radicando. Una volta trovato tale valore, la macchina passa nello stato di **RESULT CALCULATION** in cui viene effettuato il calcolo della radice secondo la logica

dell'algoritmo. Una volta determinata la radice (il segnale *one* è pari a 0), si passa nello stato di **WAIT\_M\_TREADY** in cui in uscita viene settato ad 1 il valore di tvalid e si attende che il componente a valle asserisca il segnale di tready.

## 1.6 Task 4 v2.0

Tale soluzione deriva direttamente dallo studio effettuato sui singoli moduli del Task 4, presentato accuratamente nella sezione precedente. Inoltre, si ricorda, che il segnale di uscita r è rappresentato come signed su 24 bit, di cui 13 parte intera, 11 decimale.

## 1.6.1 Design

La soluzione prevede di istanziare i seguenti IP core :

- 2 Absolute Square, che utilizzano gli operatori + e \* inferiti su DSP;
- 1 Divider Generator, per realizzare l'operatore di divisione;
- 1 Square Root, che, facendo uso dell'algoritmo digit-by-digit, calcola la radice quadrata.

La fig. 1.15 mostra le istanze di tali componenti e relativi collegamenti tra essi.




Figura 1.15: Block Diagram relativo ad una seconda soluzione

#### 1.6.2 Codice

Di seguito si riportano unicamente i codici VHDL scritti manualmente.

#### 1.6.2.1 Top Module

```
Lombardi Daniele <daniele.lombardi@studenti.unina.it>
      <br>
  --! @version V2.0
  --! @date
                17-July-2017
  --! @copyright
  --! Copyright (C) 2017
10
  --! Colella Gianni
                           <qian.colella@studenti.unina.it>
1.1
                           <ciro.guida4@studenti.unina.it>
  --! Guida Ciro
                                                                     <br>
12
  --! Lombardi Daniele
                          <daniele.lombardi@studenti.unina.it>
                                                                     <hr>
13
  --! This file is part of Task4. It is realized from Group IV of Embedded
14
     System
  --! Class, University of Naples "Federico II", in the academic year
15
     2016/17.
  --!
16
  --! Task4 is free software: you can redistribute it and/or modify
17
  --! it under the terms of the GNU Affero General Public License as
18
    published by
  --! the Free Software Foundation, either version 3 of the License, or
19
      (at your option) any later version.
20
  --1
  --! Task4 is distributed in the hope that it will be useful,
22
  --! but WITHOUT ANY WARRANTY; without even the implied warranty of
23
  --! MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
24
      GNU Affero General Public License for more details.
  --!
25
  --!
26
  --! You should have received a copy of the GNU Affero General Public
27
     License
  --! along with Linux Driver: Examples. If not, see
28
  --! <https://www.gnu.org/licenses/agpl-3.0.html>.
29
  --! @brief Questo componente include tutte le funzionalità che deve esequire
30
      il
  --!
             Task 4. In particolare, in ingresso al componente vengono forniti
31
  --1
              2 segnali complessi espressi su 64 bit (32 Im, 32 Re); in uscita,
^{32}
  --!
             invece, è reso disponibile un segnale contenente la radice del
33
  --!
             rapporto del modulo quadro dei due segnali di ingresso. Tale
      segnale
         è espresso su 24 bit, di cui 13 sono la parte intera, 11 quella
  --!
35
         decimale. Tutto il componente è realizzato in modo tale da essere
36
              compatibile con interfaccia AXI4 Stream.
37
38
  library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
40
41
  entity Task4_m is
42
      Port ( aclk : in STD_LOGIC;
                                                                             --!
43
          Segnale di temporizzazione
             aresetn : in STD LOGIC;
                                                                             --!
44
                 Reset sincrono, attivo basso
              -- Interfaccia Slave del componente
45
```

```
s_axis_sum_early_tvalid : in STD_LOGIC;
                                                                             __ 1
46
                 Se alto, il dato sum_early è valido
              s_axis_sum_early_tready : out STD_LOGIC;
                                                                             --1
47
                 Se alto il componente è pronto a ricevere sum_early
              s_axis_sum_early_tdata : in STD_LOGIC_VECTOR (63 downto 0);
48
                 Segnale di input rappresentante sum early
              s_axis_sum_late_tvalid : in STD_LOGIC;
                                                                             --!
49
                 Se alto, il dato sum_late è valido
              s_axis_sum_late_tready : out STD_LOGIC;
                                                                             --1
50
                 Se alto il componente è pronto a ricevere sum_late
              s_axis_sum_late_tdata : in STD_LOGIC_VECTOR (63 downto 0);
                                                                             --1
51
                 Segnale di input rappresentante sum_late
              -- Interfaccia Master del componente
52
             m_axis_r_tvalid: out std_logic;
                                                                             --!
53
                 Se alto, il dato r in output è valido
              m_axis_r_tready: in std_logic;
                                                                              __ 1
54
                 Se alto, il componente a valle è pronto a ricevere il dato r
              m_axis_r_tdata : out STD_LOGIC_VECTOR (23 downto 0)
                 Segnale di output rappresentante r
              );
  end Task4 m;
57
58
  architecture Structural of Task4 m is
59
60
                  ------Absolute Square Component-----
61
62
       component AXI4_Stream_Absolute_Square_m is
63
          Port ( aresetn : in STD_LOGIC;
64
                  aclk : in STD_LOGIC;
65
                  -- Interfaccia Slave del componente
66
                  s_axis_value_tdata : in STD_LOGIC_VECTOR (63 downto 0);
67
                  s_axis_value_tvalid : in STD_LOGIC;
68
                  s_axis_value_tready : out STD_LOGIC;
69
                  -- Interfaccia Master del componente
                  m_axis_abssqr_tdata : out STD_LOGIC_VECTOR (63 downto 0);
71
                  m_axis_abssqr_tvalid : out STD_LOGIC;
72
                  m_axis_abssqr_tready : in STD_LOGIC);
73
      end component;
74
7.5
76
                  -----Divisor Component-----
77
78
     component AXI4_Stream_Divider_m IS
79
        PORT (
80
          aclk : IN STD_LOGIC;
81
          aresetn : IN STD_LOGIC;
82
          -- Interfaccia Slave del componente
83
          s_axis_divisor_tvalid : IN STD_LOGIC;
           s_axis_divisor_tready : OUT STD_LOGIC;
85
```

```
s_axis_divisor_tdata : IN STD_LOGIC_VECTOR(63 DOWNTO 0);
86
           s_axis_dividend_tvalid : IN STD_LOGIC;
87
           s_axis_dividend_tready : OUT STD_LOGIC;
           s axis dividend tdata: IN STD LOGIC VECTOR(63 DOWNTO 0);
           -- Interfaccia Master del componente
90
           m axis dout tvalid : OUT STD LOGIC;
91
           m_axis_dout_tready : IN STD_LOGIC;
92
           m axis dout tdata: OUT STD LOGIC VECTOR(103 DOWNTO 0)
93
         );
94
       END component;
95
96
97
                 -----Square Root Component-----
98
99
       component AXI4_Stream_Square_Root_m is
100
                           : in
           Port ( aclk
                                  STD_LOGIC;
101
                   aresetn : in
                                   STD LOGIC;
102
                   -- Slave signal interface
103
                   s axis value tvalid : in
                                                STD LOGIC;
104
                   s_axis_value_tready : out STD_LOGIC;
105
                   s axis value tdata : in
                                               STD LOGIC VECTOR (47 downto 0);
106
                   -- Master signal interface
107
                   m_axis_result_tvalid : out STD_LOGIC;
108
                   m_axis_result_tready : in STD_LOGIC;
109
                   m_axis_result_tdata : out STD_LOGIC_VECTOR (23 downto 0));
110
       end component;
111
112
   --! Segnali ausiliari per i due componenti che realizzano il modulo quadro
113
      di Sum_Early e Sum_Late
   signal late2buffer: std_logic_vector(63 downto 0);
114
   signal late2tvalid : std_logic;
115
   signal late2tready : std_logic;
116
   signal early2buffer: std_logic_vector(63 downto 0);
117
   signal early2tvalid : std logic;
118
   signal early2tready : std_logic;
119
120
   --! Segnali ausiliari per il componente che realizza la divisione tra il
121
      modulo di Sum_Early e il modulo di Sum_Late
   signal quozient_tdata : std_logic_vector(103 downto 0);
122
   signal quozient_tvalid : std_logic;
123
   signal quozient_tready : std_logic;
124
   --! Segnale ausiliare per gestire il dato in uscita da rappresentare su 24
126
   --! di cui 13 costituiscono la parte intera e 11 quella decimale.
127
   signal root_value : std_logic_vector (23 downto 0);
128
129
   begin
130
131
```

```
ABS_SQR_EARLY: AXI4_Stream_Absolute_Square_m
132
            PORT MAP (
133
                    aresetn => aresetn,
1\,3\,4
                    aclk => aclk,
135
                    s_axis_value_tdata => s_axis_sum_early_tdata,
136
                    s axis value tvalid => s axis sum early tvalid,
137
                    s_axis_value_tready => s_axis_sum_early_tready,
138
                    m_axis_abssqr_tdata => early2buffer,
139
                   m_axis_abssqr_tvalid => early2tvalid,
140
                    m_axis_abssqr_tready => early2tready);
1\,4\,1
142
   ABS_SQR_LATE:
                   AXI4_Stream_Absolute_Square_m
143
144
           PORT MAP (
                  aresetn => aresetn,
145
                  aclk => aclk,
146
                   s_axis_value_tdata => s_axis_sum_late_tdata,
147
                   s_axis_value_tvalid => s_axis_sum_late_tvalid,
148
                   s_axis_value_tready => s_axis_sum_late_tready,
149
                  m axis abssgr tdata => late2buffer,
150
                  m_axis_abssqr_tvalid => late2tvalid,
151
                  m axis abssgr tready => late2tready);
152
153
   DIVIDER: AXI4_Stream_Divider_m
154
              PORT MAP (
155
                     aclk => aclk,
156
                     aresetn => aresetn,
157
                     s_axis_divisor_tvalid => late2tvalid,
158
                     s_axis_divisor_tready => late2tready,
159
                     s_axis_divisor_tdata => late2buffer,
160
                     s_axis_dividend_tvalid => early2tvalid,
161
                     s_axis_dividend_tready => early2tready,
162
                     s_axis_dividend_tdata => early2buffer,
163
                     m_axis_dout_tvalid => quozient_tvalid,
164
                     m axis dout tready => quozient tready,
165
                     m_axis_dout_tdata => quozient_tdata);
166
167
   SQUARE_ROOT: AXI4_Stream_Square_Root_m
168
            PORT MAP (
169
                  aclk => aclk,
170
                  aresetn => aresetn,
171
                   s_axis_value_tvalid => quozient_tvalid,
172
                   s_axis_value_tready => quozient_tready,
173
                   s_axis_value_tdata => quozient_tdata(47 downto 0),
174
                  m_axis_result_tvalid => m_axis_r_tvalid,
175
                  m_axis_result_tready => m_axis_r_tready,
176
                  m_axis_result_tdata => root_value);
177
178
   m_axis_r_tdata <= "000000000" & root_value(23 downto 9);</pre>
179
180
```

```
181 end Structural;
```

Codice 1.5: "Task4v2.0"

#### 1.6.2.2 AXI4 Stream Absolute Square

```
1
  --! @file
                 Task4_v2_0/src/AXI4_Stream_Absolute_Square_m.vhd
2
  --! @authors
  --!
                   Colella Gianni
                                       <gian.colella@studenti.unina.it>
      <br>
  --!
                   Guida Ciro
                                       <ciro.guida4@studenti.unina.it>
      <br>
  --!
                   Lombardi Daniele <daniele.lombardi@studenti.unina.it>
6
      <br>
  --! @version V2.0
7
  --! @date
                17-July-2017
  --! @copyright
  --! Copyright (C) 2017
  --! Colella Gianni
                           <gian.colella@studenti.unina.it>
                                                                     <br>
11
  --! Guida Ciro
                            <ciro.guida4@studenti.unina.it>
                                                                     <br>
12
  --! Lombardi Daniele <daniele.lombardi@studenti.unina.it>
                                                                     <br>
13
  --! This file is part of Task4. It is realized from Group IV of Embedded
14
     System
  --! Class, University of Naples "Federico II", in the academic year
15
      2016/17.
  --!
      This file is part of Task4.
17
  --!
  --!
18
  --! Task4 is free software: you can redistribute it and/or modify
19
  --! it under the terms of the GNU Affero General Public License as
20
      published by
  --! the Free Software Foundation, either version 3 of the License, or
^{21}
  --!
      (at your option) any later version.
22
  --1
  --!
      Task4 is distributed in the hope that it will be useful,
24
      but WITHOUT ANY WARRANTY; without even the implied warranty of
25
      MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
26
       GNU Affero General Public License for more details.
  --!
27
  --!
28
  --! You should have received a copy of the GNU Affero General Public
29
     License
  --! along with Linux Driver: Examples. If not, see
  --! <https://www.gnu.org/licenses/agpl-3.0.html>.
31
  --! Obrief Il componente riceve in ingresso un segnale complesso, avente
32
     parte reale
             e parte immaginaria su 32 bit, e ne calcola il modulo quadro.
33
     Esso,
```

```
attraverso l'utilizzo dei segnali tvalid, tready e tdata, è
     compatibile
              con interfaccia AXI4 Stream.
35
36
  library IEEE;
37
  use IEEE.STD LOGIC 1164.ALL;
38
39
  entity AXI4 Stream Absolute Square m is
40
      Port ( aresetn : in STD_LOGIC;
41
          Reset del componente, sincrono e attivo basso
              aclk : in STD_LOGIC;
                                                                        --1
42
                 Segnale di temporizzazione
              -- Interfaccia AXI4 Stream Slave
43
              s_axis_value_tdata : in STD_LOGIC_VECTOR (63 downto 0); --! Dato
44
                  in ingresso espresso su 64 bit (32 Im, 32 Re)
              s_axis_value_tvalid : in STD_LOGIC;
                                                                        --! Se
45
                 alto, il dato in input è valido
              s_axis_value_tready : out STD_LOGIC;
                                                                        --! Se
                 alto, si è pronti ad accettare il tdata in input
              -- Interfaccia AXI4 Stream Master
47
             m axis abssgr tdata : out STD LOGIC VECTOR (63 downto 0); --!
48
                 Valore del modulo quadro calcolato
             m_axis_abssqr_tvalid : out STD_LOGIC;
                                                                        --! Se
49
                 alto, il segnale tdata in output è valido
             m_axis_abssqr_tready : in STD_LOGIC);
                                                                        --! Se
50
                 alto il componente a valle è pronto ad accettare il tdata in
                 output
  end AXI4_Stream_Absolute_Square_m;
51
52
  architecture Structural of AXI4_Stream_Absolute_Square_m is
53
54
55
        -----Control Unit Component-----
56
57
      component abs_sqr_control_unit_m is
58
      Port ( aclk : in STD_LOGIC;
59
              aresetn : in STD_LOGIC;
60
              s_axis_value_tvalid : in STD_LOGIC;
61
              m_axis_abssqr_tready : in STD_LOGIC;
62
              enable_buffer_in : out STD_LOGIC;
63
              enable_buffer_out : out STD_LOGIC;
              reset_buffer_in_n : out STD_LOGIC;
65
              reset_buffer_out_n : out STD_LOGIC;
66
              s_axis_value_tready : out STD_LOGIC;
67
              m_axis_abssqr_tvalid : out STD_LOGIC);
68
      end component;
69
70
71
           ------Operative Part Component-----
72
```

```
73
74
       component abs_sqr_operative_part_m is
            Port ( s_axis_value_tdata : in STD_LOGIC_VECTOR (63 downto 0);
75
                   aresetn : in STD LOGIC;
                   aclk : in STD_LOGIC;
77
                   enable buffer in : in STD LOGIC;
78
                   enable_buffer_out : in STD_LOGIC;
79
                   reset_buffer_in_n : in STD_LOGIC;
80
                   reset_buffer_out_n : in STD_LOGIC;
81
                   m_axis_abssqr_tdata : out STD_LOGIC_VECTOR(63 downto 0));
82
       end component;
84
85
        --! Segnali ausiliari per collegare la Parte Operativa alla parte di
86
        signal enable_buffer_in : std_logic :='0';
87
        signal enable_buffer_out : std_logic :='0';
88
        signal reset_buffer_in_n : STD_LOGIC:='1';
89
        signal reset_buffer_out_n : STD_LOGIC:='1';
   begin
92
93
       CONTROL_UNIT_INST : abs_sqr_control_unit_m port map(
94
            aclk => aclk,
95
            aresetn => aresetn,
96
            s_axis_value_tvalid => s_axis_value_tvalid,
97
            m_axis_abssqr_tready => m_axis_abssqr_tready,
98
            enable_buffer_in => enable_buffer_in,
99
            enable_buffer_out => enable_buffer_out,
100
            s_axis_value_tready => s_axis_value_tready,
101
            reset_buffer_out_n => reset_buffer_out_n,
102
            reset_buffer_in_n => reset_buffer_in_n,
103
            m_axis_abssqr_tvalid => m_axis_abssqr_tvalid);
104
105
       OPERATIVE_UNIT_INST : abs_sqr_operative_part_m port map(
106
            s_axis_value_tdata => s_axis_value_tdata,
107
            aresetn => aresetn,
108
            aclk => aclk,
109
            enable_buffer_in => enable_buffer_in,
110
            enable_buffer_out => enable_buffer_out,
111
            reset_buffer_out_n => reset_buffer_out_n,
112
            reset_buffer_in_n => reset_buffer_in_n,
113
            m_axis_abssqr_tdata => m_axis_abssqr_tdata);
114
115
   end Structural;
116
```

Codice 1.6: "AXI4 Stream Absolute Square"

#### Control Part

```
Task4_v2_0/src/abs_sqr_control_unit_m.vhd
  --! @file
2
  --! @authors
  --!
                  Colella Gianni <qian.colella@studenti.unina.it>
     <br>
  --1
                  Guida Ciro <ciro.quida4@studenti.unina.it>
     <br>
                  Lombardi Daniele <daniele.lombardi@studenti.unina.it>
  --!
6
     <br>
  --! @version V2.0
  --! @date 17-July-2017
  --! @copyright
  --! Copyright (C) 2017
10
  --! Colella Gianni
                         <gian.colella@studenti.unina.it>
                                                                   <br>
11
                          <ciro.guida4@studenti.unina.it>
  --! Guida Ciro
12
  --! Lombardi Daniele <daniele.lombardi@studenti.unina.it>
                                                                   <br>
13
  --! This file is part of Task4. It is realized from Group IV of Embedded
14
    System
  --! Class, University of Naples "Federico II", in the academic year
     2016/17.
  --!
16
  --! Task4 is free software: you can redistribute it and/or modify
17
  --! it under the terms of the GNU Affero General Public License as
18
    published by
  --! the Free Software Foundation, either version 3 of the License, or
19
  --! (at your option) any later version.
20
  --!
  --! This file is part of Task4.
  --!
23
  --! Task4 is distributed in the hope that it will be useful,
24
  --! but WITHOUT ANY WARRANTY; without even the implied warranty of
25
  --! MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
26
  --! GNU Affero General Public License for more details.
27
28
  --! You should have received a copy of the GNU Affero General Public
     License
  --! along with Linux Driver: Examples. If not, see
30
  --! <https://www.gnu.org/licenses/agpl-3.0.html>.
31
  --! @brief Questo componente realizza una FSM per il controllo del
32
    componente
             che si occupa di calcolare il modulo quadro di un numero. Tale
33
    macchina
             a stati si è resa necessaria, per interfacciare il componente con
      AXI4 Stream.
35
  library IEEE;
36
  use IEEE.STD LOGIC 1164.ALL;
37
38
  entity abs_sqr_control_unit_m is
```

```
Port ( aclk : in STD_LOGIC;
                                                    --! Segnale di
40
         temporizzazione della FSM
             aresetn : in STD_LOGIC;
                                                    --! Reset della FSM,
41
                sincrono e attivo bass
             s_axis_value_tvalid : in STD_LOGIC;
                                                   --! Se alto, vuol dire
42
                che il dato di input all'interfaccia slave è valido
            m_axis_abssqr_tready : in STD_LOGIC;
                                                  --! Se alto, vuol dire
43
                che il componente che si trova a valle è pronto a ricevere il
                 dato di output
             enable_buffer_in : out STD_LOGIC;
                                                   --! Se alto, abilita a
44
                scrivere nel buffer di input della macchina
             enable_buffer_out : out STD_LOGIC;
                                                    --! Se alto, abilita a
45
                scrivere nel buffer di output della macchina
            reset_buffer_in_n : out STD_LOGIC;
                                                    --! Reset sincrono per
46
                il buffer di input della macchina
                                                   --! Reset sincrono per
             reset_buffer_out_n : out STD_LOGIC;
47
                il buffer di output della macchina
             s_axis_value_tready : out STD_LOGIC;
                                                   --! Se alto, vuol dire
                che l'interfaccia slave è pronta a ricevere un dato
            m_axis_abssqr_tvalid : out STD_LOGIC); --! Se alto, vuol dire
                che il dato in uscita dall'interfaccia master è valido
  end abs_sqr_control_unit_m;
50
51
  architecture Behavioral of abs_sqr_control_unit_m is
52
53
      type state_type is(RESET, IDLE, RESULT_CALCULATION, WAIT_M_TREADY);
54
      signal current_state, next_state : state_type := RESET;
55
56
  begin
57
58
59
               60
   ______
61
  --! Questo process realizza la sincronizzazione degli stati con il segnale
  --! di temporizzazione. Ogni volta che si verifica un rising_edge la FSM
63
  --! entra nello stato definito in next_state
64
      SYNC_PROCESS : process(aclk)
65
          begin
66
             if(rising_edge(aclk))then
67
                 if (aresetn='0') then
                                                   --! Se il segnale di
68
                    reset è attivo, la FSM entra nello stato di RESET
                     current_state <= RESET;</pre>
                 else
70
                     71
                        nello stato definito in next state
                 end if;
72
             end if;
73
      end process SYNC_PROCESS;
74
75
```

```
76
                 -----Output Decode Process----
77
78
   --! In questo process vengono definiti i valori dei segnali di output
79
   --! della FSM
80
       OUTPUT DECODE : process(current state)
81
           begin
82
                case(current state) is
83
                    when RESET =>
84
                        enable_buffer_in <= '0';</pre>
85
                        enable_buffer_out <= '0';
                        s_axis_value_tready <= '0';</pre>
87
                        m_axis_abssqr_tvalid <= '0';</pre>
88
                        reset_buffer_in_n <= '1';
89
                        reset_buffer_out_n <= '1';
90
                    when IDLE =>
91
                         enable buffer in <= '1';
92
                         enable_buffer_out <= '0';</pre>
93
                         s_axis_value_tready <= '1';</pre>
                         m_axis_abssqr_tvalid <= '0';</pre>
95
                         reset buffer in n <= '1';
96
                         reset buffer out n <= '0';
97
                     when RESULT_CALCULATION =>
98
                         enable_buffer_in <= '0';
99
                         enable_buffer_out <= '1';</pre>
1\,0\,0
                         s_axis_value_tready <= '0';
101
                         m_axis_abssqr_tvalid <= '0';</pre>
102
                         reset_buffer_in_n <= '1';</pre>
103
                         reset_buffer_out_n <= '1';</pre>
104
                      when WAIT_M_TREADY =>
105
                         enable_buffer_in <= '0';</pre>
106
                         enable_buffer_out <= '0';</pre>
107
                         s_axis_value_tready <= '0';</pre>
108
                         m axis abssgr tvalid <= '1';
109
                         reset_buffer_in_n <= '0';</pre>
110
                         reset_buffer_out_n <= '1';
111
                end case;
112
       end process OUTPUT_DECODE;
113
114
1\,1\,5
116
         ------
117
       ______
118
   --! In questo process viene definito chi deve essere lo stato successivo
119
   --! in cui la FSM deve entrare, in base ai segnali di input
120
       NEXT_STATE_DECODE : process(current_state,s_axis_value_tvalid,
121
           m_axis_abssqr_tready, aresetn)
           begin
122
                case(current state)is
123
```

```
when RESET =>
124
                             if (aresetn='0')then
125
                                  next_state <= RESET;</pre>
126
                             else
127
                                  next_state <= IDLE;</pre>
128
                             end if;
129
                        when IDLE =>
130
                             if (s_axis_value_tvalid='0')then
131
                                  next_state <= IDLE;</pre>
132
                             else
133
                                  next_state <= RESULT_CALCULATION;</pre>
134
                             end if;
135
                        when RESULT_CALCULATION =>
136
                             next_state <= WAIT_M_TREADY;</pre>
137
                        when WAIT_M_TREADY =>
138
                             if (m_axis_abssqr_tready='0')then
139
                                  next_state <= WAIT_M_TREADY;</pre>
140
1\,4\,1
                                  next_state <= IDLE;</pre>
142
                             end if;
143
                    end case;
144
         end process;
145
146
    end Behavioral;
147
```

Codice 1.7: "Control Part"

#### Operative Part

```
--! @file
              Task4_v2_0/src/abs_sqr_operative_part_m.vhd
  --! @authors
3
  --1
                Colella Gianni <qian.colella@studenti.unina.it>
    <br>
  --!
                Guida Ciro
                                 <ciro.guida4@studenti.unina.it>
     <br>
  --!
                Lombardi Daniele <daniele.lombardi@studenti.unina.it>
     <br>
  --! @version V2.0
  --! @date
              17-July-2017
  --! @copyright
9
  --! Copyright (C) 2017
10
  --! Colella Gianni <qian.colella@studenti.unina.it>
                                                           <br>
11
  --! Guida Ciro
                       <ciro.guida4@studenti.unina.it>
                                                            <br>
12
  13
  --! This file is part of Task4. It is realized from Group IV of Embedded
14
    System
  --! Class, University of Naples "Federico II", in the academic year
15
     2016/17.
16
  --!
```

```
This file is part of Task4.
17
  --!
18
  --! Task4 is free software: you can redistribute it and/or modify
19
      it under the terms of the GNU Affero General Public License as
  --!
20
     published by
      the Free Software Foundation, either version 3 of the License, or
21
       (at your option) any later version.
22
  --!
23
  --1
      Task4 is distributed in the hope that it will be useful,
24
      but WITHOUT ANY WARRANTY; without even the implied warranty of
25
      MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  --1
26
      GNU Affero General Public License for more details.
  --!
27
  --!
28
  --! You should have received a copy of the GNU Affero General Public
29
  --! along with Linux Driver: Examples. If not, see
30
  --! <https://www.gnu.org/licenses/agpl-3.0.html>.
31
  --! @brief Questo componente ingloba in sè tutta la parte operativa del
32
     componente
             AXI4_Stream_Absolute_Square_m. Al suo interno sono presenti 2
  --!
     registri,
             che funzionano da buffer di ingresso e uscita; la logica
34
     comportamentale
             che realizza l'operazione di modulo quadro.
35
36
37
  library IEEE;
38
  use IEEE.STD_LOGIC_1164.ALL;
39
40
  entity abs_sqr_operative_part_m is
41
      Port ( s_axis_value_tdata : in STD_LOGIC_VECTOR (63 downto 0);
42
          Valore di ingresso di cui si vuole calcolare il modulo quadro
              aresetn : in STD_LOGIC;
                                                                              --1
43
                 Reset sincrono esterno, attivo basso
              aclk : in STD_LOGIC;
                                                                              --1
44
                 Segnale di temporizzazione della macchina
              enable_buffer_in : in STD_LOGIC;
                                                                              --!
45
                 Segnale di enable, che abilita il funzionamento del buffer di
                  ingresso
              enable_buffer_out : in STD_LOGIC;
^{46}
                 Segnale di enable, che abilita il funzionamento del buffer di
                  uscita
              reset_buffer_in_n : in STD_LOGIC;
47
                 Reset al buffer di ingresso, sincrono, proveniente dalla FSM,
                  attivo basso
              reset_buffer_out_n : in STD_LOGIC;
48
                 Reset al buffer di uscita, sincrono, proveniente dalla FSM,
                 attivo basso
              m_axis_abssqr_tdata : out STD_LOGIC_VECTOR(63 downto 0));
                                                                             --!
49
```

```
Valore di uscita rappresentante il modulo quadro calcolato
  end abs_sqr_operative_part_m;
50
  architecture Structural of abs_sqr_operative_part_m is
52
53
54
          -----Modulo Quadro Component-----
55
56
      component mod_quad_oper is
57
      generic(n: natural:=32);
58
      Port ( Im : in STD_LOGIC_VECTOR (n-1 downto 0);
59
              Re : in STD_LOGIC_VECTOR (n-1 downto 0);
60
              modulo2 : out STD_LOGIC_VECTOR (2*n -1 downto 0));
61
      end component;
62
63
64
       65
66
      component register m is
67
          generic(N : natural:=64);
68
          Port ( data in : in STD LOGIC VECTOR (N-1 downto 0);
69
                  enable : in STD LOGIC;
70
                  reset_n : in STD_LOGIC;
71
                  data_out : out STD_LOGIC_VECTOR (N-1 downto 0);
72
                  clock : in STD_LOGIC);
73
      end component;
74
75
  --! Segnali ausiliari per la gestione del circuito e i corretti collegamenti
76
  --! tra i vari componenti
77
      signal real_part : std_logic_vector(31 downto 0):=(others=>'0');
78
      signal imag_part : std_logic_vector(31 downto 0):=(others=>'0');
79
      signal result : std_logic_vector(63 downto 0):=(others=>'0');
80
      signal operand : std_logic_vector(63 downto 0):=(others=>'0');
81
      signal reset in n : std logic := '1';
      signal reset_out_n : std_logic := '1';
83
84
  begin
85
      reset_in_n <= aresetn and reset_buffer_in_n;</pre>
86
      BUFFER_IN_INST : register_m port map(
87
          data_in => s_axis_value_tdata,
88
          enable => enable_buffer_in,
          reset_n => reset_in_n,
90
          data_out => operand,
91
          clock => aclk);
92
93
      imag_part <= operand(63 downto 32);</pre>
94
      real part <= operand(31 downto 0);</pre>
95
      SQUARE_INST :mod_quad_oper port map(
96
          Im => imag_part,
97
```

```
Re => real_part,
98
            modulo2 => result);
99
100
        reset out n <= aresetn and reset buffer out n;
101
        BUFFER_OUT_INST : register_m port map(
102
            data in => result,
103
            enable => enable_buffer_out,
104
            reset_n => reset_out_n,
105
            data_out => m_axis_abssqr_tdata,
106
            clock => aclk);
107
108
   end Structural;
109
```

Codice 1.8: "Operative Part"

#### Modulo Quadro

```
--! @file
                 Task4_v2_0/src/mod_quad_oper.vhd
  --! @authors
2
  --!
                   Colella Gianni
                                        <gian.colella@studenti.unina.it>
3
      <br>
  --!
                   Guida Ciro
                                        <ciro.guida4@studenti.unina.it>
      <br>
  --!
                                        <daniele.lombardi@studenti.unina.it>
5
                   Lombardi Daniele
      <br>
  --! @version V2.0
6
  --! @date
                 17-July-2017
7
  --! @copyright
      Copyright (C) 2017
      Colella Gianni
  --!
                            <gian.colella@studenti.unina.it>
                                                                       <br>
10
  --! Guida Ciro
                            <ciro.guida4@studenti.unina.it>
                                                                       <br>
11
                            <daniele.lombardi@studenti.unina.it>
      Lombardi Daniele
12
  --! This file is part of Task4. It is realized from Group IV of Embedded
13
      System
  --!
      Class, University of Naples "Federico II", in the academic year
14
      2016/17.
   --!
  --! Task4 is free software: you can redistribute it and/or modify
16
   --! it under the terms of the GNU Affero General Public License as
17
      published by
      the Free Software Foundation, either version 3 of the License, or
  --!
18
       (at your option) any later version.
  --!
^{19}
  --1
20
       This file is part of Task4.
  --!
21
  --!
  --!
       Task4 is distributed in the hope that it will be useful,
23
       but WITHOUT ANY WARRANTY; without even the implied warranty of
24
  --!
       MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.
25
  --!
       GNU Affero General Public License for more details.
26
27
  --!
```

```
--! You should have received a copy of the GNU Affero General Public
     License
  --! along with Linux Driver: Examples. If not, see
29
  --! <https://www.gnu.org/licenses/agpl-3.0.html>.
30
  --! @brief Questo componente realizza il modulo quadro di un numero
      compmlesso.
   --!
              Si presuppone che sia la parte reale sia quella immaginaria del
32
      numero
              siano rappresentate entrambe sullo stesso numero di bit, in
33
     notazione
              signed integer. Si precisa, a tal proposito, che ai fini del
34
     progetto,
              essendo il modulo un numero positivo e nell'ottica del risparmio
35
    di spazio,
              questo componente tronca l'ultimo bit di uscita, che si sa
36
     apriori
  --!
             essere nullo.
37
  --!
              Per la sua realizzazione, è stata utilizzata una filosofia di
38
     progetto
  --1
              dataflow, in questo modo il sintetizzatore UG901 di Vivado cerca
     di
  --!
              inferire, lì dove possibile, le DSP48E presenti sulla Zynq Zybo.
40
41
  library IEEE;
42
  use IEEE.STD_LOGIC_1164.ALL;
43
  use IEEE.NUMERIC_STD.ALL;
44
45
  entity mod_quad_oper is
46
      generic(n: natural:=32);
47
          Specifica la dimensione, n, su cui deve essere rappresentata la
          parte reale e immaginaria del numero
      Port (Im : in STD LOGIC VECTOR (n-1 downto 0);
48
          Specifica la parte immaginaria del numero, espressa su n bit
              Re : in STD LOGIC VECTOR (n-1 downto 0);
                 Specifica la parte reale del numero, espressa su n bit
              modulo2 : out STD_LOGIC_VECTOR (2*n -1 downto 0));
50
                 Specifica il modulo quadro calcolato
  end mod_quad_oper;
51
52
  architecture Dataflow of mod_quad_oper is
53
54
     --! Affinchè le stringhe di bit in ingresso vengano trattate come numeri
55
         signed,
     --! vengono utilizzati i sequenti segnali ausiliari definiti signed.
56
           signal data_im: signed(n-1 downto 0);
57
           signal data_re: signed(n-1 downto 0);
58
59
60
       --! Per garantire il corretto calcolo dell'operazione di addizione di
          numeri signed,
```

```
--! sono definiti i segnelali seguenti.
61
           signal data_im2: signed(2*n-1 downto 0); --! Im^2
62
           signal data_re2: signed(2*n-1 downto 0); --! Re^2
63
       --! Il segnale data_mod, invecec, conterrà il risultato dell'addizione
65
          signed
       --! tra data_im2 e data_re2
66
       signal data_mod: signed(2*n-1 downto 0); --! Im<sup>2</sup> + Re<sup>2</sup>
67
68
  begin
69
70
       data_im<=signed(Im);</pre>
                                --! Casting da std_logic_vector a signed
71
       data_re<=signed(Re);</pre>
72
73
       --! Calcolo del quadrato della parte immaginaria
74
       data_im2<=data_im*data_im;</pre>
                                                        --32 bit_signed * 32
75
          bit_signed= 64 bit_signed
       --! Calcolo del quadrato della parte reale
76
       data re2<=data re*data re;
                                                        --32 bit_signed * 32
77
          bit_signed= 64 bit_signed
78
       --! Somma dei due quadrati per ottenere il modulo del numero.
79
       data_mod<=data_im2+data_re2;</pre>
                                                         --64 bit_signed + 64 bit
80
          _signed = 65 bit_signed = 64 bit unsigned (poichè il valore è senz'
          altro positivo)
81
       --! Il valore calcolato viene portato in uscita a meno dell'ultimo bit
82
       modulo2<=std_logic_vector(data_mod(2*n-1 downto 0));</pre>
83
84
  end Dataflow;
85
```

Codice 1.9: "modulo quadro"

#### 1.6.2.3 Square Root

```
--! @file
              Task4_v2_0/src/AXI4_Stream_Square_Root_m.vhd
--! @authors
--!
                Colella Gianni
                                    <gian.colella@studenti.unina.it>
   <br>
--1
                Guida Ciro
                                    <ciro.guida4@studenti.unina.it>
   <br>
--!
                Lombardi Daniele
                                    <daniele.lombardi@studenti.unina.it>
   <br>
--! @version V2.0
--! @date
             17-July-2017
```

```
--! @copyright
9
  --! Copyright (C) 2017
10
  --! Colella Gianni
                         <gian.colella@studenti.unina.it>
                                                                     <hr>
11
                           <ciro.guida4@studenti.unina.it>
  --! Guida Ciro
                                                                     <hr>
12
  --! Lombardi Daniele
                           <daniele.lombardi@studenti.unina.it>
                                                                     <hr>
13
  --! This file is part of Task4. It is realized from Group IV of Embedded
14
      System
  --! Class, University of Naples "Federico II", in the academic year
15
      2016/17.
  --!
16
  --! This file is part of Task4.
17
18
      Task4 is free software: you can redistribute it and/or modify
19
  --! it under the terms of the GNU Affero General Public License as
20
     published by
      the Free Software Foundation, either version 3 of the License, or
21
      (at your option) any later version.
  --!
22
  --!
23
  --! Task4 is distributed in the hope that it will be useful,
^{24}
  --! but WITHOUT ANY WARRANTY; without even the implied warranty of
  --! MERCHANTABILITY Or FITNESS FOR A PARTICULAR PURPOSE.
26
  --! GNU Affero General Public License for more details.
27
28
  --! You should have received a copy of the GNU Affero General Public
29
     License
  --! along with Linux Driver: Examples. If not, see
30
  --! <https://www.gnu.org/licenses/agpl-3.0.html>.
31
  --! @brief Tale componente, attraverso una FSM, realizza il calcolo della
32
     radice
  --!
             quadrata di un numero.
33
34
  library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.NUMERIC_STD.ALL;
37
38
  entity AXI4_Stream_Square_Root_m is
39
      Port (aclk
                   : in
                             STD LOGIC;
40
          Segnale di temporizzazione
                             STD_LOGIC;
              aresetn : in
                                                                             __ 1
41
                 Reset sincrono, attivo basso
              -- Slave signal interface
42
              s_axis_value_tvalid : in
                                          STD_LOGIC;
                                                                             --!
43
                 Se alto, il tdata in input è valido
              s_axis_value_tready : out STD_LOGIC;
44
                 Se alto, il componente è pronto a ricevere il tdata
              s_axis_value_tdata : in STD_LOGIC_VECTOR (47 downto 0);
                                                                             --!
45
                 Valore di cui si vuole calcolare la radice
```

```
46
              -- Master signal interface
47
              m_axis_result_tvalid : out STD_LOGIC;
                                                                                --1
48
                  Se alto, il tdata in output è valido
              m_axis_result_tready : in STD_LOGIC;
                                                                                --1
49
                  Se alto, il componente a valle è pronto a ricevere il dato
              m_axis_result_tdata : out STD_LOGIC_VECTOR (23 downto 0));
50
                  Valore della radice calcolato
  end AXI4_Stream_Square_Root_m;
51
52
  architecture Behavioral of AXI4_Stream_Square_Root_m is
53
54
       --! Segnali ausiliari utili al funzionamento dell'algoritmo
55
       signal op : unsigned(47 downto 0); --! In questo segnale viene
56
          memorizzato inizialmente il valore di cui si vuole calcolare la
          radice
       signal res : unsigned(47 downto 0); --! Qui viene memorizzato il
57
          risultato temporaneo dell'operazione
       signal one : unsigned(47 downto 0); --! Valore iniziale di confronto
58
       --! Deinizione degli stati della FSM
60
      type state is (idle, shift, calc, wait_tready); --! Il tipo stato può
61
          assumere i valori idle, shift, calc, wait_tready
       signal next_state : state;
                                                          --! Creazione di un
62
          segnale next_state di tipo state
  begin
64
65
      ROOT_ALG : process
66
67
            begin
68
69
             wait until rising_edge(aclk);
70
71
                 case next_state is
72
73
                    when idle =>
74
                         if (aresetn = '0') then
                                                              --! Se il reset è
75
                            attivo
                            s_axis_value_tready <= '0';</pre>
                                                              --! il tready deve
76
                               essere portato a zero
                         else
77
                             s_axis_value_tready <= '1'; --! altrimenti è
78
                                 settato a 1
                         end if:
79
80
                         m_axis_result_tvalid <= '0';</pre>
                                                             --! Il tvalid del
81
                            master è posto a zero
82
```

```
--! Inizializzazione segnali ausiliari all'algoritmo
83
                          one \leq x"400000000000;
84
                          op <= unsigned(s_axis_value_tdata);</pre>
85
                         res <= (others=>'0');
                          if (s axis value tvalid='1') then --! se il t valid
88
                             dello slave è pari ad 1 inizia un nuovo calcolo
                             next state <= shift;</pre>
                                                               --! e la FSM passa
89
                                nello stato di SHIFT
                          end if;
90
91
                      when shift =>
92
                          if (aresetn = '0') then
                                                                 --! Se il reset è
93
                             attivo
                            next state <= idle;</pre>
                                                                 --! si torna nello
94
                                stato di idle
                         end if;
95
96
                         s axis value tready <= '0';
97
                          if (one > op) then
99
                             one \leq one/4;
100
                          else
101
                             next_state <= calc;</pre>
102
                          end if;
103
104
                      when calc =>
                          if (aresetn = '0') then
                                                     --! Se il reset è
106
                             attivo
                              next state <= idle;</pre>
                                                                 --! si torna nello
107
                                 stato di idle
                          end if;
108
109
                         if (one /= 0) then
110
                             if (op >= res+one) then
111
                                op \leq op - (res+one);
112
113
                                res \leq res/2 + one;
                             else
114
                                res \leq res/2;
115
                             end if;
116
                             one \leq one/4;
117
                          else
118
                             next_state <= wait_tready;</pre>
119
                          end if;
120
121
                      when wait_tready =>
122
                         if (aresetn = '0') then
                                                                --! Se il reset è
123
                             attivo
```

```
next_state <= idle;</pre>
                                                                     --! si torna nello
124
                                   stato di idle
                           end if;
125
126
                           m_axis_result_tvalid <= '1';</pre>
127
128
                           --! Conserva il dato calcolato finchè non arriva un
129
                               tready sul master
                           if (m_axis_result_tready='1') then
130
                              next_state <= idle;</pre>
131
                           end if;
132
                    end case;
133
134
            end process;
135
       --! Salvataggio del risultato sui segnali di uscita
136
       m_axis_result_tdata <= std_logic_vector(res(m_axis_result_tdata'range));</pre>
137
138
   end Behavioral;
139
```

Codice 1.10: "Square Root"

### 1.6.3 Testbench

Per verificare il funzionamento, viene eseguito un semplice testbench, fig. 1.16, fornendo in input al Task una coppia di dati generati in MATLAB. Si può notare come il risultato finale viene restituito in uscita dopo 144 cicli di clock, impostando idealmente un clock in ingresso a 100 Mhz. In questa implementazione, l'uscita r è espressa in una forma fixed point unsigned <24,11>.




Figura 1.16: Testbench

### 1.6.4 Analisi soluzione

Per quanto riguarda l'area occupata dal componente complessivo, viene fornita la seguente tabella che riassume l'occupazione dovuta ai singoli IP core dispiegati, nonché quella relativa all'intero Task.

Componente	${ m LUT}$	Slice Register	DSP48
Absolute Square	165	66	8
Divider generator	2036	4474	0
Square Root	233	124	0
Totale	2600(15%)	4730(13%)	16(20%)

Tabella 1.6: Occupazione d'area post-sintesi

Si può notare che, rispetto alla versione precedente, c'è un netto risparmio delle risorse disponibili sulla board.

Per quanto riguarda, invece, la frequenza di lavoro del circuito, utilizzando lo stesso metodo descritto per la versione precedente, fig., si trova che, in questo caso, il componente può lavorare ad una frequenza di 80,901Mhz, dovuta al componente Absolute Square.




Figura 1.17: Most negative slack

# 1.6.5 Vantaggi e svantaggi

In questa versione è facile notare come vengono superate le criticità incontrate nella precedente soluzione. In particolare, viene migliorato il consumo di risorse disponibili sulla board, l'intero componente è compatibile con AXI4 Stream, il tutto al prezzo di calcolare il risultato finale in 144 cicli di clock, rispetto ai 137 della versione precedente.

Un ulteriore svantaggio riscontrato nella soluzione proposta riguarda l'adattamento del segnale di uscita. Far restituire al divisore un numero di cifre decimali pari a 40, risulta essere uno spreco significativo di risorse, in quanto successivamente, dopo l'operazione di radice i 20 bit decimali vengono comunque troncati, per diventare 11. A questo punto, nella soluzione successiva, si pensa un modo per superare tale criticità.

### 1.7 Task 4 v2.1

Tale soluzione, come precisato sopra, si propone di ridurre sia il consumo di area sia il numero di cicli di clock necessari ad ottenere il risultato finale. In particolare, si modifica la dimensione della parte frazionaria in uscita al divisore. In questo modo, il divisore occupa meno area e impiega meno cicli di clock per calcolare il quoziente.

### 1.7.1 Design

La fig. 1.18 mostra il block design.




Figura 1.18: Block Diagram relativo ad una terza soluzione

### 1.7.2 Codice

Di seguito si riporta l'unico codice variato rispetto alla soluzione precedente.

```
@file
                 Task4_v2_1/src/Task4_m.vhd
   --! @authors
   --!
                    Colella Gianni
                                         <gian.colella@studenti.unina.it>
      <br>
                                         <ciro.guida4@studenti.unina.it>
   __ 1
                    Guida Ciro
      <br>
                    Lombardi Daniele
                                         <daniele.lombardi@studenti.unina.it>
   --!
6
      <br>
   --! @version V2.1
   --! @date
                 18-July-2017
   --! @copyright
        Copyright (C) 2017
10
                             <qian.colella@studenti.unina.it>
        Colella Gianni
                                                                        <br>
11
       Guida Ciro
                             <ciro.quida4@studenti.unina.it>
                                                                        <br/>br>
12
                             <daniele.lombardi@studenti.unina.it>
        Lombardi Daniele
                                                                        <br>
13
        This file is part of Task4. It is realized from Group IV of Embedded
14
      System
```

```
--! Class, University of Naples "Federico II", in the academic year
15
      2016/17.
  --!
16
  --!
      Task4 is free software: you can redistribute it and/or modify
17
  --! it under the terms of the GNU Affero General Public License as
18
      published by
      the Free Software Foundation, either version 3 of the License, or
19
       (at your option) any later version.
20
21
  --!
       Task4 is distributed in the hope that it will be useful,
22
      but WITHOUT ANY WARRANTY; without even the implied warranty of
  --1
23
      MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
24
       GNU Affero General Public License for more details.
25
  --!
26
  --! You should have received a copy of the GNU Affero General Public
27
     License
  --! along with Linux Driver: Examples. If not, see
28
      <https://www.gnu.org/licenses/agpl-3.0.html>.
29
  --! @brief Questo componente include tutte le funzionalità che deve eseguire
       il
              Task 4. In particolare, in ingresso al componente vengono forniti
  --!
31
              2 segnali complessi espressi su 64 bit (32 Im, 32 Re); in uscita,
32
  --!
              invece, è reso disponibile un segnale contenente la radice del
33
              rapporto del modulo quadro dei due segnali di ingresso. Tale
34
     segnale
              è espresso su 24 bit, di cui 13 sono la parte intera, 11 quella
  --1
35
              decimale. Tutto il componente è realizzato in modo tale da essere
              compatibile con interfaccia AXI4 Stream.
37
38
  library IEEE;
39
  use IEEE.STD_LOGIC_1164.ALL;
40
41
  entity Task4_m is
42
      Port (aclk: in STD LOGIC;
                                                                              --1
43
          Segnale di temporizzazione
              aresetn : in STD_LOGIC;
                                                                              --!
44
                 Reset sincrono, attivo basso
              -- Interfaccia Slave del componente
45
              s_axis_sum_early_tvalid : in STD_LOGIC;
46
                 Se alto, il dato sum_early è valido
              s_axis_sum_early_tready : out STD_LOGIC;
                                                                              --!
47
                 Se alto il componente è pronto a ricevere sum_early
              s_axis_sum_early_tdata : in STD_LOGIC_VECTOR (63 downto 0);
                                                                              --!
48
                 Segnale di input rappresentante sum_early
              s_axis_sum_late_tvalid : in STD_LOGIC;
                                                                              --!
49
                 Se alto, il dato sum_late è valido
              s_axis_sum_late_tready : out STD_LOGIC;
                                                                              --!
50
                 Se alto il componente è pronto a ricevere sum_late
              s_axis_sum_late_tdata : in STD_LOGIC_VECTOR (63 downto 0);
51
```

```
Segnale di input rappresentante sum_late
              -- Interfaccia Master del componente
52
              m_axis_r_tvalid: out std_logic;
                                                                              --1
53
                 Se alto, il dato r in output è valido
              m_axis_r_tready: in std_logic;
                                                                              --!
54
                 Se alto, il componente a valle è pronto a ricevere il dato r
              m_axis_r_tdata : out STD_LOGIC_VECTOR (23 downto 0)
55
                 Segnale di output rappresentante r
              );
56
  end Task4_m;
57
  architecture Structural of Task4_m is
59
60
                   -----Absolute Square Component-----
61
62
      component AXI4_Stream_Absolute_Square_m is
63
           Port ( aresetn : in STD_LOGIC;
64
                  aclk : in STD_LOGIC;
65
                  -- Interfaccia Slave del componente
66
                  s_axis_value_tdata : in STD_LOGIC_VECTOR (63 downto 0);
67
                  s axis value tvalid : in STD LOGIC;
68
                  s_axis_value_tready : out STD_LOGIC;
69
                  -- Interfaccia Master del componente
70
                  m_axis_abssqr_tdata : out STD_LOGIC_VECTOR (63 downto 0);
71
                  m_axis_abssqr_tvalid : out STD_LOGIC;
72
                  m_axis_abssqr_tready : in STD_LOGIC);
      end component;
74
75
76
                   -----Divisor Component-----
77
78
      component AXI4_Stream_Divider_m IS
79
        Port (
80
           aclk: IN STD LOGIC;
           aresetn : IN STD_LOGIC;
82
           s_axis_divisor_tvalid : IN STD_LOGIC;
83
           s_axis_divisor_tready : OUT STD_LOGIC;
84
           s_axis_divisor_tdata : IN STD_LOGIC_VECTOR(63 DOWNTO 0);
85
           s_axis_dividend_tvalid : IN STD_LOGIC;
86
           s_axis_dividend_tready : OUT STD_LOGIC;
87
           s_axis_dividend_tdata : IN STD_LOGIC_VECTOR(63 DOWNTO 0);
           m_axis_dout_tvalid : OUT STD_LOGIC;
89
          m_axis_dout_tready : IN STD_LOGIC;
90
           m_axis_dout_tdata : OUT STD_LOGIC_VECTOR(87 DOWNTO 0)
91
               alla v2.0 viene richiesta una parte frazionaria di 22 bit, al
              posto di 40
         );
92
      end component;
93
94
```

```
95
                      -----Square Root Component-----
96
97
       component AXI4_Stream_Square_Root_m is
98
           Port ( aclk
                          : in
                                   STD LOGIC;
99
                   aresetn : in
                                   STD LOGIC;
100
                   s axis value tvalid : in
                                                STD LOGIC;
101
                   s_axis_value_tready : out STD_LOGIC;
102
                   s_axis_value_tdata : in
                                               STD_LOGIC_VECTOR (47 downto 0);
103
                   m_axis_result_tvalid : out STD_LOGIC;
104
                   m_axis_result_tready : in STD_LOGIC;
105
                   m_axis_result_tdata : out STD_LOGIC_VECTOR (23 downto 0));
106
107
       end component;
108
   --! Segnali ausiliari per i due componenti che realizzano il modulo quadro
109
      di Sum_Early e Sum_Late
   signal late2buffer: std_logic_vector(63 downto 0);
110
   signal late2tvalid : std_logic;
111
   signal late2tready : std_logic;
112
   signal early2buffer: std_logic_vector(63 downto 0);
   signal early2tvalid : std logic;
114
115
   signal early2tready : std_logic;
116
   --! Segnali ausiliari per il componente che realizza la divisione tra il
117
      modulo di Sum_Early e il modulo di Sum_Late
   signal quozient_tdata : std_logic_vector(87 downto 0);
118
   signal quozient_tvalid : std_logic;
119
   signal quozient_tready : std_logic;
120
121
   --! Segnale ausiliare per gestire il dato in uscita da rappresentare su 24
122
      bit,
   --! di cui 13 costituiscono la parte intera e 11 quella decimale.
123
   --! Il valore è rapppresentato come signed.
124
   signal root_value : std_logic_vector (23 downto 0);
125
   begin
127
128
   ABS_SQR_EARLY: AXI4_Stream_Absolute_Square_m
129
           PORT MAP (
130
                   aresetn => aresetn,
1\,3\,1
                   aclk => aclk,
132
                   s_axis_value_tdata => s_axis_sum_early_tdata,
133
                   s_axis_value_tvalid => s_axis_sum_early_tvalid,
134
                   s_axis_value_tready => s_axis_sum_early_tready,
135
                   m_axis_abssqr_tdata => early2buffer,
136
                   m_axis_abssqr_tvalid => early2tvalid,
137
                   m_axis_abssqr_tready => early2tready);
138
139
   ABS_SQR_LATE: AXI4_Stream_Absolute_Square_m
```

```
PORT MAP (
141
142
                  aresetn => aresetn,
                  aclk => aclk,
143
                   s_axis_value_tdata => s_axis_sum_late_tdata,
144
                   s_axis_value_tvalid => s_axis_sum_late_tvalid,
145
                   s axis value tready => s axis sum late tready,
146
                  m_axis_abssqr_tdata => late2buffer,
147
                  m axis abssgr tvalid => late2tvalid,
148
                  m_axis_abssqr_tready => late2tready);
149
150
   DIVIDER: AXI4_Stream_Divider_m
151
              PORT MAP (
152
153
                     aclk => aclk,
                     aresetn => aresetn,
154
                     s_axis_divisor_tvalid => late2tvalid,
155
                     s_axis_divisor_tready => late2tready,
156
                     s_axis_divisor_tdata => late2buffer,
157
                     s_axis_dividend_tvalid => early2tvalid,
158
                     s_axis_dividend_tready => early2tready,
                     s_axis_dividend_tdata => early2buffer,
160
                     m axis dout tvalid => quozient tvalid,
161
                     m_axis_dout_tready => quozient_tready,
162
                     m_axis_dout_tdata => quozient_tdata);
163
164
165
   SQUARE_ROOT: AXI4_Stream_Square_Root_m
166
            PORT MAP (
167
                  aclk => aclk,
168
                  aresetn => aresetn,
169
                   s_axis_value_tvalid => quozient_tvalid,
170
                   s_axis_value_tready => quozient_tready,
171
                   s_axis_value_tdata => quozient_tdata(47 downto 0),
172
                  m_axis_result_tvalid => m_axis_r_tvalid,
173
                  m_axis_result_tready => m_axis_r_tready,
174
                  m_axis_result_tdata => root_value);
175
176
   m_axis_r_tdata <= '0' & root_value(22 downto 0);</pre>
177
178
   end Structural;
179
```

Codice 1.11: "Task4 v2.1"

## 1.7.3 Testing

Per verificare il funzionamento, viene eseguito, in un primo momento, un semplice testbench, fig. 1.19, fornendo in input al Task una coppia di dati generati in MATLAB. Si può notare come il risultato finale viene restituito in uscita dopo 128 cicli di clock, impostando idealmente un clock in ingresso a 100 Mhz.




Figura 1.19: Testbench

Successivamente, viene eseguito un testbench che, presi in ingresso dei dati generati dallo script Matlab T4\_data\_generator.m, fornito dall'ing. Ricci, restituisce i risultati calcolati dal componente e li stampa nel file outputR Vivado.txt.

```
Task4_v2_0/tb/Task4_automatic_tb.vhd
  --! @file
  --! @authors
3
                   Colella Gianni
                                        <gian.colella@studenti.unina.it>
      <br>
  --!
                   Guida Ciro
                                        <ciro.quida4@studenti.unina.it>
5
      <br>
                   Lombardi Daniele
                                       <daniele.lombardi@studenti.unina.it>
  --1
      <br>
  --! @version V1.0
7
                 17-July-2017
  --! @date
  --! @copyright
  --! Copyright (C) 2017
10
      Colella Gianni
                            <gian.colella@studenti.unina.it>
  __ 1
                                                                      <br>
1\,1
      Guida Ciro
                            <ciro.guida4@studenti.unina.it>
                                                                      <br>
12
                           <daniele.lombardi@studenti.unina.it>
  --! Lombardi Daniele
                                                                      <br>
13
  --! This file is part of Task4. It is realized from Group IV of Embedded
14
     System
  --! Class, University of Naples "Federico II", in the academic year
15
      2016/17.
  --!
16
  --1
       This file is part of Task4.
17
      Task4 is free software: you can redistribute it and/or modify
  --!
       it under the terms of the GNU Affero General Public License as
20
      published by
       the Free Software Foundation, either version 3 of the License, or
21
  --!
       (at your option) any later version.
22
23
  --!
      Task4 is distributed in the hope that it will be useful,
24
       but WITHOUT ANY WARRANTY; without even the implied warranty of
  --1
       MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
```

```
GNU Affero General Public License for more details.
27
  --!
28
  --! You should have received a copy of the GNU Affero General Public
29
     License
  --! along with Linux Driver: Examples. If not, see
30
  --! <https://www.gnu.org/licenses/agpl-3.0.html>.
31
  --! @brief Con questo file si effettua un test bench su un numero
32
      significativo di
              elementi, pari a 1000. I dati in input al componente Task 4
33
     vengono letti
              da 2 file generati da uno script Matlab (inputEarly.txt e
  --1
      inputLate.txt)
35
  library IEEE;
36
  use IEEE.STD_LOGIC_1164.ALL;
37
                                    --! Package necessario per la lettura e
  use std.textio.all;
38
      scrittura di file
  use ieee.std_logic_textio.all;
39
40
  entity Task4_automatic_tb is
41
  -- Port ( );
42
  end Task4 automatic tb;
43
44
  architecture Behavioral of Task4_automatic_tb is
^{45}
^{46}
47
           -----Task 4 Component-----
48
49
      component Task4_m is
50
          Port ( aclk : in STD_LOGIC;
51
                  aresetn : in STD_LOGIC;
52
                  s_axis_sum_early_tvalid : in STD_LOGIC;
53
                  s_axis_sum_early_tready : out STD_LOGIC;
                  s_axis_sum_early_tdata : in STD_LOGIC_VECTOR (63 downto 0);
                  s_axis_sum_late_tvalid : in STD_LOGIC;
56
                  s_axis_sum_late_tready : out STD_LOGIC;
57
                  s_axis_sum_late_tdata : in STD_LOGIC_VECTOR (63 downto 0);
58
                  m_axis_r_tvalid : out std_logic;
59
                  m_axis_r_tready : in std_logic;
60
                  m_axis_r_tdata : out STD_LOGIC_VECTOR (23 downto 0)
61
62
      end component;
63
64
       signal aclk : STD_LOGIC;
65
       signal aresetn : STD_LOGIC := '1';
66
       signal s_axis_sum_early_tvalid : STD_LOGIC:='0';
67
      signal s_axis_sum_early_tready : STD_LOGIC;
68
       signal s_axis_sum_early_tdata : STD_LOGIC_VECTOR (63 downto 0) := (
69
          others => '0');
```

```
signal s_axis_sum_late_tvalid : STD_LOGIC:='0';
70
       signal s_axis_sum_late_tready : STD_LOGIC;
71
       signal s_axis_sum_late_tdata : STD_LOGIC_VECTOR (63 downto 0) := (
72
           others => '0');
       signal m_axis_r_tvalid : std_logic;
73
       signal m axis r tready : std logic := '1';
74
       signal m_axis_r_tdata : STD_LOGIC_VECTOR (23 downto 0);
75
76
       --! Vengono definiti i nomi dei file da utilizzare durante il test bench
77
     file data_early : text;
                                      --! Questo è il file in cui sono presenti i
78
          dati di Sum_Early
     file data_late : text;
                                      --! Questo è il file in cui sono presenti i
79
          dati di Sum_Late
     file data_r : text;
                                      --! Questo è il file in cui saranno salvati
80
          i risultati di R
81
   constant clock_period: time := 10 ns;
82
   begin
83
   uut: Task4_m
85
       Port map (
86
             aclk => aclk,
87
             aresetn => aresetn,
88
             s_axis_sum_early_tvalid => s_axis_sum_early_tvalid,
89
             s_axis_sum_early_tready => s_axis_sum_early_tready,
90
             s_axis_sum_early_tdata => s_axis_sum_early_tdata,
91
             s_axis_sum_late_tvalid => s_axis_sum_late_tvalid,
             s_axis_sum_late_tready => s_axis_sum_late_tready,
93
             s_axis_sum_late_tdata => s_axis_sum_late_tdata,
94
             m_axis_r_tvalid => m_axis_r_tvalid,
95
             m_axis_r_tready => m_axis_r_tready,
96
             m_axis_r_tdata => m_axis_r_tdata);
97
98
   --! Clock process definitions
99
   clock_process :process
100
       begin
101
        aclk <= '0';
102
        wait for clock_period/2;
103
        aclk <= '1';
104
        wait for clock_period/2;
105
106
   end process;
107
108
   --! Stimulus process
109
     stim_proc: process
110
111
       --! Variabili utilizzate per la lettura e scrittura dei file
112
       variable early_file_line : line;
                                              --! Variabile associata alla linea
113
            letta dal file data early
```

```
variable late_file_line : line;
                                               --! Variabile associata alla linea
114
            letta dal file data late
       variable r_file_line : line;
                                               --! Variabile associata alla linea
115
            scritta nel file data r
116
       variable read sum early: std logic vector (63 downto 0) := (others
117
                     --!Variabile associata al valore letto di sum early
       variable read_sum_late : std_logic_vector (63 downto 0) := (others=>'0')
118
                --!Variabile associata al valore letto di sum_late
119
       variable write_r : std_logic_vector (23 downto 0) := (others => '0');
120
                  --!Variabile associata al valore scritto di r
121
122
       begin
123
           -- hold reset state for 100 ns.
124
          wait for clock_period*10;
125
126
127
         file_open(data_early, "/home/daniele/Scrivania/Task4/testing2.0/
             inputEarly.txt", read_mode);
                                             --! apertura del file inputEarly
         file_open(data_late, "/home/daniele/Scrivania/Task4/testing2.0/
129
             inputLate.txt", read_mode);
                                           --! apertura del file inputLate
         file_open(data_r, "/home/daniele/Scrivania/Task4/testing2.0/
130
             outputR_Vivado.txt", write_mode); --! apertura del file outputR
131
132
         while not endfile(data_early) loop
                                                --! Il ciclo serve per
133
             leggere tutti i dati contenuti nei file di input
                                                     --! poichè la loro dimensione
134
                                                         è la stessa, la
                                                        condizione di
                                                        terminazione
                                                     --! del ciclo può essere
135
                                                        fatta indifferentemente
                                                        usando la funzione
                                                     --! endfile( ) su uno dei
136
                                                        due file.
           readline(data_early,early_file_line);
137
           read(early_file_line, read_sum_early);
138
            s_axis_sum_early_tdata<=read_sum_early;</pre>
139
140
           readline (data_late, late_file_line);
141
           read(late_file_line, read_sum_late);
142
            s_axis_sum_late_tdata<=read_sum_late;</pre>
143
144
            s_axis_sum_early_tvalid <='1';</pre>
                                                 --! Senza perdere di generalità
145
                si suppone che i segnali tvalid dei dati
              s_axis_sum_late_tvalid <='1';</pre>
                                                    --! in input arrivino
146
```

```
contemporaneamente
147
            wait for clock_period;
                                                    --! Per simulare il
148
                comportamento del protocollo AXI4 Stream
                                                     --! dopo un colpo di clock i
                   s_axis_sum_early_tvalid <='0';</pre>
149
                      segnali tvalid sono messi a zero
                   s_axis_sum_late_tvalid <='0';</pre>
150
151
            wait until m_axis_r_tvalid = '1';
                                                    --! Qui il test deve arrestarsi
152
                 in attesa che il segnale tvalid sull'interfaccia
                                                       --! AXI4 Stream sia alto. Ciò
153
                                                            sta a significare che il
                                                            componente ha finito di
                                                     --! processare i segnali che ha
154
                                                         ricevuto in ingresso
            write(r_file_line, m_axis_r_tdata, right, 24);
155
            writeline(data_r, r_file_line);
156
157
              end loop;
159
            --! Chiusura dei file precedentemente aperti
160
          file close (data early);
161
          file_close(data_late);
162
          file_close(data_r);
163
           wait;
164
       end process;
165
166
   end Behavioral;
167
```

Codice 1.12: "Task4 automatic tb.vhd"

Ottenuto il file outputR\_Vivado.txt, viene eseguito il seguente script in Matlab per poter calcolare errore relativo e assoluto tra i valori generati in Matlab e quelli calcolati dal componente realizzato.

```
%% CALCOLO ERRORI
  % Con questo piccolo script in codice MATLAB si vuole calcolare l'errore
  % relativo e l'errore assoluto dei valori di output del TASK 4.
  % Tali valutazioni sono effettuate confrontando i
  % valori di R generati dal codice MATLAB e forniti al gruppo IV da chi ha
  % commissionato questo progetto, con i valori ottenuti dall'IP%core custom,
  % sotto ambiente Vivado, realizzato ad hoc per rispettare le specifiche di
  % progetto.
9
  q=quantizer([24 13]);
10
  [bin_r_mat, dec_r_mat] = range(q);
11
  [bin_r_viv, dec_r_viv] = range(q);
12
13
  format longE;
14
  r_file_matlab = 'outputR_Matlab.txt';
15
```

```
r_file_vivado = 'outputR_Vivado.txt';
16
  error_abs_file = 'error_abs.txt';
17
  error_rel_file = 'error_rel.txt';
18
19
  %leggi e carica i dati binari dai file
20
  %trasformo i dati in decimale cosi' da poter fare un confronto e valutare l'
21
      errore relativo e assoluto
  r mat=textread(r file matlab, '%s');
22
  bin_r_mat = r_mat(1:1:end);
23
  dec_r_mat=bin2num(q,bin_r_mat);%r in decimale signed su 13 bit intero e 11
^{24}
      parte decimale
25
26
  r_viv=textread(r_file_matlab, '%s');
27
  bin_r_viv = r_viv(1:1:end);
28
  dec_r_viv=bin2num(q,bin_r_viv);%r in decimale signed su 13 bit intero e 11
29
      parte decimale
30
  dec r viv=cell2mat(dec r viv);
31
  dec_r_mat=cell2mat(dec_r_mat);
32
33
  error_abs_dec= abs(dec_r_viv % dec_r_mat);
34
  dlmwrite(error_abs_file,error_abs_dec,'');
35
  error_rel_dec= abs(dec_r_viv%dec_r_mat)./dec_r_mat;
36
  dlmwrite(error_rel_file,error_abs_dec,'');
37
```

Codice 1.13: "errors evaluation.m"

Il testing effettuato su un numero di 1000 campioni ha restituito errore relativo e assoluto pari a 0 per tutti i valori di r. Dunque, avendo una rappresentazione di r su 24 bit, di cui 11 decimali, si può commettere un errore minore di  $2^{-12}$ .

### 1.7.4 Analisi soluzione

Di seguito si riportano le occupazioni d'area di ogni singolo modulo e del componente totale.

Componente	$\operatorname{LUT}$	Slice Register	DSP48
Absolute Square	165	66	8
Divider generator	1736	3806	0
Square Root	233	124	0
Totale	2300(13%)	4062(12%)	16(20%)

Tabella 1.7: Occupazione d'area post-sintesi

Si può notare che, rispetto alla versione precedente, c'è un leggero risparmio delle risorse. La frequenza di lavoro è confermata a 80,901Mhz.

# 1.8 Conclusioni

In conclusione, dai dati proposti in precedenza emerge che la soluzione migliore realizzata è l'ultima analizzata. Infatti, si ha il massimo risparmio di area tra quelle proposte, come anche il minor numero di cicli di clock necessari al calcolo del risultato.

I test effettuati dimostrano che il componente restituisce il risultato corretto nel 100% dei casi. Per garantire il facile riutilizzo del componente, ne è stato creato un IP-core con licenza GNU Affero General Pubblic License 3.0.