
Architektur der MIMA



Steuersignale vom SW

- für den internen Datenbus Meldesignale zum SW

T:

N:

Takteingang

B23-B16: OpCode-Feld im IR

Befehlsformate

Vorzeichen des Akku

Adresse oder Konstante

0

0

A _r :	Akku liest
A _w :	Akku schreibt
x:	X-Register liest

x: X-Register liesty: Y-Register liestz: Z-Register schreibt

z: Z-Register schreibt E: Eins-Register schreibt

Pr: IAR liest
Pw: IAR schreibt
Ir: IR liest
Iw: IR schreibt
Dr: SDR liest
Dw: SDR schreibt

s: SAR liest - für die ALU

c2-c0: Operation auswählen

- für den Speicher

R: Leseanforderung

w: Schreibanforderung

OpCode	Mnemonik	Beschreibung
0	LDC c	c → Akku
1	LDV a	<a> → Akku
2 3	STV a	Akku → <a>
3	ADD a	Akku + <a> → Akku
4	AND a	Akku AND <a> → Akku
5	OR a	Akku OR <a> → Akku
6	XOR a	Akku XOR <a> → Akku
7	EQL a	if $(Akku==) { -1 \rightarrow Akku;} else { 0 \rightarrow Akku;}$
8	JMP a	Sprung zur Adresse a
7 8 9	JMN a	wenn Akku<0, dann Sprung nach a
A	LDIV a	< <a>> → Akku
В	STIV a	Akku → < <a>>
C	JMS a	jump subroutine (s.u.)
D	JIND a	jump indirect (s.u.)
E	DEMINISTERS.	frei
FO	HALT	stoppt die MIMA
F1	NOT	Einskomplement von Akku → Akku
F2	RAR	rotiere Akku eins nach rechts → Akku (s.u)
F3 - FF		frei

Anmerkungen:

- Was beim RAR Befehl rechts rausgeschoben wird, wird links wieder eingeführt
- Der Befehl JMS ziel bewirkt, daß die Adresse des nachfolgenden Befehls, also die Rücksprungadresse, an der Speicheradresse ziel abgelegt und dann zum Befehl mit der Adresse ziel+1 verzweigt wird.
- Der Befehl JIND ziel bewirkt, dass zu derjenigen Adresse verzweigt wird, die in der Speicherzelle ziel abgespeichert ist.

Register

Akku: Akkumulator

X: 1. ALU Operand Y: 2. ALU Operand Z: ALU Ergebnis

Eins:Konstante 1

IAR: Instruktionsadreßregister

Speichert die Adresse des aktuell auszuführenden Befehlsworts zu Beginn der Lese-Phase (fetch phase). Nach der Lese-Phase enthält es die Adresse des im nächsten Zyklus auszuführenden Maschinenbefehls.

IR: Instruktionsregister

Speichert das aktuell auszuführende Befehlswort.

SAR: Speicheradreßregister

Enthält die Speicheradresse auf die bei der nächsten Lese- (R =1)/Schreibanfrage(W = 1) zugegriffen wird.

SDR: Speicherdatenregister

Enthält bei einer Schreiboperation (W = 1) das zu schreibenden Datenwort. Nach einer Leseoperation (R = 1) enthält es das gelesene Datenwort.

FETCH-FHASE:

1. Takt: IAR→SAR; IAR→X; R = 1 2. Takt: Eins→Y; R = 1

3. Takt: ALU auf Addieren; R = 1

4. Takt: Z→IAR 5. Takt: SDR→IR

LDC:

7. Takt: IR→Akku

LDV:

7. Takt: IR→SAR; R = 1 8. Takt: R = 1 9. Takt: R = 1 10. Takt: SDR→Akku

STV:

7. Takt: Akku→SDR 8. Takt: IR→SAR; W = 1 9. Takt: W = 1 10. Takt: W = 1

AND:

7. Takt: IR→SAR; R = 1
8. Takt: Akku→X; R = 1
9. Takt: R = 1
10. Takt: SDR→ Y
11. Takt: ALU auf AND
12. Takt: Z→Akku

EQL:

7. Takt: IR→SAR; R = 1 8. Takt: Akku→X; R = 1 9. Takt: R = 1 10. Takt: SDR→Y 11. Takt: ALU auf Vergleich 12. Takt: Z→Akku

JMP:

7. Takt: IR→IAR

JMN:

7. Takt: B = 1 8. Takt: IR→IAR

HALT:

7. Takt: Endlose Schleife: Folgebefehl = aktueller Befehl

LDIV:

7. Takt: IR ! SAR; R = 1 8. Takt: R = 1 9. Takt: R = 1 10. Takt: SDR ! SAR; R = 1 11. Takt: R = 1 12. Takt: R = 1 13. Takt: SDR ! Akku

STIV:

7. Takt: IR ! SAR; R = 1 8. Takt: R = 1 9. Takt: R = 1 10. Takt: SDR ! SAR 11. Takt: Akku ! SDR; W = 1 12. Takt: W = 1 13. Takt: W = 1