PRÁCTICO 4 - Direccionamiento y Lógica de Decodificación de Memorias

Mapa de memoria







Tabla de capacidad de direccionamiento y unidades de almacenamiento de información



Ejemplo de conexión en paralelo (para aumentar el ancho de palabra)



Ejemplo de conexión en serie (para aumentar la capacidad de direccionamiento)



Ejercicio 1:

Dados los siguientes bloques de memoria:

1) 8Kbyte	5) 16Knibble
2) 256 x 16bits	6) 32Mbyte
3) 2Kbits	7) 16K x 32bits
4) 4K x 4bits	8) 1024Kbyte

Se pide:

- A. Ordenar los bloques de forma descendente según su capacidad total.
- B. Ordenar los bloques de forma ascendente según su cantidad de palabras.

Ejercicio 2:

Cuantos "chip" de memoria RAM de 2K palabras x 8 bits se necesitan para implementar un banco de memoria de:

- A. 2K palabras de 16 bits?
- B. 4K palabras de 8 bits?
- C. 4K palabras de 16 bits?

Ejercicio 3:


Construir un sistema de memoria RAM de 4K palabras de 16 bits mediante la utilización de "chips" de memoria de:

- A. 1K palabras de 16 bits.
- B. 4K palabras de 8 bits.
- C. 2K palabras de 8 bits.

Ejercicio 4:

Construir un sistema de memoria como el que se muestra en el mapa de memoria de la figura. Se dispone para su implementación con los siguientes "chip" de memoria: EPROM de 2K x 8 bits y RAM de 2K x 4 bits.

- A. Realizar una implementación que NO genere posiciones imagen en el espacio no implementado.
- B. Realizar una implementación en la cual se generen posiciones imagen del contenido de la EPROM y la RAM a lo largo de todo el espacio direccionable. Analizar: ¿cuántas veces se replica el contenido de la RAM? y ¿cuántas veces se replica el contenido de la EPROM?, ¿por qué?




Ejercicio 5:

"Interleaved Memory" es una técnica utilizada para compensar la velocidad relativamente lenta de las memorias dinámicas de acceso aleatorio (DRAM) respecto al procesador. Esta técnica consiste en distribuir direcciones de memoria en forma uniforme a través de distintos bancos, y así evitar el tiempo de ciclo que se debería esperar entre dos accesos consecutivos a memoria. Sabiendo esto, se pide:

Implementar la sección de RAM del ejercicio 4 como un sistema de memoria de dos bancos, de forma tal que las direcciones pares estén contenidas en un banco y las impares en otro.

Ejercicio 6:Basados en el sistema de memoria mostrado en la figura.




Se pide:

- A. Calcular el máximo espacio direccionable por el procesador expresado en palabras de 16 bits.
- B. Desarrollar el mapa de direcciones implementado indicando el inicio y final de cada bloque de memoria.
- C. Indicar en qué bloque se encuentran las siguientes direcciones:
 - i. 0x0654321
 - ii. 0x0ABCDEF
 - iii. 0x0FEDCBA
 - iv. 0x0123456
 - v. 0x2000000

- D. Diseñar con compuertas lógicas un circuito que proporcione un "1" a la salida cuando la dirección generada por el procesador no esté en el mapa de memoria implementado.
- E. ¿Esta implementación genera posiciones imagen de algún bloque de memoria?, ¿Por qué?

Ejercicio 7Basados en el sistema de memoria mostrado en la figura:



Se pide:

- A. Completar los cuadros en línea de puntos con los faltantes de cantidad de señales y su denominación (A[..] o D[..]) para los bloques #1, #2, #3 y #4.
- B. Desarrollar el mapa de memoria implementado, indicando la dirección de inicio y final de cada bloque. Especificar si se trata de un rango real o de posiciones imagen.
- C. Responder con **V** (Verdadero) o **F** (Falso) las siguientes afirmaciones:
 - 1. El sistema de memoria implementado NO contiene posiciones imagen.
 - 2. El sistema de memoria contiene segmentos de memoria no implementados.
 - 3. El procesador puede direccionar un total de 64K palabras de 16 bits.
 - 4. Todos los bloques están implementados en posiciones de memoria consecutivas.

Ejercicio 8:

Basados en el sistema de memoria mostrado en la figura, responder:

- A. Calcular la capacidad total de memoria implementada (expresada en bits).
- B. Dibujar el mapa de memoria, indicando la dirección de inicio y final de cada bloque.
- C. ¿Este esquema genera posiciones imagen? De ser así, especificar a qué bloque corresponde y en qué rango se encuentra en el mapa de memoria del punto B).
- D. Sobre el mismo diagrama de la figura, dibuje la implementación de un bloque de memoria RAM #3 de 1G x 32bits a partir de la dirección 0xC0000000 utilizando la cantidad necesaria de Cl's de memoria RAM de 512M x 16 bits y decodificadores.

