Parcial 2 - Arquitectura de computadoras 2024

25/10/24

Apellido, Nombre: ACHAUM BERZERO, TOMAS

10 (Diez)

Ejercicio 1

Considere la ejecución del siguiente segmento de código LEGv8 para i > 0, donde i  $\rightarrow$  X3, y X6 contiene la dirección base del arreglo A[] del tipo uint32\_t.

El procesador tiene una CACHE exclusiva para **DATOS** de correspondencia **DIRECTA** de 64Kbyte y 4 palabras (w<sub>p</sub>) por línea, sobre un procesador de 32bits, CPI = 1, que resuelve todos los data y control hazard sin necesidad de stalls, tiene una memoria principal de 4G palabras (w<sub>m</sub>) de 1 byte cada una. Considerar que el resto de los registros están inicializados en 0 y la CACHÉ vacía al inicio de la ejecución del segmento.

	na .
LSL X9, X3, #2	
ADD X9, X6, X9	
SUB X11, X6, X9	
CBZ X11, end	
LDUR X10, [X9, #0]	A[6], A[4], A[2]
ADD X0, x10, X0	The state of the s
SUBI x9, x9, #8	
B loop	
STUR X0, [X9, #0]	[O]A
	ADD X9, X6, X9 SUB X11, X6, X9 CBZ X11, end LDUR X10, [X9, #0] ADD X0, x10, X0 SUBI x9, x9, #8

a) Completar cada casillero con el número de bits de cada campo del formato de dirección de memoria principal:

Tag	Index	Word	Offset byte(*)
16	12	2	2

<sup>\*</sup> Llenar con 0 en el caso que no corresponda

b) Cuántos MISS de CACHE se produjeron en la ejecución del fragmento de código si i = 6 y la dirección base del arreglo A es 0x00F192B8?. Suponga que los accesos a memoria de escritura y lectura tienen IDÉNTICO comportamiento para la CACHE.

Respuesta: 3 Miss

c) Completar como queda la memoria CACHE al finalizar la ejecución del segmento para las condiciones del punto b). Llenar una fila por cada MISS producido. Se completó la primer línea sólo con fines ilustrativos.

Index (hex)	Tag (hex)	V.		ı	Data			
			W <sub>3</sub>	W <sub>2</sub>	W <sub>1</sub>	W <sub>q</sub>		
0xC0CA	0xCAFE	1	A[11]	A[10]	A[9]	A[8]		

0x92D	0x00F1	1	AL9]	[8]A	AL+]	A[6]
0×920	8x 00F1	1	AL5]	A[4]	[E]A	A[2]
0x 92 B	0x00F1	1	A [1]	Lo3	3.3	??
			*			

En la figura se muestra un diagrama simplificado del procesador LEGv8 2-issue. Considerando la forma de funcionamiento de la implementación completa (con multiplexores, HDU, unidad de forwarding, los caminos de forwarding incluso a la etapa ID para la resolución de saltos, etc.) y asumiendo que los saltos son perfectamente predichos (en el ciclo de clock posterior al fetch de un salto se hace fetch del paquete correcto: PC+8 o PC+offset, según corresponda, no hay penalidad), responder:

a) Dado el siguiente fragmento de código en assembler LEGv8 (más abajo), analizar las dependencias de datos y completar con el primer caso que encuentre de cada una de las

siguientes dependencias:	Tino de dependencia	Números de instrucciones	Operando en conflicto
	RAW	3,7	x2
	RAW condicional	1,6	xy
	WAW .	5,8	×3

1

2 4

6 No P 8

9

NOP NOP

3


NOP

NOP

b) Mostrar en la tabla cómo organizaria los issue packets para ejecutar el programa en la menor cantidad posible de ciclos de clock sin alterar el orden de las instrucciones (cada instrucción sólo puede agruparse con la inmediata anterior, la inmediata posterior o una nop). El compilador asume toda la responsabilidad de insertar instrucciones nop para que el código se ejecute sin necesidad de generación de stalls. Usar los números correspondientes para referirse a las sue negro Issue gris

nstrucciones	del codigo y "nop" para las	instrucciones agregadas.	ISS
1>	ORRI <u>X4</u> , XZR, #0x8		
2> loop:	CBZ X0, end		
3>	LDUR X2, [X1, #0]		
4>	SUBI X0, X0, #1		
5>	LDUR X3, [X1, #8]		
6>	ADD X1, X1, X4		-
7>	STUR X2, [X1, #0]		-
8>	ADD X3, X3, X1		
9>	CBZ XZR, loop		
10> end:			
and the second second			

c) Completar en los recuadros vacíos del diagrama del procesador qué instrucción se está ejecutando en cada etapa del pipeline, tanto en el issue negro como en el gris, en el ciclo de clock número 6, considerando que antes de comenzar la ejecución del programa X0=2.



## Ejercicio 3

Considerando un microprocesador out-of-order execution implementado mediante el algoritmo de Tomasulo que cuenta con las características del hardware descritas en la tabla y que ejecuta el siguiente código en assembler, muestre el contenido de las tablas de estado de las Reservation stations y registros (en la próxima página) para el 4to clock de ejecución (inclusive y considerando que se hace fetch en el clk 0):

1> L	1: SUB X0, X0, #8
2>	LDUR X10, [X0, #0]
3>	LDUR X11, [X1, #0]
4>	ADD X1, X0, #8
5>	ADD X12, X10, X12
6>	MULT X12, X10, X12
7>	STUR X12, [X0, #0]
8>	STUR X12, [X1, #0]
9>	CBNZ X0, L1
10>	ORR X0, X1, X2

Hardware	
El salto se predice correctamente	
ssue = 4 instrucciones	
_oad = 4 RS / 1 clk	
Store = 4 RS / 1 clk	
ALU entera = 4 RS / 1 clk	
ALU punto flotante = 4 RS / 2 clk	
Multiplicación punto flotante = 2 RS / 3	clk

## Ejercicio 4

Considerar que un procesador que cuenta con un predictor global de 8 bits ejecuta el siguiente código en C y compilado como se muestra a la derecha:

Dirección		
Dirección 0x14	L:	
		cmp X1, X2
0x34		b.lt e_if // TAKEN Si A[i] < 5
0x44		Asuno
0x44		cbnz XO, L // NT

Completar la siguiente tabla con todas las posiciones de la PHT que se modifican, considerar que todas las posiciones de memoria están inicializadas en 0 y el GR=0x34

0110 1001 01 1101 0011 00 1010 0110 01	0011 00 01 01 01	0011 0170	01
1010 0110 01	0110 01	0110 1001	01
	1101 01	1100 1011	00
The state of the s		1010 0110	01
0100 1101	1011 00	2100 1101	01
1001 1011		001 1011	00

IF A[0] < 5

FIN A[0], CONTINUO LOOP

IF A[1] < 5

FIN A[1], CONTINÚO ECOP

IF A[2] < 5

FIN A[2], FIN ECOP

[S]A

(el profe no leyó esto)

\* RES INST 7 = [X0] ACTUALIZADO POL INSTALCIOS 7

Name	Reservation stations							
	Busy	Op	Vj	Vk	Qj	- CI		
LOAD 1		LONR	RESINTED XO		The state of the s	Qk	A	
LOAD 2		LOUR	ExI3	-	0	-	RES DOT9+0	Cx
22017	3 3	STUR	nesquir 1 X		0	-	[x1] + 0	
STORE 2	1 2 5 7		1 X 1 X 1	-	0	MULT 1	0	
ALU I	-41	210K		-	ALU 2	ו דטעת	0	
AW 2	1	das	KES INST 1	#8	0	0		
ALU 3	1 1 1 2	QQA	_	Ex12]	LOAD I	0		-
ALU 4				ST BETT				-
MULT 1		MUU	-	-	LOAD 1	ALU 3		
Вилисн	1	CANT	RES INST. 1	-8	0	0		
	4							
	-			2131				
10 0 0 0		Pro Letter						

					Registe	r Status						
VA	T va	X2	ХЗ	X4	X5	X6	X7	X8	X9	X10	X11	X12
X0	X1	7.2	. 73	75.1	7.55					IDADI	LOAD 2	MUIT