


Nombre: To MAS ACHANA 8643640

Ejercicio 1





- b) ¿Qué nombre le pondría a este módulo en lugar de "parcial", que sea más representativo del circuito descripto? COUNTER
- c) A continuación se describe en SystemVerilog el test bench del módulo parcíal. Completar las líneas con los elementos faltantes para obtener las formas de onda de respuesta que se muestran en la figura.




```
module parcialB_tb;
 logic clk, reset, load, Pout
 logic [3:0] init, q;
 parcial dut (.clk(clk), .reset(reset), .load(load),
           .pout(pout), _.init(init) ____, .q(q));
 always Best #5; clk = -clk; END;
 initial BEGIN
    clk = 0; reset = 1; load = 0; iniT = 4'60000;
        #9; reser=0; #1; init = 4'b0010;
      load = 1; #10; load = 0; #20; init=4'61100;
      #10; load = 1; #10
                                  26 ",
     $display("Valor final de q: _
     $stop;
```

end

ENDMODULE





Parcial 1 - Arquitectura de computadoras 2024


Se requiere analizar las modificaciones necesarias al procesador LEGv8 de un ciclo con manejo de EXCEPCIONES (Práctico 3) a fin de separar los vectores de excepciones de sistema (op code invalido para nuestro caso), del vector de interrupciones por periféricos (ExtIRQ). Los nuevos vectores son:

- OpCode Invalido = 0x00D8 - Interrupción de E/S externa (ExtIRQ) = 0x00F8


NOTA: La señal de respuesta *ExcAck* solo debe ponerse en "1" en caso de ejecutarse la ISR de una Interrupción de E/S externa. Caso contrario debe permanecer en "0".

Proponga una modificación al procesador y responda:

(a)	Es necesar	io agregar	señales de conti	rol extras?	
	NO:		Nombre ExcVec Set	#Origen	#Destino



 Se requiere agregar alguno de estos módulos? De ser afirmativo, especificar el nombre de las señales involucradas. Caso contrario, tachar el/los módulos.



d) Suponga que el contenido de la dirección de memoria 0x00FC no contiene una instrucción válida. Que ocurre en nuestro nuevo procesador si ocurre una interrupción de E/S externa? (marcar la correcta)

- i) La ISR de interrupción de E/S externa se ejecuta normalmente
- ii) El procesador se queda en un bucle infinito sobre el vector 0x00F8
- iii) El procesador se queda en un bucle infinito sobre el vector 0x00D8
- Ninguna de las anteriores

Asumiendo que las etapas individuales del pipeline de un procesador tienen las siguientes

latencias:

que las clapas	IF	ID	EX	WB
		80 ns	130 ns	105 ns
Latencia por etapa	100 ns	80 113		

(a) Completar:

Tipo de	Máxima frecuencia de reloj	Latencia de una instrucción [ns]
procesador		415 ns
Sin pipeline	2.4 MH ±	113 (13
	7.69 MHz	520 AS
Con pipeline	7.69 MITE	e 2F6 instrucciones, las cuale

Asuma que quiero ejecutar un fragmento de código que tiene 2E6 instrucciones, las cuales

b) ¿Cuánto tiempo llevaría ejecutar dicho fragmento de código? 260 000 390 ns (0.265) (520+1979999*130)

c) ¿Cuánto tiempo llevaría ejecutar el mismo fragmento si el procesador no tuviese

pipeline? 830 000 000 NZ (0.833) (415 \$ 200000)

Ejercicio 4

Para la siguiente secuencia de código:

loop:	
1>	cbz x0, skip
2>	ldur x2,[x1, #0]
3>	sub x3, x2, x0
4> skip:	stur x3, [x1, #0]
5>	addi x1, x2, #8
6>	sub x9, x9, #1
7>	cbnz x9, loop

Tipo de dependencia	Registro	Instrucciones
DATOS (cono)	x2	2,3
(dues) corka	x3	3,4
(aues) weigh	x Z	2,5
CONTROL	5-1	1-12,3
prometer and the second		
General State of the State of t	1 2 2 2 2	
		1 0
A RIVERTINE		

- a) Considerando únicamente el segmento de código encerrado en el rectángulo:
- /a-1) Completar la tabla con las dependencias.
- a-2) Mostrar el orden de ejecución considerando que inicialmente el registro X0 es igual a cero y para un procesador LEGv8 con stall.
- /a-3) Mostrar el orden de ejecución considerando que el inicialmente el registro X0 es distinto de cero y para un procesador LEGv8 con forwarding stall.
- 🗡 b) Considerando el código completo, que inicialmente el registro x9 está inicializado en 1000, x0 es distinto de cero y para un procesador LEGv8 con forwarding stall:
 - b-1) ¿Cuántos ciclos de clock tomaría ejecutar este código? 14997 (1999*(12+3)+12)
 - b-2) ¿Cuántos ciclos de clock tomaría ejecutar este código en el microprocesador optimizado para saltos: 12999 (999*(12+1)+12)
 - b-3) Calcular la ganancia de velocidad entre los puntos b-1 y b-2: 1.153 >

Respuestas puntos a-2 y a-3 en la siguiente hoja

Nombre: Tows ACHÁUAL BERGERO

	1	D	IE ID IF	M IE ID	-		IE IE		3.7	210 ((II a	6,12	6213	œl1	ect2	X19	cc17	\$10	401	4.07	2621
2 3 4 4 5	7	F	10 IF	ID IF	1/1	10	TE														
3 4 4 5			IF	IP OIL	//////////////////////////////////////	10	TE														
4 5 0-3				IF	IF	10	TE	//			-							-	-	+	+
¥ 5 0-3					IF	10	TF	//		- 1	- 1								1		1
5					11	70		M	mg												
04-3					1	Te	ID	IE		พช			-	-			1		1		
-				1		11-	IN	TE	1	WU		-	-	1	1	1	1	1	1		
-	4																				
	IF	ar	IE	M	mg										1	1	1	1	+	1	+
2		-	-	-	M	Wi	3							_	1	1	+	+	+	+	+
3			-	-	177	V	1/	1				1		1	1	+	1	+	+	-	-
		T	T	IF	ID	Te	PM	พล				1	-	+	+	+	+	+	-		
-					IF	II) Id	M	Bu	9		1	-	-	+	1	+	-	-		
-						IF				1 11	0	1	1	1	1	-	1	-			
F		T											1	1	1	-	-				-
+	-	1	1										1		1					-	-
+	+	1	1															_	-	-	+
1		1															_	-	-	+	+
+		+																-	+	+	+
+		+	1															-	+	+	+
-		+																	-	+	+
1	-	+				-	1													1	1
-		+				-	+	-								1					1
		-																			
1														1		1					
		31				- 1/2							-	-		1					
												-	+	+	+	+	+	-	1		
	2 3 4	2	2 JF 3 3	2 IF ID 3 IF	2 IF ID IE 3 IF IO 4 IF	2 IF ID IE M 3 IF ID 4 IF	2 IF ID IE M WA 3 IF ID IE 4 IF ID IE	2 IF ID IE M WB 3 IF ID IE M WB 4 IF ID IE M	2 IF ID IE M WB 3 IF ID IE M WB 4 IF ID IE M WB 4 IF ID IE M WB	2 IF ID IE M WB 3 IF ID IE M WB 4 IF ID IE M WB 4 IF ID IE M WB	2 IF ID IE M WB 3 IF ID	2 IF ID IE M WB	2 IF ID IE M WB 3 IF ID // / / / / / / / / / / / / / / / / /	2 IF ID IE M WB 3 IF ID // // // // // // // // // // // // //	2 IF ID IE M WB 3 IF ID // // // // // // // // // // // // //	2 IF ID IE M WB 3 IF ID // // // // // // // // // // // // //	2 IF ID IE M WB 3 IF ID IE M WB 4 IF ID IE M WB 4 IF ID IE M WB	2 IF ID IE M WB 3 IF ID IE M WB 4 IF ID IE M WB 4 IF ID IE M BB	2 IF ID IE M WB 3 IF ID IE M WB 4 IF ID IE M WB 4 IF ID IE M BB	2 IF ID IE M WB 3 IF ID IE M WB 4 IF ID IE M WB	2 IF ID IE M WB 3 IF ID IE M WB 4 IF ID IE M WB