### Fundamentos de Sistemas Digitais

(SV)

# CIRCUITOS SEQUENCIAIS Máquina de estados finita (FSM)

### Planejamento para FSMs

### **AULA 1 (teórica)**

- Conceito
- Exemplo da sinaleira
- Detector de padrão

### **AULA 2 (prática)**

- Conceito Bloco de Dados e Bloco de Controle
- Multiplicador serial
- Divisão Serial
- Árbitro de Barramento


### **AULA 3 (prática)**

- Transmissor serial
- Exercícios FSM


### Máquina de estados finita (FSM)

- Uma máquina de estados finita (FSM do inglês Finite State Machine) ou autômato finito é um modelo matemático usado para representar programas de computadores ou circuitos lógicos.
- O conceito é concebido como uma máquina abstrata que deve estar em um de um número finito de estados.
- A máquina está em apenas um estado por vez, este estado é chamado de estado atual. Um estado armazena informações sobre o passado, isto é, ele reflete as mudanças desde a entrada em um estado, no início do sistema, até o momento presente.
- Uma transição indica uma mudança de estado e é descrita por uma condição que precisa ser realizada para que a transição ocorra. Uma ação é a descrição de uma atividade que deve ser realizada num determinado momento.


### Problema → FSM → HDL



### Tipos de FSM




(a) Moore: valor de saída depende somente do estado atual




(b) Mealy: valor de saída depende do estado atual e das entradas

### Tipos de FSM



Moore: saída apresentada no estado, e nos arcos de transição apenas as entradas



Mealy: entrada e saída apresentada nos arcos de transição


Figure 3.30 FSM state transition diagrams: (a) Moore machine, (b) Mealy machine

## Tipos de FSM

### Moore:


# inputs / next state logic / next state logic / output logic / outputs


### **Mealy:**




### Qual a diferença?

- Moore: saídas = f(estado) apenas
- Mealy: saídas = f(estado + entrada)
- As saídas de Mealy geralmente ocorrem um ciclo antes do que um Moore:








### Em comparação com uma FSM Moore, uma FSM Mealy pode...

- Ser mais difícil de conceituar e projetar
- Ter menos estados

Que tipo de máquina de estados é esta?


O que faz esta FSM?

Present	Next	Output			
state	w = 0	w = 1	z		
Α	A	В	0		
В	Α	C	0		
C	Α	C	1		




### **FSM Moore**

```
module moore (
    input logic clock, reset,
    input logic w,
    output logic z
);
```



```
module moore (
                                input logic clock, reset,
                                                                       Ferramenta de síntese
                                input logic w,
                                                                         automaticamente
                                output logic z
                                                                        determina o número
                            );
                                                                      de flip-flops necessários.
                                // Definição dos estados
     Cria um novo tipo
                               typedef enum logic [1:0] { A, B, C } state;
         de sinal.
                              state EA, PE;
       EA estado atua
                                always_ff @(posedge clock or posedge reset) begin
     e PE próximo estado
                                    if (reset)
                                       EA <= A;
                                    else
      Registrador do EA
                                       EA <= PE:
                                    end
O case descreve o comportamento
                                // Lógica de transição de estados
                      da FSM
                                                                         Unique: gera erro se
                                always comb begin
       Cada cláusula representa
                                                                            todos os casos
                                    unique case (EA)
             um estado da FSM
                                                                           não são cobertos
                                       A: PE = (w == 1'b0) ? A : B;
   Reset
                                       B: PE = (w == 1'b0) ? A : C;
                                       C: PE = (w == 1'b0) ? A : C:
  A/z=0
              B/z=0
                                       default: PE = A;
                                    endcase
         w = 0
                                end
              w = 1
   w = 0
                                // Saída da máquina (Moore: depende apenas do estado)
        C/z = 1
                                assign z = (EA == C);
                            endmodule
                                                                                          10
```


### Que tipo de máquina de estados é esta? O que faz esta FSM ?



Present state	Next	state	Output z			
	w = 0	w = 1	w = 0	w = 1		
A	A	В	0	0		
В	Α	В	0	1		


### **FSM Mealy**

```
module mealy (
    input logic clock, reset,
    input logic w,
    output logic z
);
```



```
module mealy (
                                    input logic clock, reset,
                                    input logic w,
                                    output logic z
                                );
                                    <u>// D</u>efinição dos estados
                                    typedef enum logic [1:0] { A, B, C } state;
    Create a user-defined
         signal type.
                                    state EA, PE;
                                    always_ff @(posedge clock or posedge reset) begin
                                        if (reset)
           Reset
                                           EA <= A:
                w = 1/z = 0
                                        else
                                          EA <= PE;
                                w = 1/z = 1
w = 0 / z = 0
                                        end
                                    always comb begin
                                       // Default
                                      PE = A:
                                       z = 1'b0;
                                       unique case (EA)
                                         A: begin
                                                   PE = (w == 1'b0) ? A : B;
                                                   z = 1'b0:
   Saídas definidas em função do
                                              end
         EA e das entradas
                                         B: begin
                                                   PE = (w == 1'b0) ? A : B;
                                                   z = w;
                                              end
                                      endcase
                                    end
                                endmodule
```

### Voltando ao exemplo da sinaleira




end


### FSM 1 - EXERCÍCIO - MÁQUINA DE ESTADOS

Desenhe a FSM equivalente e diga de que tipo é esta FSM

```
module FSM (
    input logic reset, clock, X,
    output logic Z);
    typedef enum logic [1:0] {S0, S1, S2, S3} state;
    state EA, PE;
    always_ff @(posedge clock or posedge reset) begin
         if (reset)
            EA <= S0:
        else
            EA <= PE:
         end
    always comb begin
         unique case (EA)
            S0: PE = (X == 1'b0) ? S0 : S2;
            S1: PE = (X == 1'b0) ? S0 : S2;
            S2: PE = (X == 1'b0) ? S2 : S3:
            S3: PE = (X == 1'b0) ? S3 : S1;
            default: PE = S0:
         endcase
    end
    assign Z = (EA == S1 \mid\mid EA == S2); //saída
```




# FSM 2 - Detector da sequência 1101



din 1011011010011010 dout 00000100100000010

# **Detect input sequence 1101**

```
din 1011011010011010
dout 0000010010000010
```





```
module fsm (
   input logic clk, rst,
   input logic din,
   output logic dout
);
   typedef enum logic [2:0] { S0, S1, S11, S110, S1101 } state;
   state EA, PE;
   always_ff @(posedge clk or posedge rst) begin
     if (rst)
       EA <= S0;
     else
       EA <= PE;
   end
   always_comb begin
                                                 rst
     unique case (EA)
        S0:
                 PE = (din == 1'b1) ? S1 :
                                              S0;
        S1:
                 PE = (din == 1'b1) ? S11 :
                                              S0;
        S11: PE = (din == 1'b0) ? S110 :
                                              S11;
        S110: PE = (din == 1'b1) ? S1101 : S0;
        S1101: PE = (din == 1'b1) ? S11:
                                              S0;
        default: PE = S0;
     endcase
   end
   assign dout = (EA == S1101);
```

endmodule

```
module tb;
  logic clk = 0;
                            Exemplo de test bench
  logic rst;
  logic din;
  logic dout;
  fsm dut ( .clk(clk), .rst(rst), .din(din), .dout(dout));
  always #5 clk = ~clk;
  logic [15:0] padrao_de_teste = 16'b1011011010011010;
  initial begin
    rst = 1;
    #5 rst = 0;
  end
  initial begin
    for (int i = 15; i >= 0; i--) begin
       din = padrao de teste[i];
       #10;
    end
    $finish;
  end
```

### **Detect input sequence 1101**







### Exercício

13. Máquina de estados (FSM). Considere a máquina de estados finita (FSM) de Moore al lado, que possui 9 estados válidos (A, B, C, D, E, F, G, H, I), uma entrada (w) e uma saída (z). Lembre-se que por se tratar de uma máquina de Moore, as saídas dependem unicamente do estado atual (EA) da máquina.

Considerando esta FSM e as entradas de <u>clk</u>, reset e w descritas na forma de onda abaixo, determine o comportamento dos sinais EA e z. Considere o valor de w apenas na borda de subida do sinal <u>clk</u>.





21




### MATERIAL DE APOIO

Baixar o arquivo de apoio, o qual contém os exercícios que desenvolveremos com máquinas de estado.







# Simular e compreender FSMs 1 e 2




# FSM 3 - Multiplicador Serial






00101 \*11011 00101


1º produto parcial




1º bit menos significativo definido (LSB)



2º LSB



3° LSB




Produto Final

# FSM 3 – Multiplicador Serial

```
B*A
A = 11011 (27)
B = 00101 (5)
```


135 **→** 100 00111




	cout			P		A					
passo	0	0	0	0	0	0	1	1	0	1	1
1	0	0	0	1	0	1	1	1	0	1	1
	0	0	0	0	1	0	1	1	1	0	1
2	0	0	0	1	1	1	1	1	1	0	1
	0	0	0	0	1	1	1	1	1	1	0
3	0	0	0	0	1	1	1	1	1	1	0
	0	0	0	0	0	1	1	1	1	1	1
4	0	0	0	1	1	0	1	1	1	1	1
	0	0	0	0	1	1	0	1	1	1	1
5	0	0	1	0	0	0	0	1	1	1	1
	0	0	0	1	0	0	0	0	1	1	1

# FSM 3 – Multiplicador Serial

### FSM: controle





### **Bloco de Dados**

```
always ff @(posedge clock or posedge reset) begin
   if (reset) begin
       regP <= '0:
       cont <= '0:
       produto <= '0;
       end mul <= '0;
   end else begin
       case (EA)
          INIT: begin
             regP <= {33'd0, A};
             cont <= '0;
            end mul <= '0;
          end
          SUM: begin
             cont <= cont - 1;</pre>
             if (regP[0] == 1'b1)
                reqP[64:32] \leftarrow reqP[64:32] + \{1'b0, B\};
          end
          SHIFT: begin
             if (cont == 0)
               end mul <= 1'b1;
             reqP <= {1'b0, reqP[64:1]};
          end
          FIM: begin
             produto <= regP[63:0];</pre>
          end
       endcase
   end
end
```

```
module tb;
                                   FSM 3 – Multiplicador Serial
   logic clock = 0:
   logic reset, start, end_mul;
   logic [31:0] op1, op2;
   logic [63:0] produto:
   typedef struct packed {
       logic [31:0] A;
       logic [31:0] B;
   } test vector t;
   // Vetores de teste
   test_vector_t tests[4] = '{ '{32'h12345678, 32'h33333333}, '{32'hFFFFFFFF, 32'hFFFFFFF},
                               '{32'h00123045, 32'h3333333}, '{32'hABCDEF89, 32'h98FEDCBA} };
   mult serial dut ( .clock(clock), .reset(reset), .start(start), .A(op1), .B(op2),
                     .end mul(end mul), .produto(produto) );
   always #5 clock = ~clock;
   initial begin
       reset = 1;
       #3 reset = 0;
   end
   initial begin // Geração dos operandos
     for(int i=0; i<4; i++) begin
        op1 = tests[i].A;
        op2 = tests[i].B;
        start = 1;
        #10 start = 0;
        wait (end mul == 1);
        $display("Produto: %h * %h = %h", op1, op2, produto);
        #40:
     end
     #100:
     $finish;
```


end

endmodule

Implemente o multiplicador serial utlizando este test bench

# FSM 3 – Multiplicador Serial


test\_vector\_t tests[4] = '{ '{32'h12345678, 32'h3333333}, '{32'hFFFFFFFF, 32'hFFFFFFF}, '{32'h00123045, 32'h3333333}, '{32'hABCDEF89, 32'h98FEDCBA} };



- 1. x"12345678" \* x"333333333"
- 2. Início da multiplicação
- 3. Final da multiplicação
- 4. Resultado: x" 0x3A4114B2F8F21F8"

### **Divisor Serial**

➡ Solução para a/b: subtrações sucessivas, n passos



- **→** Algoritmo:

  - 1) desloca P&A p/ esq 1 bit; sub  $\leftarrow$  P-B; 2) if (sub<0),  $A_0$ =0 else {  $A_0$  =1; P  $\leftarrow$  sub}

```
A = 11011 (27)
B = 00101 (5)
```

- 1) desloca P&A p/ esq 1 bit; sub ← P-B;
- 2) if (sub<0), A0=0 else { A0 =1; P ←sub}

		Р	(con	terá c	rest	o)	A (conterá a divisão)					
passo	0	0	0	0	0	0	1	1	0	1	1	
1	0	0	0	0	0	1	1	0	1	1	0	
	0	0	0	0	0	1	1	0	1	1	0	
2												
3												
4												
5												

```
A = 11011 (27)

B = 00101 (5)
```

- 1) desloca P&A p/ esq 1 bit; sub ← P-B;
- 2) if (sub<0), A0=0 else { A0 =1; P ←sub}

		Р	(con	terá c	rest	o)	A (conterá a divisão)					
passo	0	0	0	0	0	0	1	1	0	1	1	
1	0	0	0	0	0	1	1	0	1	1	0	
	0	0	0	0	0	1	1	0	1	1	0	
2	0	0	0	0	1	1	0	1	1	0	0	
	0	0	0	0	1	1	0	1	1	0	0	
3												
4												
5												

```
A = 11011 (27)

B = 00101 (5)
```

- 1) desloca P&A p/ esq 1 bit; sub  $\leftarrow$  P-B;
- 2) if (sub<0), A0=0 else { A0 =1; P ←sub}

		Р	(con	terá o	resto	o)	A (conterá a divisão)					
passo	0	0	0	0	0	0	1	1	0	1	1	
1	0	0	0	0	0	1	1	0	1	1	0	
	0	0	0	0	0	1	1	0	1	1	0	
2	0	0	0	0	1	1	0	1	1	0	0	
	0	0	0	0	1	1	0	1	1	0	0	
3	0	0	0	1	1	0	1	1	0	0	0	
	0	0	0	0	0	1/	1	1	0	0	1	
4												
5												

00110 - 00101 = 001

```
A = 11011 (27)

B = 00101 (5)
```

- 1) desloca P&A p/ esq 1 bit; sub ← P-B;
- 2) if (sub<0), A0=0 else { A0 =1; P ←sub}

		Р	(con	terá c	rest	၁)	A (conterá a divisão)					
passo	0	0	0	0	0	0	1	1	0	1	1	
1	0	0	0	0	0	1	1	0	1	1	0	
	0	0	0	0	0	1	1	0	1	1	0	
2	0	0	0	0	1	1	0	1	1	0	0	
	0	0	0	0	1	1	0	1	1	0	0	
3	0	0	0	1	1	0	1	1	0	0	0	
	0	0	0	0	0	1	1	1	0	0	1	
4	0	0	0	0	1	1	1	0	0	1	0	
	0	0	0	0	1	1	1	0	0	1	0	
5												

```
A = 11011 (27)


B = 00101 (5)
```

- 1) desloca P&A p/ esq 1 bit; sub  $\leftarrow$  P-B;
- 2) if (sub<0), A0=0 else { A0 =1; P ←sub}

		Р	(con	terá o	rest	o)	A (conterá a divisão)				
passo	0	0	0	0	0	0	1	1	0	1	1
1	0	0	0	0	0	1	1	0	1	1	0
	0	0	0	0	0	1	1	0	1	1	0
2	0	0	0	0	1	1	0	1	1	0	0
	0	0	0	0	1	1	0	1	1	0	0
3	0	0	0	1	1	0	1	1	0	0	0
	0	0	0	0	0	1	1	1	0	0	1
4	0	0	0	0	1	1	1	0	0	1	0
	0	0	0	0	1	1	1	0	0	1	0
5	0	0	0	1	1	1	0	0	1	0	0
	0	0	0	0	1	0	0	0	1	0	1

Resto = 2


resultado=5



- 1. Inicio da divisão start=1
- 2. Valores: 217 / 41
- 3. Final da divisão
- 4. Resultado: Quociente=5 e resto=12

# FSM 4 – Árbitro de Barramento

Um **árbitro** é um circuito que permite que um dado componente de um sistema digital (processador ou memória, por exemplo) se comunique com o **barramento**. Toda vez que um dado *componente* deseja comunicar-se com o barramento para enviar dados a outro componente, este componente deve ativar o sinal *req<sub>i</sub>*. Se o barramento estiver livre, o árbitro ativa o sinal *grant<sub>i</sub>* por um ciclo de clock, avisando ao módulo que solicitou que pode colocar dados no barramento. Ao final da transmissão, o componente que detém o barramento ativa o sinal *release<sub>i</sub>* por um ciclo de clock informando ao árbitro que o barramento está livre.





# FSM 4 – Árbitro de Barramento

#### Implementar o árbitro em SystemVerilo


#### Operação do árbitro.

- ficar sequencialmente lendo os sinais de solicitação (req(0) a req(3)).
- quando um dos sinais req<sub>i</sub> estiver ativo, o sinal grant<sub>i</sub> sobe por um ciclo de clock, aguardando-se que o sinal release<sub>i</sub> suba.
- na subida do sinal *release*<sub>i</sub> reinicia-se o **processo** de leitura sequencial, a partir do sinal *req*<sub>i+1</sub>.
   Isto é feito para evitar que um dado componente seja sempre atendido em detrimento dos outros.






# Árbitro




# **Bloco de Dados**

```
module arbitro (
   input logic clock, reset,
   input logic [3:0] req, rrelease,
   output logic [3:0] grant
   typedef enum logic [1:0] {idle, sselect, ack,
                    waiting } state;
   state EA, PE;
   logic [1:0] sel;
                              máquina
    / Bloco de controle
                              de estados
   // Bloco de dados
   always ff @(posedge clock or posedge reset) begin
      if (reset) begin
          sel <= 2'b00;
      end else if (EA == sselect) begin
      if ( req[(sel + 1) & 2'b11])
          sel <= sel + 1;
      else if (req[(sel + 2) & 2'b11])
          sel <= sel + 2;
      else if (req[(sel + 3) & 2'b11])
          sel <= sel + 3;
      else
                                Registrador sel diz quem
          sel <= sel;
                                está sendo atendido
      end
   end
   // Grant logic
   assign grant = (EA == ack) ? (4'b0001 << sel) : 4'b0000;
endmodule
```

## FSM 4 – Simulação do árbitro







### FSM 5 - Transmissão de Dados Serial


Considere o circuito abaixo – TX, o qual implementa uma transmissão serial de dados. A "linha" de dados (saída do circuito) está por default em '1', indicando que não há transmissão de dados. O protocolo de transmissão é o seguinte:

- 1. O mundo externo ao TX (*test bench*) coloca um byte válido em "palavra", e sobe o sinal "*send*", indicando a TX que há dado a ser enviado para a "*linha*".
- 2. No primeiro ciclo de *clock* após a subida de "send" o módulo TX sobe o sinal de "busy", impedindo que o mundo externo solicite novos dados. Concorrentemente a esta ação a linha sai do repouso, indo a zero por um ciclo (bit denominado start bit).
- 3. Nos próximos 8 ciclos de *clock* o dado escrito em palavra é colocado bit a bit na "linha"
- 4. No décimo ciclo de *clock* após a detecção do *send* a linha vai a zero (stop bit) e o *busy* desce no final do ciclo.



DICA: a máquina de estados tem 11 estados. A controle da saída "linha" pode ficar dentro do processo combinacional da máquina de estados. O sinal de "busy" pode ser implementado como uma atribuição concorrente fora dos processes.






#### FSM 5 - Transmissão de Dados Serial

```
reset=1
                                                            send=0
module transmissor (
    input logic clock, reset, send,
                                                       swait
    input logic [7:0] palavra,
                                                             send=1
    output logic busy,
    output logic linha
);
    typedef enum logic [3:0] { completar } state;
    state EA, PE;
                                                                              S<sub>0</sub>
                                                                   sstop
     descrever máquina de estados
      // Sinal de ocupado
     assign busy = completar;
    always comb begin
       unique case (EA)
            S7: linha = palavra[7];
            S0: linha = palavra[0];
       SSART, SSTOP: linha = 1'b0;
       default:linha = 1'b1;
       endcase
    end
endmodule
```


#### Transmissão de Dados Serial



- 1. Indicação de *send* com palara 1101 0001
- 2. busy fica ativo durante toda a transmissão


Na linha de dados temos {start bit, 1, 1, 0, 1, 0, 0, 0, 1, stop bit}


#### Resultado com o testbench fornecido



#### **TXRX**

O trabalho consiste em desenvolver o módulo RX. O RX detecta a linha indo para zero, armazena os 8 bits que estão chegando, e gera na saída a palavra data\_o igual a palavra transmitida serialmente. Ver o tb, o qual já instancia o RS (rx\_serial u\_rx ( .clock(clock), ....).





12. Máquina de estados (FSM). Distribuidor de Café. Este distribuidor vende café a R\$ 0,75, aceitando moedas de 25 e 50 centavos. Existe na máquina uma fenda para inserir moedas com um circuito capaz de reconhecer moedas de R\$ 0,25 e R\$ 0,50, e é capaz de devolver qualquer outro tipo de moeda ou objeto não reconhecido. Além disso, o usuário pode desistir da transação e apertar a tecla DEV que



devolve as moedas inseridas até o momento. A devolução de excesso de moedas é automática sempre que o valor inserido antes de retirar um café ultrapassar R\$ 0,75. <u>Café só é ativado se o usuário pressionar ASK</u> e a soma acumulada for R\$ 0,75.

- Entradas: M25 (moeda de 25 centavos), M50 (moeda de 50 centavos), DEV (pedido de devolução do valor inserido), ASK (pedido de café), clock, reset. Apenas uma entrada M25/M50/DEV/ASK pode ser ativada por vez não há sobreposição das entradas.
- Saídas: D25 (devolução de moeda de 25 centavos), D50 (devolução de moeda de 50 centavos), café (café fornecido).

Modele o distribuidor de café como uma máquina de estados finita (FSM) – desenhar e explicar a FSM (<u>não</u> <u>apresentar código SystemVerilog nesta questão</u>). Apresentar as condições em que cada saída é ativada e apresente um texto sucinto das ações que ocorrem em cada estado.


12. **Máquina de estados (FSM).** Distribuidor de Café. Este distribuidor vende café a R\$ 0,75, aceitando moedas de 25 e 50 centavos. Existe na máquina uma fenda para inserir moedas com um circuito capaz de reconhecer moedas de R\$ 0,25 e R\$ 0,50, e é capaz de devolver qualquer outro tipo de moeda ou objeto não reconhecido. Além disso, o usuário pode desistir da transação e apertar a tecla DEV que



devolve as moedas inseridas até o momento. A devolução de excesso de moedas é automática sempre que o valor inserido antes de retirar um café ultrapassar R\$ 0,75. <u>Café só é ativado se o usuário pressionar ASK e a soma acumulada for R\$ 0,75</u>.

- Entradas: M25 (moeda de 25 centavos), M50 (moeda de 50 centavos), DEV (pedido de devolução do valor inserido), ASK (pedido de café), clock, reset. Apenas uma entrada M25/M50/DEV/ASK pode ser ativada por vez – não há sobreposição das entradas.
- Saídas: D25 (devolução de moeda de 25 centavos), D50 (devolução de moeda de 50 centavos), café (café fornecido).

Modele o distribuidor de café como uma máquina de estados finita (FSM) – desenhar e explicar a FSM (<u>não</u> <u>apresentar código SystemVerilog nesta questão</u>). Apresentar as condições em que cada saída é ativada e apresente um texto sucinto das ações que ocorrem em cada estado.



```
module transmissor (
         input logic clock, reset, send,
                                                                                     Solução
         input logic [7:0] palavra,
         output logic busy,
         output logic linha
_ );
        typedef enum logic [3:0] { SWAIT, SSART, S7, S6, S5, S4, S3, S2, S1, S0, SSTOP} state;
        state EA, PE;
        // Estado atual
        always_ff @(posedge clock or posedge reset) begin
            if (reset)
                 EA <= SWAIT;
            else
                 EA <= PE;
            end
         // Próximo estado
         always comb begin
            case (EA)
                 SWAIT: PE = send ? SSART : SWAIT;
                     SSART: PE = S7;
                     S7: PE = S6;
                     S6: PE = S5;
                                                               // Sinal de ocupado
                     S5: PE = S4;
                                                               assign busy = (EA == SWAIT) ? 1'b0 : 1'b1;
                     S4: PE = S3:
                     S3: PE = S2:
                                                                // Saída serial
                     S2: PE = S1;
                                                                always_comb begin
                     S1: PE = S0;
                                                                      unique case (EA)
                     S0: PE = SSTOP;
                                                                            S7: linha = palavra[7];
                     SSTOP: PE = SWAIT;
                                                                            S6: linha = palavra[6];
                 default: PE = SWAIT;
                                                                            S5: linha = palavra[5];
                 endcase
                                                                            S4: linha = palavra[4];
         end
                                                                            S3: linha = palavra[3];
                                                                            S2: linha = palavra[2];
                                                                            S1: linha = palavra[1];
                                                                            S0: linha = palavra[0];
                                                                            SSART,
                                                                            SSTOP: linha = 1'b0;
                                                                      default:linha = 1'b1;
                                                                      endcase
                                                                end
```

endmodule 48

#### **Exemplo**

#### Exemplo de FSM

- ✓ Construa uma fechadura eletrônica de combinação com um botão de reset, dois botões numéricos (0 e 1) e uma saída de destravamento.
- ✓ A combinação deve ser 01011.




Projete a FSM de fechadura (diagrama de blocos, transições de estado)

#### DIAGRAMA DE BLOCOS & TRANSIÇÕES DE ESTADOS

#### **Exemplo de FSM**

- ✓ Construa uma fechadura eletrônica de combinação com um botão de reset, dois botões numéricos (0 e 1) e uma saída de destravamento.
- ✓ A combinação deve ser 01011.



# Fim Parte FSM