Introdução à System Verilog

e modelagem de

Circuitos Combinacionais

HDLs versus Linguagens de Programação

(HDL: Hardware Description Language)

Possuem construções sintaticamente semelhantes:

Tipos de dados, variáveis, atribuições, instruções if, laços, etc.

Mas com mentalidade e modelo semântico muito diferentes:

- Tudo é executado em paralelo, a menos que seja especificado o contrário
- Cada instrução modela um bloco de hardware
- O hardware é inerentemente paralelo

Programas de software são compostos principalmente por sub-rotinas:

- Sub-rotinas chamam umas às outras
- Ao entrar em uma sub-rotina, a execução da função chamadora é pausada

Descrições de hardware são compostas principalmente por módulos:

- Uma hierarquia de módulos conectados entre si
- Os módulos estão ativos simultaneamente

HDLs são linguagens de programação?

- Resposta educada ©
 - Não! É uma linguagem de descrição de hardware!
- Código é executado em um simulador
 - Não se enxerga o "compilador" de HDL, não há um "código executável" visível
- Testbench
 - Uma descrição em SystemVerilog ou outra linguagem para o teste de um circuito
 - Especificação comportamental do ambiente externo ao projeto (estímulos externos)
 - · Interage com o projeto

Referência recomendada

https://compas.cs.stonybrook.edu/~nhonarmand/courses/sp15/cse502/slides/03-systemverilog.pdf


Começando por um exemplo em SystemVerilog: Full Adder

```
module FA ( input logic a, b, c, output logic sum, cout b \rightarrow FA cout assign sum = a ^ b ^ c; assign cout = (a & b) | (a & c) | (b & c);
```

endmodule

→ module:

- interface externa: especifica a interface entre o módulo e o ambiente
- os sinais de entrada e saída são aqueles que realizam a comunicação do módulo com o ambiente externo
- não contém definição do comportamento ou da estrutura interna



Full Adder (2/4)

```
module FA ( input logic a, b, c, output logic sum, cout b \rightarrow FA cout assign sum = a ^ b ^ c; assign cout = (a & b) | (a & c) | (b & c); endmodule
```

→ logic: tipo utilizado para níveis lógicos: 0, 1, X (desconhecido), Z (alta impedância)

Full Adder (3/4)

```
module FA ( input logic a, b, c, output logic sum, cout ); \begin{array}{c} a \\ b \\ \hline \\ assign sum = a \land b \land c; \\ assign cout = (a \& b) \mid (a \& c) \mid (b \& c); \end{array} endmodule
```

→ assign:

- o comando assign é usado para atribuições. Ele é uma maneira de ligar sinais combinacionais, ou seja, que não dependem de *clock* ou de memória.
- toda vez que algum sinal do lado direito da equação muda, o valor do lado esquerdo é atualizado, ou seja, qualquer mudança nas entradas se propaga para a saída.
- → Operadores lógicos bit a bit: ^ (xor), & (and), | (or), ~ (not)

Full Adder (4/4)

```
module FA (
    input logic a, b, c,
    output logic sum, cout
);

always_comb begin
    sum = a ^ b ^ c;
    cout = (a & b) | (a & c) | (b & c);
end
endmodule
```

→ always_comb :

- forma recomendada em SystemVerilog para descrever lógica combinacional
- usaremos sempre que possível always_comb, mas também usaremos para atribuições mais simples assign

SystemVerilog suporta portas lógicas

→ descrição estrutural:

```
module FA (
       input logic a, b, c,
       output logic sum, cout
);
    logic t1, t2, t3, t4, t5;
    xor (t1, a, b); // t1 = a ^ b
    xor (sum, t1, c); // sum = (a ^ b) ^ c
    and (t2, a, b); // t2 = a \& b
    and (t3, a, c); // t3 = a \& c
    and (t4, b, c); // t4 = b \& c
    or (t5, t2, t3); // t5 = (a & b) | (a & c)
    or (cout, t5, t4); // cout = (a & b) | (a & c) | (b & c)
```

Somador de 4 bits (ou, criando hierarquia de projeto)

```
module Adder4 (
                                       Declaração do módulo
       input logic [3:0] A, B,
       input logic Cin,
       output logic [3:0] Sum,
                                       Vetores: logic [n:0]
       output logic Cout
                                                                Cout
                                                                                       Cin
);
                                                                         Adder4
  logic c1, c2, c3; // sinais intermediários de carry
  // Instancia os FAs conectando carry—out para o próximo carry—in
                                                                            Sum
  FA fa0 (.a(A[0]), .b(B[0]), .c(Cin), .sum(Sum[0]), .cout(c1));
  FA fa1 (.a(A[1]), .b(B[1]), .c(c1), .sum(Sum[1]), .cout(c2));
  FA fa2 (.a(A[2]), .b(B[2]), .c(c2), .sum(Sum[2]), .cout(c3));
  FA fa3 (.a(A[3]), .b(B[3]), .c(c3), .sum(Sum[3]), .cout(Cout));
endmodule
```

- → Instanciação: <módulo> <nome>
- → Conexão de sinais às portas de um determinado módulo: .porta(sinal)

Somador de 4 bits

endmodule

```
A(3)
                                               B(3)
                                                         A(2)
                                                               B(2)
                                                                                        A(0)
                                                                                              B(0)
                                                                         A(1)
                                                                               B(1)
                                                                fa2
                                                     с3
                                                                    c2
                                                                                   c1
                                   cout
                                         cout
                                                         cout
                                                                         cout
                                                                                         cout
module Adder4 (
                                             FA
                                                             FA
                                                                            FA
                                                                                            FA
        input logic [3:0] A, B,
                                                                                            sum
                                                            sum
                                                                            sum
                                            sum
        input logic Cin,
       output logic [3:0] Sum,
        output logic Cout
                                           Sum(3)
                                                           Sum(2)
                                                                                            Sum(0)
                                                                           Sum(1)
);
logic c1, c2, c3; // sinais intermediários de carry
// Instancia os FAs conectando carry—out para o próximo carry—in
FA fa0 (.a(A[0]), .b(B[0]), .c(Cin), .sum(Sum[0]), .cout(c1));
FA fal (.a(A[1]), .b(B[1]), .c(c1), .sum(Sum[1]), .cout(c2));
FA fa2 (.a(A[2]), .b(B[2]), .c(c2), .sum(Sum[2]), .cout(c3));
FA fa3 (.a(A[3]), .b(B[3]), .c(c3), .sum(Sum[3]), .cout(Cout));
```

Somador de 4 bits – geração com laço

```
module Adder4 #(parameter N = 4)
                                                                                                    module module_name (port_list)
             ( input logic [N-1:0] A, B,
                                                         Declaração dos sinais de
                                                                                                     port declarations
                                                                                                     parameter declarations
                input logic Cin,
                                                         interface precedida de um
                                                                                                     'include directives
                output logic [N-1:0] Sum,
                                                                                                     variable declarations
                                                         parâmetro
                output logic Cout
                                                                                                     lower-level module instantiation
                                                                                                     initial and always blocks
             );
                                                                                                     tasks and function
                                                                                                    endmodule
   logic [N:0] carry; // vetor de N+1 bits para carregar Cin até Cout
                                                                          A(3)
                                                                              B(3)
                                                                                      A(2) B(2)
                                                                                                                 B(0)
                                                                                                 A(1) B(1)
                                                                                                            A(0)
   assign carry[0] = Cin;
                                                                                                                    Cin
                                                                                                             cout
                                                                                      cout
                                                                                                 cout
   // Geração de N instâncias de FA
   genvar i;
                                                                            sum
   generate
                                                                                       Sum(2)
                                                                                                               Sum(0)
                                                                            Sum(3)
                                                                                                   Sum(1)
         for (i = 0; i < N; i++) begin
                   FA fa_inst (.a(A[i]), .b(B[i]), .c(carry[i]), .sum(Sum[i]), .cout(carry[i+1]));
             end
   endgenerate

    genvar : variável apenas para o laço de geração

   assign Cout = carry[N];

    generate : replicação de estruturas de hardware

endmodule
```

Pausa para conceitos de SystemVerilog - vetores (1/2)

```
// Vetor de 8 bits
logic [7:0] W1;
                                            // W1[7] é o bit mais significativo (MSB)
// Seleção de bit
logic b = W1[3];
                                            // Seleciona o bit de índice 3
// Seleção de faixa de bits (range select)
logic [1:0] faixa = W1[3:2];
                                            // Pega os bits 3 e 2
// Concatenação de vetores
logic [7:0] x, y, z;
logic [23:0] vec = \{x, y, z\};
                                            // Concatena x, y, z formando um vetor de 24 bits
// Atribuição por fatia (fatiamento com offset) - [start +: width]
logic carry;
logic [1:0] sum;
\{carry, sum\} = vec[0 +: 3];
                                  // Pega os 3 bits menos significativos (bit 0,1,2) de vec
// Trocar os bytes alto e baixo de um vetor de 16 bits
logic [15:0] w1, w2;
assign w2 = \{w1[7:0], w1[15:8]\}; // Byte baixo vai para o alto e vice-versa
```

Pausa para conceitos de SystemVerilog - vetores (2/2)

```
assign vec = {16{x}}; // 16 copies of x
logic [7:0] out;
wire [3:0] A;
assign out = {{4{0}}, A[3:0]};
assign out = {{4{A[3]}}, A[3:0]};
```

→ Inicializar vetor, ou preencher com valores iguais

```
assign vec = \{16\{1'b0\}\}; // zera o vec
```

→ Extensão de zeros (para valor unsigned)

```
assign out = \{\{4\{0\}\}\}, A[3:0]\};
```

→ Extensão de sinal (para valor signed, complemento de dois)

```
assign out = \{\{4\{A[3]\}\}, A[3:0]\};
```

Pausa para conceitos de SystemVerilog - operadores

→ Operadores lógicos semelhantes aos de C ou Java

```
// Operações em bits individuais (escalares)
logic a, b, c;
assign c = a & b;  // E lógico
assign c = a | b;  // OU lógico
assign c = ~a;  // NÃO lógico
assign c = a ^ b;  // XOR (ou exclusivo)

// Operações entre vetores (bit a bit)
logic [7:0] vec1, vec2, vec3;
assign vec1 = vec2 & vec3;  // AND bit a bit
assign vec1 = vec2 | vec3;  // OR bit a bit
assign vec1 = ~vec2;  // Inversão bit a bit
assign vec1 = vec2 ^ vec3;  // XOR bit a bit
```

→ Redução de vetor para um único bit

```
logic [7:0] vec;
logic r_and, r_or, r_xor;
assign r_and = &vec;  // AND de todos os bits do vetor vec
assign r_or = |vec;  // OR de todos os bits do vetor vec
assign r_xor = ^vec;  // XOR de todos os bits do vetor vec
```


→ Comparações entre vetores (ou bits)

```
logic [3:0] A, B;
logic igual, diferente;
assign igual = (A == B);  // Retorna 1 se A e B forem iguais
assign diferente = (A != B); // Retorna 1 se A e B forem diferentes
```

→ Operações aninhadas podem ser feitas livremente

```
logic y; assign y = (a \& \sim b) \mid c; // E entre a e o inverso de b, depois OU com c
```


Ambiente de Verificação



Simulação

Uma forma simples de testar o projeto: testbenches

- Na sua forma mais simples, um testbench consiste em um ou mais "processos geradores de estímulos" e uma instância do projeto que se quer testar
- O testbench é construído como um módulo que <u>não</u> contém portas de entrada/saída. Ou seja,
 trata-se de um sistema fechado, ou autônomo



Exemplo de testbench para o FA

```
Testbench não tem sinais externos
module tb; ◀
   logic a, b, c;
   logic sum, cout;
   // Instancia o módulo FA

    DUT: design under test

   FA dut ( .a(a), .b(b), .c(c), .sum(sum), .cout(cout) ); <
                                  executar uma sequência de instruções para controlar a simulação
   initial begin ◀
         // Varredura completa de combinações binárias para {a,b,c}
         for (int i = 0; i < 8; i++) begin
            \{a, b, c\} = i[2:0];
                                                                             combinações de a, b, c)
            #10:
         end
                                      Tempo entre os estímulos
                                          # token representa atraso
         $finish; Final da simulação
     end
endmodule
```


 $\{a, b, c\} = i[2:0];$: para cada valor de i, de 0 a 7, concatena-se os sinais a, b, c

Simulação do FA

```
for (int i = 0; i < 8; i++) begin
    {a, b, c} = i[2:0];
    #10;
end

$finish;</pre>
```

Visualização da simulação, após execução do testbench:



Exemplo de testbench para o somador de 4 bits

```
module tb Adder4; ◀

    Testbench n\u00e30 tem sinais externos

 parameter N = 4;
 logic [N-1:0] A, B;
 logic Cin;
                            Parâmetro N e sinais internos
 logic [N-1:0] Sum;
 logic Cout;
                                                                                       DUT: design under test
Adder4 \#(.N(N)) dut (.A(A), .B(B), .Cin(Cin), .Sum(Sum), .Cout(Cout));
  // Vetores de entrada constantes (exemplos de 4 bits)
  const logic [N-1:0] vec A [0:4] = '\{4'd3, 4'd7, 4'd2, 4'd8, 4'd15\};
                                                                               Declaração das entradas na
  const logic [N-1:0] vec B [0:4] = '\{4'd1, 4'd4, 4'd5, 4'd6, 4'd0\};
                                                                               forma de vetores (matriz 2D)
  const logic vec Cin[0:4] = '\{1'b0, 1'b1, 1'b0, 1'b1, 1'b0\};
  initial begin
    for (int i = 0; i < 5; i++) begin
                                                                           <size>'<base><value>
         A = \text{vec } A[i];
         B = \text{vec B[i]}:
         Cin = vec Cin[i];
         #10; <

    Tempo entre os estímulos

     end
    $finish;
end
                                 Final da simulação
```

endmodule

Simulação do somador de 4 bits

```
const logic [N-1:0] vec_A [0:4] = '{4'd3, 4'd7, 4'd2, 4'd8, 4'd15};
const logic [N-1:0] vec_B [0:4] = '{4'd1, 4'd4, 4'd5, 4'd6, 4'd0};
const logic vec_Cin[0:4] = '{1'b0, 1'b1, 1'b0, 1'b1, 1'b0};

for (int i = 0; i < 5; i++) begin
    A = vec_A[i];
    B = vec_B[i];
    Cin = vec_Cin[i];
    #10;
end</pre>
```

♦ N	4	4				
— entradas ——						
≖- • A	15	3	7	2	8	15
≖- → B	0	1	4	5	6	0
♦ Cin	0					
— saidas ———						
■- A ■- B Cin — saidas ——— ■- Sum Cout	15	4	12	7	15	
♦ Cout	0					
		1				

Simulador MODELSIM


MATERIAL DE APOIO E SIMULADOR

- 1. Login no LINUX
- 2. Baixar do Moodle o **comb_sv.zip** com os exercícios de SystemVerilog

Após o unzip, o resultado é o conjunto de arquivos ao lado

Nos laboratórios da PUC:

- Abrir um terminal no Linux
- Digitar: source /soft64/source_model
- Iniciar o simulador: vsim &



comb_sv

--- 01_fa

-- FA.sv -- sim.do

├── tb_FA.sv └── wave.do 02_soma4

Operação do simulador


run 2 us


Observar que iremos trabalhar através de scripts para controlar o processo de simulação comb_sv - pode-se trabalhar com a interface gráfica, mas é mais produtivo utilizar scripts - 01 fa Dois scripts que estarão presentes no material de apoio: sim.do tb FA.sv sim.do – controla o processo de simulação wave.do wave.do – lista inicial de sinais – pode ser alterado em função dos sinais a 02 soma4 serem visualizados, base numérica dos sinais, etc.... -- FA.sv sim.do sum4.sv Exemplo de script sim.do (sintaxe Tcl): tb sum4.sv wave.do if {[file isdirectory work]} { vdel -all -lib work } Verifica se existe um diretório chamado work. Se existir o 03 somasub diretório ele é apagado (usando vdel). Isso garante um vlib work — FA.sv ambiente "limpo" antes da nova simulação. vmap work work sim.do - sum_sub.sv — tb sum sub.sv vlog -work work FA.sv Cada linha "compila" um arquivo SystemVerilog (.sv) na -- wave.do 04_ula biblioteca work. vlog -work work tb_ula.sv -- FA.sv Inicia a simulação do módulo de testbench (tb) na biblioteca work — sim.do vsim -voptargs=+acc -t ns work.tb -voptargs=+acc: acesso a todas os sinais (para visualização de ondas) } - sum_sub.sv -t ns: unidade de tempo da simulação para nanosegundo — tb ula.sv — ula.sv set StdArithNoWarnings 1 Suprime mensagens de warning padrão (legacy) -- wave.do set StdVitalGlitchNoWarnings 1 do wave.do Chama o script wave.do para exibição de sinais selecionados previamente


Executa a simulação por 2 (µs). Pode-se usar run pois tem \$finish no testbench

(1) Simulação do HA - meio-somador

Ir para a pasta <mark>01_fa</mark>
Pode-se mudar de pasta via
Interface gráfica:








→ Ao executar o do sim.do no terminal aparecerá a tela:



Clica em No – isto ocorre devido ao **\$finish** no tb


→ Na aba Wave deve aparecer a seguinte forma de onda (para o zoom digite 'f' sobre as formas de onda):



→ Digite: quit -sim para encerrar a simulação e depois cd ../02_soma4 (sempre no terminal do modelsim)

(2) Simulação do somador de 4 bits

→ Ir para a pasta 02_soma4, e repetir os procedimentos anteriores e analisar o resultado da simulação



(3) Simulação do somador/subtrator de 4 bits

Ir para a pasta 03 somasub


O sum_sub.sv está igual ao soma.sv

Alterar

- (1) Na descrição do module: alterar a entrada Cin por mode, e acrescentar saída ov
- (2) Declarar um vetor bb para receber a saída da operação xor entre B e mode: logic [N-1:0] bb;
- (3) Atribuir a carry[0] ao **mode** e não o **Cin**: assign carry[0] = mode;
- (4) No laço de geração fazer a operação ou exclusivo e inserir **bb** na instanciação


```
genvar i;
generate
    for (i = 0; i < N; i++) begin
        assign bb[i] = B[i] ^ mode; // inverte o B caso seja subtração
        FA fa_inst (.a (A[i]), .b (bb[i]), .c (carry[i]), .sum (Sum[i]), .cout (carry[i+1]));
    end
endgenerate</pre>
```

(5) Fazer ao final a atribuição do ov: assign ov = carry[N] ^ carry[N-1];




(3) Resultado do somador subtrator

Resultado da simulação




Cinco primeiros testes, como visto na aula de combinacionais:



ULA

Inicia-se a ULA por um *package*, o qual irá declarar as operações a serem realizadas



```
// Declaração do tipo enumerado para operações da ULA
typedef enum logic [3:0] { //até 16 operações
uAND,
         // AND lógico
uOR,
         // OR lógico
uXOR, // XOR lógico
uADD, // Soma
uSUB, // Subtração
uINC, // Incremento
uDEC.
         // Decremento
       // Negação
uNEG,
uZero,
       // zero
uSLL, // Shift lógico à esquerda
uSRL
         // Shift lógico à direita
} op_alu;
```

endpackage

package p_ula;


Módulo Aritmético (6 instruções: soma/sub/inc/neg/dec/zero)

```
assign mode = (opmode == uADD || opmode == uINC || opmode == uDEC) ? 1'b0 : 1'b1;
assign aa = (opmode == uNEG) ? 8'h00 : op1;
assign bb = (opmode == uINC) ? 8'h01 :
            (opmode == uDEC) ? 8'hFF:
            (opmode == uNEG || opmode == uZero) ? op1 :
            op2;
                                    x00
                                                 x01
                                                       xFF
                            op1
                                                            op1
                                                                   op2
                           default
                                   uNEG
                                                 uINC uDEC uNEG default
                 opmode_
                                                            uzero
                                    8
                               aa
                                                         bb
                                                                               uADD, uINC, uDEC
                                                               mode
                       cout ←
                                        SOMA / SUB
                                                                               default
                         OV ←
                                                8
                                                                    opmode
                                           soma
// Instancia o módulo soma sub
sum sub \#(.N(8)) sb (.A(aa), .B(bb), .mode(mode), .Sum(soma), .Cout(cout), .ov(ov));
```

```
ULA - Descrição completa
module ula (
    input logic [7:0] op1, op2,
    input p ula::op alu opmode,
    output logic z, cout, ov,
                                      :: > resolução de escopo (scope resolution) permite
    output logic [7:0] outalu
                                      acessar elementos definidos em pacotes ou classes
);
                                                                                          op1
                                                                                                        op2
                                      importa todos os identificadores públicos (tipos,
    import p_ula::*;
                                      funções, constantes, etc.) do pacote p ula.
                                                                                                             → cout
    logic [7:0] aa, bb, soma;
                                                                                opmode
                                                                                                              → OV
    logic mode;
                                                                                                ULA
                                                                                                              → Z
    assign z = (outalu == 8'h00) ? 1'b1 : 1'b0: // Detecta zero na saída
       .....
                                                                                               outalu
    assign mode = (opmode == uADD || opmode == uINC || opmode == uDEC) ? 1'b0 : 1'b1;
    ssign aa = (opmode == uNEG) ? 8'h00 : op1;
    assign bb = (opmode == uINC) ? 8'h01 :
                                                                                                Parte Aritmética
           (opmode == uDEC) ? 8'hFF:
           (opmode == uNEG || opmode == uZero) ? op1 : op2;
    sum_sub #(.N(8)) sb ( .A(aa), .B(bb), .mode(mode), .Sum(soma), .Cout(cout), .ov(ov) );
    // Saída principal da ALU
    always comb begin
         outalu = (opmode == uAND) ? (op1 & op2) :
                   (opmode == uOR) ? (op1 | op2) :
                                                                  Mux entre parte lógica e aritmética
                   (opmode == uXOR) ? (op1 ^ op2) :
                   (opmode == uSLL) ? {op1[6:0], 1'b0} :
                  (opmode == uSRL) ? {1'b0, op1[7:1]} :
                  soma; // default: resultado da unidade soma/sub
    end
```

endmodule

Simulando a ULA




```
AND: AA.55= 0, FF.FF=FF, 34.00=0, 00.22=0, 56.1=0, 5.A=0
```

XOR:
$$AA \oplus 55 = FF$$
, $FF \oplus FF = 00$, $34 \oplus 00 = 34$, $00 \oplus 22 = 22$, $56 \oplus 1 = 57$, $5 \oplus A = F$

```
const test_array_t padrao_de_teste = '{
'{8'hAA, 8'h55},
'{8'hFF, 8'hFF},
'{8'h34, 8'h00},
'{8'h00, 8'h22},
'{8'h56, 8'h01},
'{8'h05, 8'h0A}
};
```

Simulando a ULA




ADD: AA+55= FF, FF+FF=(1)FE, 34+00=34, 00+22=22, 56+1=57, 5+A=F

SUB: AA-55= 55, FF-FF=00, 34-00=34, 00-22=DE, 56-1=55, 5-A=FB

INC: soma 1 ao op1

DEC: subtrai 1 do op1

Simulando a ULA



2's: AA=56, FF=01, 34=CC, 00=00, 56=AA, 05=FB

2's de 0011 0100 = 1100 1011 + 1 = 1100 1100 = CC

Zero: zea a saída e sobe o z

SSL: AA=54 FF=FE, 34=68, 00=00, 56=AC, 5=A

SSR: AA=55, FF=7F, 34=1A, 00=00, 56=2B, 5=2

SSL (esquerda): AA (1010 1010) \rightarrow 0101 0100 = 54

SSR (direita): $34 (0011 \ 0100) \rightarrow 0001 \ 1010 = 1A$

(3) Simulação da ULA


```
module tb;
   import p ula::*;
   logic [7:0] op1, op2, outalu;
   logic z, cout, ov;
   op_alu opmode;
   // Estrutura de teste
   typedef struct packed {
          logic [7:0] a;
         logic [7:0] b;
   } test_record_t;
   //Inicialização dos vetores de teste
   typedef test_record_t test_array_t[];
   const test array t padrao de teste = '{
          '{8'hAA, 8'h55},
          '{8'hFF, 8'hFF},
          '{8'h34, 8'h00},
          '{8'h00, 8'h22},
          '{8'h56, 8'h01},
          '{8'h05, 8'h0A}
     };
```


```
// Instanciação da ULA
 ula dut (.op1(op1), .op2(op2), .outalu(outalu), .z(z), .cout(cout),
            .ov(ov), .opmode(opmode) );
  // Processo de teste
  initial begin
         // varredura de operações até a última
          for (int op = 0; op <= 10; op++) begin
             opmode = op alu'(op);
             foreach (padrao_de_teste[i]) begin
                    op1 = padrao de teste[i].a;
                   op2 = padrao de teste[i].b;
                    #10:
             end
          end
        $finish;
   end
endmodule
```

(3) Simulação da ULA

Exercício:

- observar que a ULA fornecidada não está processando a operação zero nem dec
- modificar o código para que zero e dec operem corretamente (ver slides anteriores)






Deveria ser: A9/FE/33/FF/55/04

Circuitos Combinacionais em SystemVerilog

(DE)CODIFICADOR

Decodificador de 3 entradas (A(2:0)) e 2^3 (8) saídas (dec(7:0))



Versão com deslocamento à esquerda

```
always_comb begin
    dec = 8'b00000001 << A;
end</pre>
```


```
module decoder3to8 (
  input logic [2:0] A,
  output logic [7:0] dec
   always comb begin
     case (A)
        3'b000: dec = 8'b00000001:
        3'b001: dec = 8'b00000010;
        3'b010: dec = 8'b00000100;
        3'b011: dec = 8'b00001000;
                                          "casting"
        3'b100: dec = 8'b00010000:
                                          <size>'<base><value>
        3'b101: dec = 8'b00100000;
        3'b110: dec = 8'b01000000;
        3'b111: dec = 8'b100000000;
        default: dec = 8'b000000000;
    endcase
   end
```

endmodule

Recomenda-se ter sempre uma condição default

DECODIFICADOR – com sinal de habilitação


Conforme indicado pela tabela de verdade, apenas uma saída pode ser igual a 0 a qualquer momento, todas as outras saídas são iguais a 1.



E	A	B	D_0	D_1	D_2	D_3
1	X	X	1	1	1	1
O	0	O	0	1	1	1
O	0	1	1	0	1	1
O	1	O	1	1	0	1
0	1	1	1	1	1	0

DECODIFICADOR – com sinal de habilitação

Conforme indicado pela tabela de verdade, apenas uma saída pode ser igual a 0 a qualquer momento, todas as outras saídas são iguais a 1.




\boldsymbol{E}	A	B	D_0	D_1	D_2	D_3
1	X	X	1	1	1	1
O	0	O	0	1	1	1
0	0	1	1	0	1	1
O	1	O	1	1	0	1
0	1	1	1	1	1	0

```
module decoder2to4 en (
    input logic A, B, E,
    output logic [3:0] D // Saída decodificada ativa em 0
);
always comb begin
   case ({E, A, B}) // concatenação das 3 entradas
       3'b000: D = 4'b1110:
                                           // E=0, A=0, B=0
                                           // E=0, A=0, B=1
       3'b001: D = 4'b1101:
       3'b010: D = 4'b1011;
                                           // E=0, A=1, B=0
       3'b011: D = 4'b0111:
                                           // E=0, A=1, B=1
                                           // E=1 (desabilitado)
       default: D = 4'b1111;
  endcase
  end
endmodule
```

CODIFICADOR


✓ O codificador binário é um circuito combinacional que indica qual das entradas possíveis está ativa (neste caso, "1").



I (3)	I (2)	I (1)	I (0)	O
0	0	0	1	00
0	0	1	0	01
0	1	0	0	10
1	0	0	0	11


Display 7 segmentos

✓ Simplificando o display de 7 segmentos através da descrição em HDL:



COMPARADOR

Dois números hexadecimal como entradas, 3 saídas de um bit (>, =, <)



Circuito para detectar igualdade:





FIGURE 6-21 Logic symbol for a 4-bit comparator with inequality indication.

COMPARADOR – unsigned

```
module comparador_unsigned (
    input logic [3:0] A, B,
    output logic igual,
    output logic maior,
    output logic menor
);

always_comb begin
    igual = (A == B) ? 1'b1 : 1'b0;
    maior = (A > B) ? 1'b1 : 1'b0;
    menor = (A < B) ? 1'b1 : 1'b0;
end</pre>
```

A e B são interpretados como valores binários sem sinal (de 0 a 15)



COMPARADOR – signed


```
module comparador_unsigned (
           input logic signed [3:0] A, B,
                                                A e B são interpretados como valores binários inteiros
           output logic igual,
                                                (de -8 a 7)
           output logic maior,
           output logic menor
       );
       always_comb begin
           igual = (A == B) ? 1'b1 : 1'b0;
           maior = (A > B) ? 1'b1 : 1'b0;
           menor = (A < B) ? 1'b1 : 1'b0;
      end
      endmodule
B→ A s
⊞--∜ B_s
 igual_s
```

maior_smenor_s

(DE)MULTIPLEXADOR

 É um circuito que permite selecionar <u>uma</u> dentre várias entradas em função de uma variável de controle


2-to-1 MUX



operador condicional ternário, forma compacta de escrever uma escolha entre dois valores

Multiplexadores (4x1)

4-to-1 MUX



Usando case:


```
always_comb begin
  case (sel)
    2'b00: Y = I0;
    2'b01: Y = I1;
    2'b10: Y = I2;
    2'b11: Y = I3;
    default: Y = 8'h00;
endcase
end
```

Operador ternário aninhado:

Seletor como índice de um vetor:

```
always_comb begin
Y = I[sel];
end
```


Multiplexadores (2x1 - 4 bits com enable)



Demultiplexador

- É um circuito que opera de forma inversa ao multiplexador. Ou seja, recebe uma entrada e distribui esta em uma de várias saídas conforme um sinal de seleção
- Exemplo de um multiplexador 1x4:

2 bits de seleção (S(1:0)) e 2² bits de saídas (Y(3:0))




```
module demux1to4_8bit (
        input logic [7:0] I,
        input logic [1:0] S, // Seletor de 2 bits
        output logic [7:0] Y0, Y1, Y2, Y3 // Saídas de 8 bits
);
    always comb begin
        Y0 = (S == 2'b00) ? I : 8'b0;
        Y1 = (S == 2'b01) ? I : 8'b0;
        Y2 = (S == 2'b10) ? I : 8'b0;
        Y3 = (S == 2'b11) ? I : 8'b0;
    end
```

Demultiplexador – versão 2

- É um circuito que opera de forma inversa ao multiplexador. Ou seja, recebe uma entrada e distribui esta em uma de várias saídas conforme um sinal de seleção
- Exemplo de um multiplexador 1x4:

2 bits de seleção (S(1:0)) e 2² bits de saídas (Y(3:0))




Y sendo vetor de vetor

endmodule

Exercício I

Modele em SystemVerilog o decodificador do display de elevador ilustrado abaixo:

Entrada um vetor de 2 bits que recebe a seguinte codificação



defeito	11	todos segmentos acesos
descendo	10	V
subindo	01	Λ
parado	00	-


O circuito combinacional ao lado, é composto por um **multiplexador** e um **codificador com prioridade** $(4 \rightarrow 2)$.

As entradas do multiplexador são obtidas a partir do sinal **B** de 8 bits.


As entradas do mux correspondem:

- ✓ 1ª entrada: inverte os nibbles alto e baixo de B
- ✓ <u>2º entrada:</u> fixa o nibble alto em "1111" concatenando-o com
 a parte baixa de B
- ✓ 3ª entrada: desloca B à direita por 1 bit (B div. por 2)
- ✓ <u>4ª entrada:</u> desloca B à esquerda por 1 bit (B mult. por 2)

A prioridade do codificador é do bit mais alto ao mais baixo do sinal D



```
module shift decision (
       input logic [3:0] d,
       input logic [7:0] A, B,
       output logic [7:0] BB
       logic [1:0] sd,
       // Decodificação de `d` em `sd`
        always_comb begin
          case (1'b1)
               d[3]: sd = 2'b11:
               d[2]: sd = 2'b10;
               d[1]: sd = 2'b01:
             default: sd = 2'b00;
          endcase
       end
       // Seleção da saída `BB` com base em `sd`
       always_comb begin
           case (sd)
               2'b00: BB = \{A[3:0], A[7:4]\};
               2'b01: BB = \{4'b1, A[3:0]\};
               2'b10: BB = \{1'b0, A[7:1]\};
               default: BB = \{A[6:0], 1'b0\};
           endcase
       end
```



Implemente um módulo que receba um vetor de 8 bits e produza 1 se o número de bits 1 for ímpar.

Dica: use operador de redução XOR (^).

```
module parity (
        input logic [7:0] in,
        output logic odd
);
        assign odd = ^in;
endmodule
```

Implemente um MUX parametrizável de 8 bits com N entradas ($N = 2^{K}$).

A seleção é feita com K bits

Implemente um codificador de prioridade com 4 entradas, onde a prioridade é do bit **menos** significativo para o mais **significativo**.

endmodule

Implemente um comparador de 4 bits que funcione com ou sem sinal, baseado em um parâmetro booleano 'SIGNED'.

```
module comparator #(parameter SIGNED = 0) (
             input logic [3:0] A, B,
             output logic eq, gt, lt
          );
          generate
             if (SIGNED) begin
                     logic signed [3:0] sA = A, sB = B;
                     assign eq = (sA == sB);
                     assign gt = (sA > sB);
                     assign lt = (sA < sB);</pre>
             end else begin
                    assign eq = (A == B);
                    assign gt = (A > B);
                    assign lt = (A < B);</pre>
             end
          endgenerate
endmodule
```

56