# Microeletrônica – Lista de Exercícios para a P2

26/10/2026 – Fernando Gehm Moraes

## Questão 1 – Latch com transistor


Considere o circuito de memória apresentado abaixo, composto por um transistor nMOS de passagem controlado por *CLK*, dois inversores em série e um transistor pMOS de realimentação, também controlado por *CLK*.


a) O circuito é sensível ao nível ou à borda do sinal *CLK*?

b) Se for sensível à borda, indique se é a borda de subida ou a de descida. Se for sensível ao nível, indique para qual nível lógico ('0' ou '1') o circuito é transparente.

c) Complete as formas de onda do sinal interno **o1** e do sinal de saída **Q**.

d) Indique a limitação ou o problema deste circuito. Essa limitação deve estar nas formas de onda do item (c).





## Questão 2 – Flip-flop D mestre-escravo dinâmico

Considere o flip-flop D mestre-escravo representado abaixo, com os nós internos X, Y e Z.

a) Descreva o comportamento dos sinais {X, Y, Z} quando *ck* = '1'.

b) Descreva o comportamento dos sinais {X, Y, Z} quando *ck* = '0'.


c) Indique a borda de *ck* à qual o flip-flop é sensível e justifique.




Responda desenhando o circuito equivalente para *ck* = '0' e para *ck* = '1'. Nos itens (a) e (b), indique qual parte do circuito amostra o dado de entrada e qual parte mantém o valor anterior.

## Questão 3 – Contador com latches

Um projetista substituiu os flip-flops D mestre-escravo de um contador assíncrono (*ripple*) de 4 bits por latches D, transparentes quando *ck* = '1', conforme a figura abaixo. Em cada latch, a entrada D está ligada à saída $\overline{Q}$. O primeiro bit recebe como relógio um pulso estreito (*glitch*), e cada bit seguinte recebe como relógio a saída Q do bit anterior.




a) Explique o comportamento deste circuito e indique se ele opera como contador.

b) Desenhe as formas de onda do relógio (*glitch*) e dos sinais Q0 e Q1 (Q2 e Q3 são opcionais).


## Questão 4 – Flip-flop C²MOS

Considere o circuito representado abaixo, em que $\overline{CLK}$ é o complemento de *CLK*.

a) Desenhe o circuito equivalente para *CLK* = '0' e para *CLK* = '1' e explique o comportamento do circuito em cada caso.

b) Indique se o armazenamento da entrada D é sensível ao nível ou à borda do relógio (*CLK*). Se for sensível ao nível, indique o nível para o qual o circuito é transparente. Se for sensível à borda, indique a borda em que o circuito armazena a informação.


c) Explique o comportamento do circuito quando ocorre sobreposição de relógios (*clock overlap*) em '1', ou seja, *CLK* = '1' e $\overline{CLK}$ = '1' simultaneamente. Desenhe também o circuito equivalente para essa condição.




## Questão 5 – Somador carry-save

O somador *carry-save*, utilizado em multiplicadores, realiza a soma quando há várias parcelas a adicionar. Considere a árvore de somadores da figura abaixo e os seguintes operandos de 6 bits:

| Operando | Binário | Decimal |
|---|---|---|
| A | 001101 | 13 |
| B | 000101 | 5 |
| C | 001011 | 11 |
| D | 001010 | 10 |
| E | 000111 | 7 |
| F | 001100 | 12 |
| | | |




Preencha a tabela com os vetores (C1, S1), (C2, S2), (C3, S3), (C4, S4) e a soma final (S5), mostrando a obtenção de cada vetor.

| | | | | | | |
|---|---|---|---|---|---|---|
| **D** | 0 | 0 | 1 | 0 | 1 | 0 |
| **E** | 0 | 0 | 0 | 1 | 1 | 1 |
| **F** | 0 | 0 | 1 | 1 | 0 | 0 |
| **S1** | | | | | | |
| **C1** | | | | | | |

| | | | | | | |
|---|---|---|---|---|---|---|
| **A** | 0 | 0 | 1 | 1 | 0 | 1 |
| **B** | 0 | 0 | 0 | 1 | 0 | 1 |
| **C** | 0 | 0 | 1 | 0 | 1 | 1 |
| **S2** | | | | | | |
| **C2** | | | | | | |
| **S1** | | | | | | |
| **S3** | | | | | | |
| **C3** | | | | | | |
| **C1** | | | | | | |
| **S4** | | | | | | |
| **C4** | | | | | | |
| **Soma** | | | | | | |


**Dados para as questões 6 e 7**

- **Flip-flop D**: tempo de propagação *ck*→Q ($t_{CkQ}$) igual a **30 ps** e tempo de *setup* ($t_{setup}$) igual a **10 ps**.
- **Somador completo (FA)**: tempo de propagação igual a **90 ps**.
- **Multiplexador 2:1**: tempo de propagação igual a **30 ps**.


## Questão 6 – Atraso de somadores

Determine o atraso, em **ps**, de um somador de 64 bits para cada uma das cinco arquiteturas abaixo e registre os valores na tabela. Mostre todos os cálculos. Considere que todos os estágios são idênticos aos das figuras, inclusive o primeiro.

- *Ripple-carry* (**RC**).
- *Carry-select* com estágios de 4 bits (**CS4**).
- *Carry-select* com estágios de 8 bits (**CS8**).
- *Carry-bypass* com estágios de 4 bits (**CBP4**).
- *Carry-bypass* com estágios de 8 bits (**CBP8**).




Estágio de 4 bits para o carry-select



Estágio de 4 bits para o carry-bypass

| Somador | Atraso para 64 bits (ps) |
|---|---|
| **RC** | |
| **CS4** | |
| **CS8** | |
| **CBP4** | |
| **CBP8** | |

## Questão 7 – Somador com registradores (pipeline)




Considere o circuito ao lado, composto por duas entradas de 64 bits (A e B) e uma saída de soma de 65 bits. Os operandos A e B são armazenados nos flip-flops de entrada e somados. Os flip-flops de saída armazenam a soma das entradas do ciclo de relógio anterior. O tempo de um estágio compreende o atraso dos registradores e o atraso da lógica combinacional.

Para o cálculo do número **total** de transistores, considere os somadores e os flip-flops, com os seguintes valores:

- Flip-flop D: **11** transistores.
- Somador completo (FA): **28** transistores.
- Multiplexador 2:1: **6** transistores.

Complete a tabela abaixo.

| Circuito com somador | $t_{CkQ}$ (ps) | $t_{setup}$ (ps) | Atraso do somador (ps) | Atraso do estágio (ps) | Frequência (MHz) | Nº total de transistores |
|---|---|---|---|---|---|---|
| **Ripple-carry** | | | | | | |
| **Carry-select (4 bits)** | | | | | | |
| **Carry-bypass (4 bits)** | | | | | | |


## Questão 8 – Multiplicador matricial

A figura abaixo apresenta o diagrama lógico de um multiplicador de 4 bits.

a) Explique como o *carry* é propagado no interior do circuito.

b) Considere A = 1100 e B = 1101. Anote sobre o circuito os valores booleanos correspondentes e verifique se o produto obtido está correto.

**Sugestão:** (1) anote o valor da saída de cada porta AND; (2) preencha os valores dos HA/FA, camada por camada; (3) verifique se os bits P0 a P3 estão corretos; (4) propague o vai-um no último estágio.





## Questão 9 – Deslocador em matriz de transistores

Apresente uma matriz de transistores capaz de realizar deslocamentos para a direita em palavras de 4 bits, em que os bits mais significativos liberados recebem '0' (gnd). A tabela abaixo apresenta o valor de cada bit de saída em função da entrada e do comando.

| Ação | Comando | out3 | out2 | out1 | out0 |
|---|---|---|---|---|---|
| Não desloca | SR0 | in3 | in2 | in1 | in0 |
| Deslocamento de 1 bit à direita | SR1 | **0** | in3 | in2 | in1 |
| Deslocamento de 2 bits à direita | SR2 | **0** | **0** | in3 | in2 |
| Deslocamento de 3 bits à direita | SR3 | **0** | **0** | **0** | in3 |

Utilize a matriz abaixo para posicionar os transistores que habilitam a execução dos comandos {SR0, SR1, SR2, SR3}.

Para os comandos {SR1, SR2, SR3}, proponha uma modificação simples que permita inserir, nos bits que hoje recebem '0' (em negrito na tabela), um dentre três valores {'0', '1', *in3*}, escolhido por um sinal de controle denominado **select**. A seleção de *in3* permite realizar deslocamentos aritméticos. Mostre a modificação no desenho.



# Gabarito


## Questão 1

a) **Nível.** Os dois transistores são controlados pelo mesmo sinal *CLK* e não há estrutura mestre-escravo.

b) **Transparente em CLK = '1'.** Com *CLK* = '1', o nMOS conduz e o pMOS de realimentação corta: o1 e Q seguem D. Com *CLK* = '0', o nMOS corta e o pMOS fecha o laço dos dois inversores, que mantém o último valor.

c) Formas de onda abaixo. o1 segue D enquanto *CLK* = '1' e mantém o último valor durante *CLK* = '0'. Q reproduz o1 com o atraso de dois inversores. Antes da primeira subida de *CLK*, o1 e Q são indefinidos (X).

d) **Limitações.** Degradação de nível: o nMOS transmite um '1' fraco ($V_{DD} - V_{tn}$) para o1, e o pMOS de realimentação transmite um '0' fraco ($|V_{tp}|$). Isso reduz a margem de ruído e provoca corrente estática no primeiro inversor. (iii) D varia logo antes da terceira borda de descida de *CLK*: uma violação de *setup* torna o valor armazenado incerto.




*Solução: faixas amarelas indicam CLK = '1' (latch transparente)*

## Questão 2

O circuito é um flip-flop dinâmico de relógio único (TSPC). O estágio 1 (nó X) é o mestre. Os estágios 2 e 3 (nós Y e Z) e o inversor de saída formam o escravo.

| Estágio | ck = '1' | ck = '0' (descida) |
|---|---|---|
| **1 (X)** | Inversor: X = $\overline{D}$. **Amostra** a entrada. | nMOS(ck) corta. Se D = '0', X vai a '1'. Se D = '1', X flutua e **mantém** o valor amostrado. |
| **2 (Y)** | nMOS(ck) conduz e pMOS(ck) corta: Y é pré-carregado em '0'. | pMOS(ck) conduz: se X = '0', Y vai a '1'. Se X = '1', Y permanece em '0'. Logo, Y = D amostrado. |
| **3 (Z) e Q** | pMOS(ck) corta e nMOS(Y = '0') corta: Z em alta impedância. Z e Q **mantêm** o valor anterior (capacitância do nó). | Inversor habilitado: Z = $\overline{Y}$ e Q = $\overline{Z}$ = D amostrado. **Transfere** o dado para a saída. |

a) *ck* = '1': o estágio 1 amostra D (X = $\overline{D}$), Y é pré-carregado em '0' e a saída mantém o valor anterior (Z em alta impedância).

b) *ck* = '0': o estágio 1 mantém o valor amostrado em X, e os estágios 2 e 3 transferem esse valor para Q. Uma variação de D com *ck* = '0' só pode levar X de '0' para '1' (o caminho de descarga está cortado). Como X controla apenas um pMOS do estágio 2, Y = '1' permanece em '1' (flutuando), e o valor de Q não se altera.


c) **Borda de descida.** Com *ck* = '1', o mestre amostra D e a saída permanece isolada. Na transição para *ck* = '0', o valor presente em X é transferido para Q, e variações posteriores de D não afetam a saída. Por ser dinâmico, o circuito exige uma frequência mínima de relógio para preservar os nós flutuantes.

| ESTILO DE PROJETO: | Full custom | Standard cell | Gate array | FPGA |
|---|---|---|---|---|
| **Camadas** que devem ser fabricadas na *foundry* *Respostas possíveis:* **T**: *todas / algumas (dizer quais)* / **N:** *nenhuma* | T | T | Metais vias | N |
| **Tamanho da célula** *Respostas possíveis:* **F**: fixo / **L**: livre / **H**: variável, mas com altura constante | Livre | H<br>Altura fixa<br>Largura Variável | F | F |
| **Interconexão entre as células** *Respostas possíveis:* **M:** apenas por metalização / **Q**: qualquer camada / **C**: configurável | Q | Q | M | C |
| **Tempo de projeto** *Respostas possíveis: 1 mais alto, 4 mais baixo* | 1 | 2 | 3 | 4 |

## Questão 3

a) **O circuito não opera como contador.** Com D = $\overline{Q}$, cada latch transparente forma um laço inversor que oscila (oscilador em anel). **Q0:** o pulso de relógio (*glitch*) é mais curto que o atraso D→Q da latch. A latch comuta uma única vez por pulso, e Q0 opera como divisor de frequência por 2. **Q1:** o relógio da segunda latch é Q0, que permanece em '1' durante um período inteiro do relógio de entrada. Nesse intervalo a latch está transparente, e Q1 oscila com período próximo a $2 \cdot t_{D \to Q}$. O valor de Q1 na descida de Q0 é imprevisível (na simulação abaixo, variou entre '1' e '0'). **Q2 e Q3:** os relógios são Q1 e Q2, que já oscilam, logo Q2 e Q3 oscilam continuamente.

b) Formas de onda obtidas por simulação elétrica, de cima para baixo: relógio (*glitch*), Q0, Q1, Q2 e Q3. Apenas o primeiro bit funciona. Um contador com realimentação $\overline{Q}$→D exige elementos sensíveis à borda.




## Questão 4

a) **CLK = '0'** ($\overline{CLK}$ = '1'): M3 e M4 conduzem, e o primeiro estágio é um inversor: X = $\overline{D}$ (mestre transparente). M7 e M8 cortam, o segundo estágio fica em alta impedância, e Cout mantém o valor anterior. **CLK = '1'** ($\overline{CLK}$ = '0'): M3 e M4 cortam, e X flutua, mantendo o valor amostrado. M7 e M8 conduzem, e o segundo estágio é um inversor: Cout = $\overline{X}$ = D.

b) **Borda de subida.** O mestre é transparente em *CLK* = '0' e o escravo em *CLK* = '1'. O valor armazenado é o de D imediatamente antes da subida de *CLK* (registrador C²MOS).

c) Com *CLK* = $\overline{CLK}$ = '1', os pMOS M4 e M8 cortam, e os nMOS M3 e M7 conduzem. Cada estágio fica reduzido à sua rede *pull-down*: X vai a '0' se D = '1' (caso contrário, mantém o valor), e Cout vai a '0' se X = '1' (caso contrário, mantém o valor). Se D = '1', X vai a '0', M5 corta, e Cout mantém o valor. Se D = '0', o primeiro estágio não consegue carregar X, que mantém o valor amostrado. Assim, uma mudança de D não atravessa os dois estágios: Cout só é descarregado por um X = '1' já armazenado, que corresponde ao dado capturado**. O circuito é insensível ao *overlap* (raciocínio dual para o *overlap* em '0', com apenas as redes *pull-up* ativas)**.





**Figure 7.27** C²MOS *D*-FF during overlap periods. No feasible signal path can exist between *In* and *D*, as illustrated by the arrows.

## Questão 5

| | | | | | | | |
|---|---|---|---|---|---|---|---|
| D | 0 | 0 | 1 | 0 | 1 | 0 | (10) |
| E | 0 | 0 | 0 | 1 | 1 | 1 | (7) |
| F | 0 | 0 | 1 | 1 | 0 | 0 | (12) |
| S1 | 0 | 0 | 0 | 0 | 0 | 1 | (1) |
| C1 | 0 | 1 | 1 | 1 | 0 | 0 | (28) |

| | | | | | | | |
|---|---|---|---|---|---|---|---|
| A | 0 | 0 | 1 | 1 | 0 | 1 | (13) |
| B | 0 | 0 | 0 | 1 | 0 | 1 | (5) |
| C | 0 | 0 | 1 | 0 | 1 | 1 | (11) |
| S2 | 0 | 0 | 0 | 0 | 1 | 1 | (3) |
| C2 | 0 | 1 | 1 | 0 | 1 | 0 | (26) |
| S1 | 0 | 0 | 0 | 0 | 0 | 1 | (1) |
| S3 | 0 | 1 | 1 | 0 | 0 | 0 | (24) |
| C3 | 0 | 0 | 0 | 1 | 1 | 0 | (6) |
| C1 | 0 | 1 | 1 | 1 | 0 | 0 | (28) |
| S4 | 0 | 0 | 0 | 0 | 1 | 0 | (2) |
| C4 | 1 | 1 | 1 | 0 | 0 | 0 | (56) |
| Soma | 1 | 1 | 1 | 0 | 1 | 0 | (58) |

## Questão 6

N = 64 bits, M = bits por estágio, $t_{FA}$ = 90 ps, $t_{mux}$ = 30 ps. No *carry-select*, o caminho crítico atravessa o *ripple* de um estágio (M FAs) e os N/M multiplexadores de *carry*. No *carry-bypass*, o pior caso ocorre quando o *carry* é gerado no primeiro estágio, atravessa N/M multiplexadores de *bypass* e propaga em *ripple* no último estágio (2M FAs no total).

| Somador | Cálculo | Atraso para 64 bits (ps) |
|---|---|---|
| **RC** | 64 × 90 | 5760 |
| **CS4** | 4 × 90 + (64/4) × 30 = 360 + 480 | 840 |
| **CS8** | 8 × 90 + (64/8) × 30 = 720 + 240 | 960 |
| **CBP4** | 2 × 4 × 90 + (64/4) × 30 = 720 + 480 | 1200 |
| **CBP8** | 2 × 8 × 90 + (64/8) × 30 = 1440 + 240 | 1680 |

## Questão 7

Atraso do estágio = $t_{CkQ}$ + atraso do somador + $t_{setup}$. Frequência = 1 / atraso do estágio.

| Circuito com somador | $t_{CkQ}$ (ps) | $t_{setup}$ (ps) | Atraso do somador (ps) | Atraso do estágio (ps) | Frequência (MHz) | Nº total de transistores |
|---|---|---|---|---|---|---|
| **Ripple-carry** | 30 | 10 | 5760 | 5800 | 172,4 | 3915 |
| **Carry-select (4 bits)** | 30 | 10 | 840 | 880 | 1136,4 | 6187 |
| **Carry-bypass (4 bits)** | 30 | 10 | 1200 | 1240 | 806,5 | 4139 |

**Número de transistores**


- Flip-flops: (64 + 64 + 65) × 11 = 193 × 11 = 2123.
- Ripple-carry: 64 × 28 = 1792. Total: 1792 + 2123 = **3915**.
- Carry-select (4 bits): 16 estágios × (8 FAs × 28 + 5 muxes × 6) = 16 × 254 = 4064. Total: 4064 + 2123 = **6187**.
- Carry-bypass (4 bits): 16 estágios × (4 FAs × 28 + 1 mux × 6 + NAND4 × 8) = 16 × 126 = 2016. Total: 2016 + 2123 = **4139**.

Observação: se o FA não fornecer o sinal $P_i$ e for necessário um FA de 32 transistores, o *carry-bypass* passa a 16 × (4 × 32 + 6 + 8) = 2272 transistores (256 a mais), e o total, a 4395.

## Questão 8

a) O multiplicador é um *array* com *carry-save*. O *carry* (Cout) de cada HA/FA não segue para o vizinho da mesma linha: ele desce para o somador da linha seguinte, na posição de peso imediatamente superior (diagonal). Assim, cada linha contribui com o atraso de um único FA. Somente a última linha (*vector merging*) propaga o *carry* na horizontal, em *ripple* (HA → FA → FA), e produz os bits P4 a P7.

b) Multiplicação:




**1001 1100**$_2$ = 156 = 12 × 13

## Questão 9

Cada comando SRk é uma linha de controle inclinada a −45°, ligada à porta de quatro transistores nMOS . Cada transistor conecta a linha out$_j$ à coluna de entrada correspondente. Apenas um comando fica ativo por vez (codificação *one-hot*).

- SR0: out3–in3, out2–in2, out1–in1, out0–in0.
- SR1: out3–'0', out2–in3, out1–in2, out0–in1.
- SR2: out3–'0', out2–'0', out1–in3, out0–in2.
- SR3: out3–'0', out2–'0', out1–'0', out0–in3.

**Modificação:** substituir a ligação fixa ao gnd das três colunas da esquerda por uma linha de preenchimento (*fill*) acionada por um multiplexador 3:1, controlado por *select*, que escolhe entre '0', '1' e *in3*. A escolha de *in3* replica o bit de sinal e realiza o deslocamento aritmético. Como o nMOS transmite '1' degradado, recomenda-se restaurar o nível das saídas com *buffers*.

