

Anexo VI – Relatório Técnico de Projeto de Pesquisa

Edital	Edital FAPERGS nº 06/2023 PROGRAMA TECHFUTURO SEMICONDUCTORES
Termo de Outorga	23/2551-0002200-1
Nome do Outorgado	Fernando Gehm Moraes
Título do Projeto	SoC-WiMed: SoC Wireless para Monitoramento Médico de Sinais Vitais com Foco em Segurança e Baixo Consumo de Energia
Instituição	Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)
Valor Financiador	R\$ 2.375.000,00
Área de Avaliação	Dispositivos e circuitos integrados e sistemas em chips semicondutores

RELATÓRIO PARCIAL 2: MARÇO/2025 - JANEIRO/2026

ANEXOS AO PROJETO

- Relatórios dos bolsistas financiados pelo projeto
- Publicações (primeira página, e a página com o agradecimento à FAPERGS)

1 Descrição do Projeto

1.1 Introdução

Descrever o contexto e as justificativas da pesquisa apoiada.

A caracterização do problema no contexto do projeto *SoC-WiMed* reside na necessidade de desenvolver um SoC robusto e integrado para o monitoramento médico de sinais vitais. O projeto está inserido em uma área estratégica que abrange disciplinas da engenharia e da medicina, incluindo engenharia biomédica, ciência de dados, segurança da informação e comunicações sem fio. Em áreas como biomecânica e fisiologia, que desenvolvem pesquisas desde estudos básicos até aplicações práticas, tecnologias como a que este projeto busca criar possuem amplas aplicações. Atualmente, inúmeros sistemas de monitoramento fisiológico são utilizados de forma limitada, pois dependem de conexão física com outros dispositivos. Nesse sentido, a comunicação sem fio segura e eficiente representa um avanço significativo, capaz de beneficiar uma nova área de estudos. Além disso, essas áreas vêm desenvolvendo continuamente novos instrumentos e equipamentos, que demandam um suporte de hardware cada vez mais robusto.

Dentre os problemas específicos a serem abordados neste projeto, cita-se:

1. Coleta precisa e confiável de múltiplos sinais biométricos;
2. Transmissão eficiente desses dados para um processador embarcado;
3. Processamento em tempo real desses dados biomédicos usando algoritmos de inteligência artificial;
4. Criptografia robusta para garantir a segurança e privacidade dos dados;
5. Transmissão segura e eficiente em termos de energia desses dados para um dispositivo externo via Bluetooth.

Cada um desses problemas apresenta desafios técnicos e estratégicos significativos, necessitando de inovações tanto em hardware quanto em software. Portanto, o projeto *SoC-WiMed* se alinha com estratégias de pesquisa e desenvolvimento em saúde digital, engenharia biomédica e segurança, tendo um impacto potencial significativo tanto em termos acadêmicos quanto comerciais.

1.2 Objetivos Propostos

Descrever o objetivo geral e os objetivos específicos propostos na pesquisa apoiada.

O objetivo **estratégico** deste projeto é desenvolver um SoC (*System-on-a-Chip*) para monitoramento médico de sinais vitais, denominado **SoC-WiMed**, composto por 3 subsistemas:

- aquisição de sinais biomédicos e conversão para o domínio digital;
- processamento dos sinais, incluindo tratamento com aprendizado de máquina e encriptação dos resultados;
- transmissão dos dados processados utilizando o protocolo *Bluetooth Low Energy* (BLE).

Objetivos Específicos

1. Desenvolver uma interface de comunicação padronizada para sensores biomédicos que permita a coleta de dados biométricos de forma precisa e confiável. Esta interface deve ser capaz de se adaptar a diferentes tipos de sensores e dispositivos de monitoramento, garantindo a interoperabilidade e a facilidade de integração em sistemas de saúde conectados. Esta interface deve operar com baixo consumo de energia.
2. Converter os sinais coletados dos sensores do domínio analógico para o domínio digital de forma eficiente e precisa, de modo a prover dados para posterior processamento. Esta conversão deve considerar aspectos como número de bits, linearidade, frequência de amostragem e consumo de energia.
3. Projetar e implementar extensões no conjunto de instruções do RISC-V que permitam a aceleração de hardware para criptografia e aprendizado de máquina. O objetivo é otimizar o processamento de algoritmos criptográficos e de inteligência artificial (IA), de modo a aumentar a eficiência e o desempenho em aplicações de segurança e análise de dados médicos. As extensões devem ser projetadas para serem modularmente acopladas ao núcleo do RISC-V, permitindo uma implementação que possa ser ativada ou desativada conforme os requisitos do projeto. Além disso, essas extensões devem ser desenvolvidas considerando baixo consumo de energia e minimização de área de silício.
4. Processamento dos dados biomédicos. Implementar algoritmos de inteligência artificial que permitam o processamento em tempo real de dados médicos, assegurando a viabilidade e a eficiência computacional.
5. Segurança de Dados. Incorporar algoritmos de criptografia estado-da-arte, utilizando aceleração de hardware para minimizar o impacto no desempenho e no consumo de energia.
6. Comunicação Bluetooth. Desenvolver e implementar protocolos de comunicação via Bluetooth (BLE) que sejam seguros e otimizados para baixo consumo de energia, sem comprometer a qualidade da transmissão de dados.
7. Integração dos subsistemas em um SoC (*System-on-a-chip*). Assegurar que todas as funcionalidades propostas possam ser integradas em um único SoC, sem prejudicar o desempenho individual de cada módulo.
8. Integração do SoC e componentes passivos para a operacionalização do circuito em um encapsulamento do tipo SiP (*System-in-a-Package*).
9. Contribuir para a capacitação e formação de profissionais especializados na área de projeto de circuitos integrados, com um enfoque particular na formação intergeracional.

1.3 Objetivos Alcançados

O cronograma apresentado no projeto previu o desenvolvimento dos subsistemas digital, analógico e RF em **2024** (https://fgmoraes.github.io/FMORAES_FAPERGS_TECHFUTURO.pdf, Tabela 4, página 41). Estes objetivos iniciais foram plenamente alcançados.

Para o segundo ano de projeto, **2025**, as atividades planejadas incluíam:

- A1. a integração dos módulos, projeto do circuito integrado (CI), envio do *tapeout* para fabricação, e teste do CI;
- A2. extensão vetorial para o processador para aplicações com aprendizado de máquina;
- A3. módulos analógicos AI (amplificador de instrumentação) e PGA (amplificador de ganho programável);
- A4. conclusão do demodulador do Bluetooth.

O envio para fabricação (A1) teve **atraso** de 5 meses, sendo enviado à TSMC em 02/dez. Este atraso deu-se por dois motivos principais: (1) complexidade do projeto físico do SoC; (2) calendário de submissão à TSMC, o qual possui poucas datas de envio anuais (<https://europractice-ic.com/schedules-prices-2025/>). Com isto, ainda não recebemos o SoC para teste (processo de importação complexo), o que atrasou a etapa de testes do CI.

As atividades A2 e A3 foram realizadas com sucesso. A atividade de conclusão do demodulador do Bluetooth, A4, encontra-se atrasada, também devido à complexidade do circuito RF.

Os objetivos previstos no item 1.2, conforme o cronograma do projeto, tiveram o **desenvolvimento documentados** (alcançados e/ou em fase de execução) em publicações (seção 3.2), com a formação de recursos humanos (seção 3.2). **Relaciona-se abaixo os objetivos específicos (OE) com suas respectivas publicações** (Cx e Px indicam o número da conferência e do periódico, respectivamente, conforme a seção 3.2).

OE 1 - Interface padronizada de comunicação para sensores biomédicos, adaptável e de baixo consumo

C8 - A 13.56-MHz CMOS Active-Rectifier WPT With Dynamically Controllable Comparator for IMDs - viabiliza a operação de baixo consumo da interface padronizada para sensores biomédicos, ao propor um retificador ativo integrado para WPT (*Wireless Power Transfer*) em 13,56 MHz que fornece energia a dispositivos médicos implantáveis, suportando a coleta contínua e confiável de dados dos sensores.

C15 - Analog Front-End for ECG Signal Acquisition with Automatic Gain Control - o artigo define um AFE de ECG orientado a aquisição robusta, contribuindo para a padronização de entrada para sensores biomédicos.

C16 - A Low-Power Analog Front-End for Photoplethysmography Signals with Dynamic Range Enhancement - o artigo descreve um AFE de PPG com controle de faixa dinâmica e driver de LED, apoiando integração de sensores ópticos com operação de baixo consumo.

OE2 - Conversão A/D eficiente e precisa (bits, linearidade, amostragem, energia)

P5 - Design and Optimization of Decimation Filters for Sigma-Delta ADCs - o artigo define filtragem de decimação para $\Sigma\Delta$ ADC com escolhas de arquitetura e palavra fixa, conectando desempenho de conversão a área e energia.

C6 - High Level Design of CIFB and CIFF Incremental $\Sigma\Delta$ ADC Architectures for Biomedical Signals - o artigo revisa modos de operação de ADCs sigma-delta incrementais ($\Sigma\Delta$) para sinais biomédicos e compara arquiteturas CIFB e CIFF por meio do projeto de um modulador incremental de quarta ordem para largura de banda de 250 Hz.

C9 - A LUT-Based Calibration Approach of the ESP32 ADC for a Power Quality Analyzer - o artigo calibra não linearidade do ADC com correção por LUT, reduzindo erro de conversão e melhorando métricas espectrais.

OE3 - Extensões RISC-V para aceleração de criptografia e ML, acoplamento modular, baixo consumo e área

C10 - Accelerating Machine Learning with RVV and Auto-Vectorization Techniques - o artigo implementa subconjunto RVV (extensão vetorial) acoplado ao processador RISC-V RS5 e avalia *speedup* e overhead de área de silício em tecnologia 28 nm.

C12 - PPA Evaluation of Hardware Accelerated AES Algorithm Using RISC-V ISE - o artigo avalia extensão criptográfica (Zkne) no RS5 e quantifica redução de ciclos de relógio e impacto de área/energia utilizando por base o processador RISC-V RS5.

C14 -RS5-SoC: A Flexible Open-Source RISC-V Platform for Embedded Systems — o artigo documenta o subsistema digital integrado no primeiro *tapeout*.

C17 - Accelerating Machine Learning using RVV in a Manycore Platform - o artigo aplica RVV com auto-vetorização e paralelismo em manycore, conectando aceleração a arquiteturas escaláveis.

OE4 - Processamento de dados biomédicos com IA em tempo real e eficiência computacional

P3 - Deploying human activity recognition in embedded RISC-V processors - o artigo implementa reconhecimento de atividades humanas com CNN e quantização em processador RISC-V, reduzindo memória e evitando ponto flutuante. Essa abordagem permite inferência local em *wearables*, permitindo processamento biomédico em tempo real com eficiência computacional e baixo consumo energético.

C13 - Fast and Energy-Efficient 2D Convolution: Inspection-Based Methods for Hardware Acceleration - o artigo acelera em hardware convolução 2D por fatoração, reduzindo custo de operações aritméticas e energia.

OE5 - Segurança de dados com criptografia e aceleração de hardware

P1 - Hardware Acceleration of Crystals-Kyber in Low-Complexity Embedded Systems With RISC-V Instruction Set Extensions - o artigo acelera o algoritmo Crystals-Kyber (ML-KEM) em núcleo RISC-V por extensões de instruções, incluindo Zkne/Zknh e Xkyber, reduzindo ciclos de clock (desempenho), energia e tamanho de código. Assim, viabiliza criptografia pós-quântica embarcada com menor custo e maior eficiência para dispositivos IoT com restrições de recursos.

C12 - PPA Evaluation of Hardware Accelerated AES Algorithm Using RISC-V ISE - o artigo avalia extensão criptográfica (Zkne) no RS5 e quantifica redução de ciclos de clock e impacto de área/energia.

OE6 - Comunicação Bluetooth (BLE) segura e otimizada para baixo consumo

C7 - Modeling and Simulation of an All-digital PLL for Bluetooth Low Energy in Python - o artigo modela e valida um modelo ADPLL compatível com requisitos de BLE. O modelo foi realizado usando a linguagem Python, visando um ruído de fase na banda de -95 dBc/Hz e -108 dBc/Hz a 1 MHz, atendendo aos requisitos de BLE.

C11 - A 365- μ W 915-MHz & 2.45-GHz Flexible Mixer-First Discrete-Time-Receiver Front-End - o artigo mede um front-end de recepção de baixa potência em 2,45 GHz, relevante para rádios em banda ISM.

C19 - Suitability Analysis of Mixer-First Discrete-Time RF Receivers - o artigo compara arquiteturas de receptor DT (*Discrete Time*) sob métricas de NF (*Noise Figure*), linearidade e consumo, guiando escolhas de RF para BLE.

OE7 - Integração dos subsistemas em um único SoC sem perda de desempenho individual

C14 -RS5-SoC: A Flexible Open-Source RISC-V Platform for Embedded Systems — o artigo documenta o subsistema digital integrado no primeiro *tapeout*.

Circuito integrado enviado para fabricação, em dez/2025 - Figura 1.

OE8 - Integração do SoC e componentes passivos em encapsulamento SiP

Objetivo específico previsto para o final do projeto.

Atividade em andamento: projeto da PCB para o teste do primeiro *tapeout*.

OE9 - formação de RH, ver item 3.3.




Figura 1 – Layout do SoC-Wimed enviado para fabricação em dez/2025.

Conclusão relativa os objetivos alcançados:

Ao longo dos dois primeiros anos do projeto, 2024 e 2025, os objetivos técnicos planejados foram atingidos, com versões iniciais dos subsistemas digital, analógico e RF conforme o cronograma originalmente proposto.

Em 2025, observa-se que as atividades de desenvolvimento e validação técnica avançam de forma consistente: as extensões vetoriais e criptográficas do processador, bem como os módulos analógicos (AI e PGA), encontram-se implementados e documentados por publicações, confirmando que a parte técnica do projeto permanece em dia.

Por outro lado, o cronograma do circuito integrado apresenta atraso, decorrente principalmente do número reduzido de janelas anuais para submissão à fabricação e do tempo adicional imposto pelo processo de importação e logística até o recebimento do circuito integrado. Como consequência, a etapa de testes em silício é postergada e as atividades dependentes do CI devem ser postergadas.

2 Atividades Realizadas no período

Descrever as atividades realizadas em relação às atividades propostas.

2.1 Subsistema Digital

ATIVIDADES 2024 – RELATÓRIO TÉCNICO 1

1. Definição da arquitetura RISC-V adequada ao projeto, ou seja, processador com baixo consumo e baixa área de silício. Inclusão das extensões para criptografia no processador - Zbkb, Zkne e Xascon. Validação dos algoritmos de criptografia AES no nível RTL e em FPGA.
2. B_{AXI} – desenvolvimento, teste, e validação de um barramento AXI Lite conectado ao processador.
3. SPI – desenvolvimento, teste, e validação do IP de comunicação serial. Além do módulo SPI, desenvolveram-se também módulos para comunicação UART e QSPI.
4. IP_{ADC} e IP_{Blue} – desenvolvimento, teste, e validação de dois IPs: (1) comunicação com o ADC (IP_{ADC}) - o objetivo deste IP é receber os sinais gerados pelos ADCs para validar e ajustar o protocolo de comunicação oriundo dos sensores analógicos; (2) item IP_{Blue} comunicação com o módulo Bluetooth (IP_{Blue}) - o objetivo deste IP é enviar dados ao módulo Bluetooth para validar e ajustar o protocolo de comunicação com o este.
5. Geração dos módulos de memória RAM com os geradores de memória fornecidos pela TSMC.
6. Integração dos módulos processador, B_{AXI}, SPI, UART, QSPI, IP_{ADC}, IP_{Blue}, RAM. Teste de funcionalidade. Simulação de recepção de dados oriundos do módulo IP_{ADC}, encriptação do mesmo pelo processador, e transmissão para os módulos IP_{ADC} e IP_{Blue}.
7. Início da síntese lógica, síntese física e validação pós-síntese do subestima digital.

ATIVIDADES 2025 – RELATÓRIO TÉCNICO 2 (este relatório)

8. Estudo, adaptação e configuração do Zephyr RTOS, um sistema operacional de tempo real para utilizar no bloco digital do [SoC-WiMed](#).
9. Criação do bloco de interface entre o bloco digital e o bloco Bluetooth Low Energy em cooperação com Unisinos, visando a compatibilidade com o sistema operacional Zephyr.
10. Conclusão do layout do subsistema digital (continuação da atividade 7 acima).
11. Visita técnica dos alunos da PUCRS na UNIPAMPA para aprender o método de integração do bloco digital com os demais blocos do chip, e preparação para o primeiro *tapeout* do chip [SoC-WiMed](#).
12. Criação de um script que automatiza o roteamento no Virtuoso para integração *analog-on-top*.
13. Prototipação e validação do módulo QSPI para ser usado juntamente a uma memória flash na placa com FPGA. Seguido pelo projeto e criação de um bootloader que utiliza uma memória ROM em conjunto com a memória flash para iniciar o sistema.
14. Otimizações e ajustes no processador RS5 para aumentar sua frequência de operação e ser certificado como compatível com a ISA RISC-V através do RISCOF.
15. Projeto e teste de um módulo para memória secundária, utilizando interfaces DDR2 no caso da placa SUME ou DDR3 na placa Artix.
16. Elaboração do esquemático de uma placa de circuito impresso (PCB) para testar o bloco digital do chip contendo a primeira versão do [SoC-WiMed](#).
17. Integração de um módulo gerador de números randômicos, em cooperação com a UFPel.
18. Adaptação do extensão vetorial (RVV) do RISC-V para ser utilizada no subsistema digital.

2.2 Subsistema Analógico

ATIVIDADES 2024 – RELATÓRIO TÉCNICO 1

1. Definição das características dos sinais de entrada dos sensores ECG e PPG: cada tipo de sensor possui uma característica diferente, dependendo do tipo de sinal que está medindo. Isto exige uma modelagem detalhada para a determinação dos seus níveis de impedância, amplitude e frequência.
2. Revisão do estado da arte e definição da topologia base a ser projetada e analisada: A topologia do amplificador de instrumentação deve ser adequada para lidar com as características do sinal de entrada, além de demandar pequeno consumo de energia.
3. Projeto em esquemático do amplificador usando *chopper*: Projeto elétrico do amplificador para determinação do dimensionamento dos dispositivos (transistores, resistores e capacitores) e caracterização do seu desempenho em nível elétrico através de simulação.
4. Layout do amplificador: implementação física do amplificador projetado e análise completa considerando extração de parasitas.

ATIVIDADES 2025 – RELATÓRIO TÉCNICO 2 (este relatório)

5. Projeto elétrico e físico de um amplificador de instrumentação para interface com sinal ECG.
6. Projeto elétrico e físico de um amplificador de transimpedância (TIA) para interface com sinal PPG, incluindo realimentação através de DAC em corrente.
7. Projeto elétrico e físico de um filtro passa-baixas em frequência de 250 Hz.
8. Projeto elétrico e físico de um amplificador de ganho programável (PGA).
9. Verificação dos sistemas ECG e PPG considerando variações PVT em nível pós-layout.

2.3 Subsistema Bluetooth

ATIVIDADES 2024 – RELATÓRIO TÉCNICO 1

1. Projeto sistêmico do transmissor (TX) para BLE de acordo com a versão 5.4 do padrão.
2. Projeto preliminar da rede de casamento e do transformador de saída.
3. Implementação física do transformador do transmissor BLE em tecnologia CMOS.
4. Projeto sistêmico do sintetizador de frequências (PLL - *Phase Locked Loop*) para BLE de acordo com a versão 5.4 do padrão.
5. Projeto em Esquemático do *Voltage Control Oscillator* (VCO) do ADPLL para BLE em tecnologia CMOS.
6. Implementação física do VCO do ADPLL BLE em tecnologia CMOS.
7. Projeto em esquemático do Time to Digital Converter (TDC) do ADPLL para BLE em tecnologia CMOS.
8. Implementação física do TDC do ADPLL BLE em tecnologia CMOS.
9. Definição da arquitetura e implementação da máquina de estados (FSM) de geração de pacotes de transmissão.
10. Definição e implementação da interface com o processador.

ATIVIDADES 2025 – RELATÓRIO TÉCNICO 2 (este relatório)

11. Simulação sistêmica do sintetizador de frequências (PLL - *Phase Locked Loop*) em linguagem Verilog para atender o protocolo BLE de acordo com a versão 5.4 do padrão.
12. Implementação física da malha fechada do bloco adpll, que integra os blocos DTC e DCO.
13. Simulação sistêmica do receptor (RX) para BLE.
14. Implementação física de sub-blocos do receptor.
15. Implementação em Verilog do modulador para GFSK que integra o protocolo BLE.

3 Resultados Alcançados no período

Informar todos os resultados técnico-científicos efetivamente alcançados na execução da pesquisa relacionando-os àqueles esperados. Ater-se apenas aos resultados que decorreram especificamente da pesquisa apoiada.

3.1 Resultados Alcançados

3.1.1 Subsistema Digital

RESULTADOS 2024 – RELATÓRIO TÉCNICO 1

- Porte do sistema operacional Zephyr como base para o software embarcado.
- Definição da arquitetura do subsistema digital e implementação de todos os módulos em linguagem SystemVerilog.
- Síntese lógica com a ferramenta GENUS (CADENCE) para a tecnologia TSMC 28 nm.
- Validação do subsistema digital através de: (1) simulação RTL; (2) simulação com atraso anotado (pós-síntese lógica e pós-síntese física); (3) prototipação em FPGA.
- Avaliação de conformidade com os protocolos de comunicação utilizados.
- Definição do fluxo de síntese física do subsistema digital, resultado em uma área de $450\ \mu\text{m} \times 610\ \mu\text{m}$.

RESULTADOS 2025 – RELATÓRIO TÉCNICO 2 (este relatório)

Consolidação da arquitetura do subsistema digital para o *SoC-WiMed* para o primeiro *tapeout*. A Figura 2 apresenta a arquitetura do subsistema digital. O módulo AFE é o módulo que se comunica com o subsistema analógico, tendo sido realizado em cooperação com a UNIPAMPA. O módulo BLE é o módulo que se comunica com o subsistema BLE, tendo sido realizado em cooperação com a UNISINOS. Identificam-se quatro grupos de módulos na Figura 2:

- Subsistema de processamento: Este bloco inclui o processador RS5, uma SRAM estática de porta dupla de 64 kB, um temporizador de máquina (RTC) e um controlador de interrupções em nível de plataforma (PLIC).
- Periféricos: Este grupo é composto pelos módulos GPIO, QSPI, UART, AFE e BLE. A interface QSPI permite a conexão a uma memória flash externa, estendendo o espaço de endereçamento do processador.
- MemLoader: Este módulo recebe comandos de um host externo via UART e inicializa a memória on-chip com o código-objeto.

- Interconexão multi-mestre AXI4-Lite: Tanto o processador quanto o MemLoader atuam como mestres do barramento, sendo atribuído ao MemLoader um nível de prioridade mais alto.




Figura 2 – Arquitetura do subsistema digital para o SoC-Wimed.

- Validação do subsistema digital em dispositivo FPGA. A validação de componentes de hardware e software em um FPGA antes da fabricação do ASIC permite a detecção precoce de erros funcionais, problemas de integração e casos não previstos no projeto. Além disso, auxilia no aprimoramento do SoC e do software em condições de execução reais, incluindo interações com dispositivos externos. Essa abordagem de FPGA para ASIC é importante para reduzir riscos técnicos e aumentar a confiança na implementação do ASIC. A Figura 3 ilustra o ambiente de depuração do SoC prototipado em um FPGA Artix. A configuração inclui uma placa Nexys A7 conectada a um computador *host* e uma placa Raspberry Pi que transmite dados para o FPGA, emulando um periférico genérico que adquire amostras de sensores. A comunicação com o *host* é realizada usando a ferramenta SoC-CLI (desenvolvida no escopo do projeto). A interface de depuração exibe cinco threads simultâneas, com as mensagens do sistema operacional apresentadas no canto inferior esquerdo da Figura.



Figura 3 – Validação do subsistema Digital em FPGA.

- Projeto elétrico dos blocos que compõem o front-end analógico ECG, incluindo o dimensionamento dos transistores, verificação e validação.
- Definição do esquema elétrico do front-end analógico para aquisição de sinais de fotopletismografia (PPG), conforme mostrado na Figura 6.




Figura 6 - Esquema elétrico do front-end analógico para aquisição de sinais PPG.

- Dimensionamento dos blocos analógicos, simulação e verificação do sistema de aquisição de sinais PPG.
- A partir da revisão bibliográfica sobre o ADC sigma-delta incremental e sua aplicação em dispositivos vestíveis, foram definidos os parâmetros iniciais do conversor que precisaria operar em uma largura de banda (BW) de 250 Hz, uma taxa de sobreamostragem (OSR) de 128 e uma resolução (ENOB) de 17 bits. Estes dados foram usados como base para a construção do modulador do conversor sigma-delta incremental.
- De acordo com os estudos sobre os moduladores sigma-delta, duas estruturas de moduladores se destacaram pelo baixo consumo e alta eficiência, as topologias CIFF e CIFB, deste modo buscou-se explorar o desempenho destas arquiteturas de moduladores SD com o objetivo de compreender qual delas se encaixaria melhor ao projeto.
- Inicialmente foi projetado um ADC sigma-delta de segunda ordem e analisando os resultados obtidos, notou-se que o conversor não conseguiu atingir a resolução requerida para o projeto, deste modo foram construídos conversores de ordens maiores, terceira e quarta, para a análise comparativa entre as topologias CIFF e CIFB. Posteriormente, quando os moduladores apresentaram capacidade para suprir a resolução demandada pelo projeto iniciou-se a implementação em low-level, utilizando a linguagem computacional Verilog-A e ferramentas da Cadence.
- Nesta etapa buscou-se desenvolver um conversor com blocos ideais visando estudar o consumo da ADC, a partir da utilização da linguagem Verilog-A foram desenvolvidos, amplificadores, switches, portas lógicas, OTAs, DACs e um contador.
- Até o presente momento conseguiu-se desenvolver um modulador SD de segunda ordem CIFF de 12 bits com capacitores comutados, a escolha de topologia e ordem ocorreu por uma questão de aprendizado, pois moduladores de ordens menores são menos complexas de serem desenvolvidas. Isto conclui os detalhes dos resultados obtidos pelo bolsista.

RESULTADOS 2025 – RELATÓRIO TÉCNICO 2 (este relatório)

- Simulação de um sinal de ECG completo, desde o modelo eletrofisiológico até sua amplificação e filtragem dentro do AFE. A arquitetura proposta mostrou-se coerente com os requisitos do sinal de ECG, garantindo banda limitada, amplificação ajustável e operação em baixa tensão.
- Foram identificados desafios significativos que impactam diretamente na etapa de fabricação e no desempenho final do sistema. Entre eles, destacam-se o ruído térmico e o ruído *flicker*, ambos críticos

em aplicações de baixa frequência, além da necessidade de resistores de alta impedância, cuja implementação física é limitada em tecnologias avançadas como a de 28 nm. O offset elevado do OTA utilizado no PGA mostrou-se o principal gargalo, especialmente nas simulações de Monte Carlo, degradando o regime DC do sistema e inviabilizando resultados estatísticos consistentes.

- O amplificador projetado, implementado utilizando tecnologia de transistores de 28 nm com tensão de alimentação de 0,9 V, apresentou as seguintes métricas de desempenho: ganho de tensão em malha aberta de 85,55 dB, margem de fase de 55,6°, consumo de potência de 2,25 μ W, corrente de polarização de 2,5 μ A e relação sinal-ruído (SNR) de 31,2 dB. Essas especificações confirmam a adequação do amplificador para aplicações de ECG vestíveis de ultrabaixo consumo de energia.
- O amplificador de instrumentação projetado superou com sucesso sua especificação principal, alcançando um CMRR de 104,70 dB, ultrapassando o requisito mínimo de 100 dB. Além disso, o projeto demonstrou notável robustez sob análise estatística, com simulações de Monte Carlo em 200 iterações apresentando um CMRR médio de 103 dB e um desvio padrão de 9,996 dB. A implementação utilizou valores de resistores práticos, garantindo aplicabilidade no mundo real. O valor de SNR para o amplificador de instrumentação foi de 52,03 dB.
- O amplificador de transimpedância apresentou desempenho adequado na conversão do sinal de corrente do fotodetector em tensão, utilizando valores otimizados de $R_f = 100 \text{ k}\Omega$ e $C_f = 4 \text{ pF}$. O amplificador operacional, projetado com topologia Miller e otimizado por meio da metodologia gm/ID, alcançou bom desempenho, incluindo GBW de 2,946 MHz, margem de fase de 67,81° e consumo de potência estática de aproximadamente 27 μ W.
- Projeto físico dos Módulos ECG e PPG, conforme apresentado na Figura 7




Figura 7 – Layout dos módulos ECG e PPG.

3.1.3 Subsistema BLE

RESULTADOS 2024 – RELATÓRIO TÉCNICO 1

- O filtro 4/4, integrado com o mixer, apresentou características que atendem às especificações para aplicações BLE. Além disso, o filtro 4/8 foi explorado para melhorar a seletividade e a eficiência do sistema. A implementação de inversores interconectados nas entradas dos filtros mostrou-se eficaz para aumentar a seletividade.
- A ferramenta em Python desenvolvida para o dimensionamento dos filtros mostrou-se consistente com as simulações no Virtuoso Cadence, validando sua utilidade no fluxo de projeto. A ferramenta permitiu uma parametrização precisa dos bancos de capacitores, facilitando a otimização dos filtros.
- As simulações no Virtuoso Cadence, utilizando análises PSS, PAC, PNoise e QPSS, permitiram a avaliação detalhada do desempenho do circuito. A análise sistêmica do front-end RF com diferentes arranjos de filtros e amplificadores forneceu insights valiosos para a escolha dos parâmetros ideais.

- A partir das simulações sistêmicas do receptor foi possível validar a arquitetura proposta na Figura 8, com a definição completa dos blocos mixer, filtro 4/4, filtro 4/8 e dimensionamento dos bancos de capacitores, com floorplan inicial para a implementação física.




Figura 8 - Arquitetura do receptor de tempo discreto.

- Definição da arquitetura preliminar do LNTA com implementação em esquemático com simulação das figuras de mérito principais, como Figura de ruído, linearidade, ganho e consumo.
- Definição da arquitetura e simulação sistêmica para o gerador de frequências (ADPLL). A simulação sistêmica foi implementada usando System-Verilog e AMS-Designer. A Figura 9 apresenta a arquitetura implementada em modelo comportamental.




Figura 9 - Arquitetura do gerador de frequências (ADPLL).

- Modelamento do indutor usando simulador eletromagnético (EMX) e implementação do oscilador controlado digitalmente (DCO) em esquemático. Definição preliminar dos bancos de capacitores.
- Implementação do modulador digital para GFSK em Verilog.
- Modelamento do transformador do transmissor BLE usando a ferramenta de modelagem eletromagnética (EMX).
- Realização de testes com a integração do barramento AXI aos subsistemas Bluetooth.
- Definição da máquina de estados finitos (FSM), fundamentada nas especificações dos modos de operação do Bluetooth Low Energy (BLE).
- Estabelecimento da quantidade de memória necessária para o módulo em questão.
- Implementação do módulo de controle digital do subsistema Bluetooth e definição das interfaces com o *front end* analógico.
- Teste de funcionamento da interface com os drivers em implementação *bare metal*.

RESULTADOS 2025 – RELATÓRIO TÉCNICO 2 (este relatório)

- Definição dos requisitos e simulação em esquemático do *time-to-digital converter* (TDC).
- Definição dos requisitos, implementação e simulação em esquemático e layout extraído do *Voltage Control Oscillator* (VCO).
- Envio para fabricação dos blocos: TDC, VCO e ADPLL (parcial) para fabricação em TSMC 28nm – Figura 10, Figura 11, e Figura 12.




Figura 10 - Implementação física do VCO em TSMC 28nm.




Figura 11 - Implementação física do TDC em TSMC 28nm.




Figura 12 - Implementação física do bloco de controle parcial do ADPLL em TSMC28nm.

3.1.4 Integração dos Subsistemas

Em **maio/2025**, o layout e os testes dos submódulos encontravam-se realizados. O processo de integração dos submódulos visando o projeto físico iniciou com a [missão de trabalho](#) de 3 bolsistas da PUCRS (Rafael Faccenda, Lucas Damo e Vitor Balbinot) à UNIPAMPA. O foco da missão foi em aprender sobre o processo de integração *analog-on-top* e anel de PADS, e realizar a integração do submódulo digital ao [SoC-WiMed](#). A Figura 13 ilustra a reunião realizada no laboratório de Arquitetura de Computadores e Microeletrônica (GAMA – UNIPAMPA, Alegrete-RS), sob coordenação do Professor Alessandro Girardi.



Figura 13 – Missão de trabalho dos bolsistas da PUCRS à UNIPAMPA para início do processo de integração em maio/2025.

Dentre as decisões de projeto realizadas neste encontro, cita-se:

- Definição de domínios de alimentação separados por submódulos, visando o teste individual de cada circuito. Com isto poder-se-á validar os submódulos, sem interferência dos demais circuitos.
- Posição física de cada submódulo, e atribuição dos pinos por submódulos. A Figura 14 apresenta o diagrama definido para a pinagem de cada submódulo. Observar que definimos 4 domínios de alimentação: 1 digital, 1 para o BLE, e 2 para os módulos analógicos (PPG e ECG). Optamos por um encapsulamento de 64 pinos, para termos acesso a cada submódulo individualmente.




Figura 14 – Domínios de alimentação e PADS por submódulo: Laranja: pinos do submódulo digital (24), vermelho: ECG (12), verde: PPG (18) e roxo: BLE (10). Encapsulamento de 64 pinos.

Criação do esquemático do *SoC-WiMed*, utilizando a ferramenta CADENCE Virtuoso, a partir da definição do anel de PADS, dos submódulos e a integração entre eles (conexão por *labels*). Para cada submódulo há um conjunto de PADS associado. Este esquemático, apresentado na Figura 15, define não apenas os módulos, mas principalmente as conexões entre eles. As conexões são realizadas na etapa do projeto físico, descrito abaixo.




Figura 15 – Esquemático do SoC-WiMed com anel de PADS e submódulos.

Após as definições realizadas na missão de trabalho, iniciou-se o **projeto físico** em cada Universidade. Por ser um projeto único, com submódulos de 3 Universidades, o trabalho sobre o layout teve que ser feito em partes. A primeira parte realizada na UNIPAMPA, consistiu em posicionar os PADS, e os módulos da UNISINOS (BLE), UNIPAMPA (ECG e PPG) e PUCRS (digital). Após, esta etapa, o grupo da PUCRS ficou responsável por realizar o roteamento entre os submódulos e os PADS.

A etapa de roteamento entre os submódulos mostrou-se extremamente complexa, dado o elevado número de fios a serem roteados. A integração *analog-on-top* carece de ferramentas automatizadas na ferramenta CADENCE Virtuoso. A decisão para evitar erros de projeto foi desenvolver *scripts* em linguagem *skill* (linguagem utilizada pela CADENCE) para realizar de forma automática este roteamento. Com o uso dos *scripts*, foi possível concluir o layout do *SoC-WiMed*.

A Figura 16 apresenta o layout do *tapeout* após este roteamento. Observa-se um conjunto de fios ligando o subsistema digital ao subsistema BLE. Estes fios são responsáveis pela configuração do BLE, já mostrando a integração entre os módulos. A parte inferior da Figura apresenta os módulos analógicos. Neste *tapeout* a área é definida pelo número de PADS. Optou-se neste *tapeout* utilizar um maior número de PADS para permitir o teste individual de cada subsistema, a fim de avaliar suas funcionalidades e desempenho.

Em julho/25 e agosto/25 o bolsista Gustavo Pereira (UNIPAMPA) realizou 2 [missões de trabalho](#) à PUCRS para trabalhar neste processo de integração entre os submódulos.

A UNIPAMPA realizou as verificações finais sobre o layout, enviando o circuito para fabricação em dez/2025 à TSMC. O processo de aceite para fabricação é demorado, tipicamente entre 30 e 45 dias. Envia-se o arquivo GDSII ao IMEC (que faz a conexão com a TSMC), e a equipe do IMEC realiza verificações visando manufatura. Realizamos diversas iterações com o IMEC, devido principalmente aos indutores utilizados pelo módulo BLE.




Figura 16 – Layout do SoC-Wimed enviado para fabricação em dez/2025 - 1300 x 1600 μm .

Após o envio à TSMC, definiu-se as conexões do *die* ao encapsulamento QFN64 (Quad Flat No-Lead, 64 pinos). A Figura 17 ilustra a conexão do *die* ao encapsulamento QFN64, destacando a conexão entre os PADS do *die* e os terminais externos do encapsulamento. A Figura mostra o mapeamento dos 64 terminais do encapsulamento (laranja) numerados e conectados ao *die* central por *wire bonds* (linhas pretas).




Figura 17 – Encapsulamento QFN64 do Soc-Wimed.

Cronologicamente:

- Maio/25: início do processo de integração dos submódulos (missão PUCRS → UNIPAMPA);
- Julho-agosto/25: versão inicial do layout completo, com verificação dos integração (missões UNIPAMPA → PUCRS);
- Setembro-outubro/25: finalização dos submódulos e integração, e início de iteração com o IMEC;
- Dezembro/25: envio para fabricação;
- 20/janeiro/2026: pagamento à PUCRS para o processo de importação dos circuitos integrados.

Uma vez o circuito enviado para fabricação iniciou-se a fase de **projeto da placa (PCB)** para o teste do chip. Este processo também foi feito em cooperação com a equipe da UNIPAMPA, com 2 [missões de trabalho](#) à PUCRS: em 11-12/dez/25 o Prof. Paulo Aguirre, e em 6-8/jan/26 o bolsista Gustavo Pereira. A Figura 18 apresenta o esquemático (parcial) da PCB para o teste do *SoC-Wimed*.




Figura 18 – Esquemático parcial da PCB que será utilizada para o teste do SoC-Wimed.

Uma vez o esquemático definido, o bolsista Gustavo Pereira está concluindo o projeto da PCB. A previsão de envio para fabricação da PCB é em FEV/2026.

De posse da PCB e dos CIs poder-se-á iniciar os testes “em silício” do *SoC-Wimed*.

3.2 Produção técnico-científica (publicação em eventos, artigos científicos e patentes)

O primeiro ano de projeto, 2024, resultou em 4 periódicos e 10 produções em eventos científicos, sendo que 4 produções em eventos científicos estavam aceitas para publicação (2 ISCAS e 2 LASCAS). O segundo ano do projeto, 2025, resultou em 2 periódicos e 13 produções em eventos científicos (4 superpostos ao relatório anterior).

A produção científica do projeto, nestes dois primeiros anos, é por consequência de 6 periódicos e 19 artigos em eventos científicos.

3.2.1 Produções em Periódicos

2024

P1. Hardware Acceleration of Crystals-Kyber in Low-Complexity Embedded Systems With RISC-V Instruction Set Extensions

Carlos Gewehr, Lucas Luza, Fernando Gehm Moraes,
IEEE Access, vol. 12, pp. 94477-94495, July 2024. (open access)

<http://dx.doi.org/10.1109/ACCESS.2024.3416812>

O artigo investiga a aceleração de Crystals-Kyber em sistemas embarcados de baixa complexidade usando extensões do conjunto de instruções (ISEs) do RISC-V. Foram analisadas quatro parametrizações do algoritmo: Kyber-FIPS202, Kyber-90s, Kyber-Ascon e Kyber-Turbo. A implementação no processador Ibex mostrou ganhos de desempenho e eficiência energética, especialmente com a extensão Xkyber, que acelera operações polinomiais e compressão de coeficientes. Os resultados indicam uma redução de até 47% no tempo de encapsulação para Kyber-512 e uma economia de energia de 41%. O código otimizado reduz o tamanho binário em 15%, com sobrecarga de área de apenas 13% sobre o processador base.

P2. Integration of Monitoring Mechanisms in Secure Network Interfaces for Peripherals to Protect IO Communication in NoC-based Many-cores

COMARÚ, Gustavo; FACCENDA, Rafael; CAIMI, Luciano; MORAES, Fernando Gehm.

Journal of Integrated Circuits and Systems (JICS), vol. 19, n. 3, December 2024.

<https://doi.org/10.29292/jics.v19i3.907>

O artigo propõe a Secure Network Interface with Peripherals (SNIP) para proteger a comunicação entre dispositivos de entrada/saída (IO) e componentes internos em sistemas many-core baseados em NoC. A SNIP incorpora autenticação, descarte de pacotes e geração de alertas para detectar e mitigar ataques, incluindo negação de serviço (DoS) e spoofing. Os experimentos demonstram baixa sobrecarga de latência (7,21%) e consumo de área equivalente a 82,3% de um roteador de dados. A solução permite contramedidas em nível de sistema, garantindo comunicação segura sem comprometer significativamente o desempenho.

P3. Deploying human activity recognition in embedded RISC-V processors

NUNES, Willian Analdo; REUSCH, Rafael Schild; LUZA, Lucas; BERNARDON, Eduardo; DAL ZOTTO, Angelo Elias; JURACY, Leonardo Rezende; MORAES, Fernando Gehm.

Design Automation For Embedded Systems, vol. 28, n. 3, pp. 187-217, December 2024.

<https://link.springer.com/article/10.1007/s10617-024-09288-w>

O artigo propõe um modelo otimizado de rede neural convolucional (CNN) para reconhecimento de atividades humanas (HAR) em processadores embarcados RISC-V de baixa potência. O modelo utiliza dados de acelerômetro e giroscópio de seis indivíduos executando cinco ações diferentes, com sensores posicionados em quatro locais. Técnicas de quantização e uma CNN 1D estendida foram aplicadas para reduzir o tamanho do modelo sem comprometer a precisão. A implementação no processador RISC-V alcançou um aumento de precisão de 74% para 87,2%, com redução de 57% na memória necessária para os parâmetros da rede.

2025

P4. Reinforcement Learning for Thermal and Reliability Management in Manycore Systems

Weber, Ilaşană Ianiski; Zanini, Vitor Balbinot; Moraes, Fernando Gehm.

Design Automation For Embedded Systems, vol. 29, n. 2, pp. 1-34, 2025.

<https://link.springer.com/article/10.1007/s10617-024-09292-0>

O artigo propõe o FLEA (*FIT-aware Learning Heuristic for Application Allocation*), um método baseado em Q-learning para gerenciamento térmico e de confiabilidade em sistemas manycore. O FLEA opera em duas fases: (i) treinamento offline, onde uma Q-table é construída considerando falhas em tempo (FIT) e padrões térmicos; (ii) tempo de execução, onde a Q-table é usada para alocação e migração dinâmica de tarefas. Os experimentos demonstram que o FLEA reduz a amplitude térmica, temperatura máxima e melhora o tempo médio até a falha (MTTF) do sistema, superando técnicas convencionais e garantindo escalabilidade sem sensores físicos.

P5. Design and Optimization of Decimation Filters for Sigma-Delta ADCs

Otávio E. V. de Freitas; Cristian Muller; Alessandro Girardi; Paulo César C. de Aguirre

Journal of Integrated Circuits and Systems (JICS), vol. 20, n. 1, maio 2025.

<http://doi.org/10.29292/jics.v20i1.961>

O artigo apresenta uma metodologia de projeto e otimização de filtros digitais de decimação para ADCs sigma-delta, com foco em implementação integrada e resultados de síntese física em CMOS 65 nm. O trabalho parte de um modulador sigma-delta contínuo de terceira ordem, single-bit, com banda de 24 kHz e OSR 128, simulado em Matlab/Simulink, que atinge SNDR de 108,18 dB e ENOB de 17,91 bits. O filtro de decimação é implementado em três estágios: um CIC responsável pela maior parte da decimação (R=32), um FIR de compensação do droop do CIC com decimação por 2, e um FIR half-band com decimação por 2,

resultando em ODR de 48 kHz e *ripple* de $\pm 0,005$ dB na banda de 20 kHz. O artigo discute como a ordem do CIC afeta rejeição de alias e ENOB, e define escolhas de palavra fixa para coeficientes e barramentos internos. A implementação em SystemVerilog usa multiplicador compartilhado e *clock gating*, e compara consumo e área entre casos de ordem 4–6 do CIC.

Relação com o projeto SoC-WiMed. O artigo se relaciona ao [SoC-WiMed](#) ao orientar o projeto do processo de aquisição e conversão A/D, detalhando decimação digital para ADC sigma-delta com restrições de área e energia.

P6. Threat Detection in NoC-based Manycores using Lightweight Machine Learning Models

Angelo Elias Dal Zotto; Fernando Gehm Moraes

IEEE Design & Test (Early Access), agosto 2025.

<http://doi.org/10.1109/MDAT.2025.3600352>

O artigo propõe um método leve e não invasivo para detecção de anomalias de tráfego em manycores baseados em NoC causadas por ameaças de segurança, incluindo Hardware Trojans (HTs). A abordagem modela a comunicação das aplicações como assinaturas temporais associadas às arestas de um grafo de tarefas (CTG) e mostra que mudanças de mapeamento alteram a latência absoluta, mas preservam a assinatura temporal, enquanto HTs introduzem picos esporádicos difíceis de capturar por limiares médios. Para detecção, o trabalho treina um modelo de regressão XGBoost usando dados de simulação RTL no nível de ciclo com aplicações reais, sem modificar a arquitetura da NoC. O fluxo inclui criação de *dataset* com monitores em roteadores para registrar *timestamp*, tamanho da mensagem, IDs de origem/destino, latência fim-a-fim e número de hops, separando cenários de treino e teste e rotulando instâncias maliciosas por desvio configurável. Na inferência, o modelo prediz a latência esperada e sinaliza anomalias por desvio em relação à predição, alcançando alta precisão e recall nos benchmarks avaliados.

Relação com o projeto SoC-WiMed. O artigo se relaciona ao [SoC-WiMed](#) na medida em que a plataforma utiliza o processador **RS5** de maneira exaustiva. Tal aplicação serve como um mecanismo de estresse crucial para testar e validar o processador dentro do escopo do projeto.

3.2.2 Produções em Eventos Científicos

2024

C1. A Machine Learning Approach for Traffic Anomaly Detection in NoC-based Manycores

Angelo Elias Dal Zotto and Fernando Gehm Moraes

In: SBCCI'24

<http://dx.doi.org/10.1109/SBCCI62366.2024.10703991>

O artigo propõe um fluxo baseado em aprendizado de máquina para detectar anomalias de tráfego em sistemas manycore baseados em NoC. O método utiliza XGBoost para modelar o comportamento do tráfego, treinado com perfis reais de aplicações simuladas em nível RTL. O fluxo consiste em três etapas: criação do conjunto de dados, treinamento do modelo de regressão e inferência/classificação de anomalias. Os resultados mostram alta taxa de detecção de tráfego anômalo em diferentes aplicações, com impacto mínimo na arquitetura do NoC. O trabalho sugere aprimoramentos, incluindo otimização da coleta de dados e execução do modelo em tempo de execução.

Relação com o projeto SoC-WiMed. O artigo se relaciona ao [SoC-WiMed](#) na medida em que a plataforma utiliza o processador **RS5** de maneira exaustiva. Tal aplicação serve como um mecanismo de estresse crucial para testar e validar o processador dentro do escopo do projeto.

C2. Enhancing Manycore Lifetime Through Reinforcement Learning Task Mapping and Migration

Iaçaã Ianiski Weber, Vitor Balbinot Zanini, Fernando Gehm Moraes

In: SBCCI'24

<http://dx.doi.org/10.1109/SBCCI62366.2024.10703980>

O artigo propõe um algoritmo baseado em aprendizado por reforço para mapeamento e migração de tarefas em sistemas manycore, visando otimizar a confiabilidade e o gerenciamento térmico. A abordagem utiliza uma tabela de consulta pré-treinada com Q-learning para selecionar dinamicamente os PEs mais adequados para a alocação de tarefas, reduzindo a temperatura máxima e aumentando o tempo médio até a falha (MTTF). Os experimentos demonstram que a estratégia supera métodos convencionais, incluindo mapeamento estático e controle PID, melhorando a distribuição térmica e o tempo de vida do sistema sem a necessidade de sensores físicos.

C3. Hardware Trojan Localization for Untrusted Network-on-chips

Gustavo Comarú, Rafael Follmann Faccenda, Luciano Lores Caimi, Fernando Gehm Moraes

In: LASCAS'24

<https://doi.org/10.1109/LASCAS64004.2025.10966274>

O artigo propõe um método não invasivo para localizar Hardware Trojans (HTs) em redes intra-chip (NoCs) de sistemas manycore. O método emprega um protocolo de sondagem com pacotes de teste para detectar HTs sem modificar a infraestrutura do NoC. Um algoritmo de busca binária é utilizado para isolar os HTs em links específicos. Os experimentos demonstram a eficácia da abordagem na identificação de HTs que realizam ataques de negação de serviço (DoS), vazamento de informações e falsificação de identidade. O trabalho sugere melhorias futuras, incluindo a detecção proativa e a integração de métodos estatísticos para localização dos HTs.

C4. Exploring Soft Error Susceptibility in FET Devices via Geant4 Simulation

Elisa Garcia Pereira, Rafael Garibotti, Ney Calazans, Luciano Ost, Fernando Moraes

In: LASCAS'24

<http://dx.doi.org/10.1109/LASCAS64004.2025.10966230>

O artigo investiga a suscetibilidade de dispositivos FET a erros induzidos por radiação cósmica, utilizando simulações com Geant4. Foram analisadas interações de prótons, múons, píons e partículas alfa com tecnologias planar e finFET em diferentes energias e ângulos de incidência. Os resultados mostram que partículas alfa geram mais elétrons, enquanto prótons têm impacto significativo em erros de evento único (SEEs). Tecnologias finFET são menos propensas a gerar elétrons, mas têm maior potencial para bitflips. O estudo propõe a quantificação da corrente crítica para SEEs e sugere investigações futuras sobre tecnologias menores e estratégias de mitigação.

C5. Modeling and Simulation of an All-digital PLL for Bluetooth Low Energy in Python

Ânderson Felipe Weschenfelder, Thiago da Silva França, Lucas Gasparin Rieck, Sandro Binsfeld Ferreira

In: LASCAS'24

<https://doi.org/10.1109/LASCAS64004.2025.10966283>

Este artigo apresenta o projeto e modelagem de um ADPLL para Bluetooth Low Energy (BLE) em tecnologia CMOS de 28 nm. Um modelo comportamental foi desenvolvido em Python utilizando simulação baseada em eventos para validar as especificações do ADPLL. Um método foi introduzido para incorporar variações no oscilador controlado digitalmente (DCO) e no conversor tempo-digital (TDC), aumentando a confiabilidade do modelo. Os resultados indicam ruído de fase de -95 dBc/Hz na banda e -108 dBc/Hz a 1 MHz, atendendo aos requisitos do BLE.

2025

C6. High Level Design of CIFB and CIFF Incremental $\Sigma\Delta$ ADC Architectures for Biomedical Signals

Cristhofer Cunha Marques, Victor Matheus Lima, Cristian Müller, Alessandro Gonçalves Girardi, and Paulo César Comassetto de Aguirre

In: Workshop Iberchip'25 (não possui DOI)

A captura de sinais fisiológicos por dispositivos vestíveis requer conversores analógico-digitais (ADCs) capazes de converter sinais de baixa frequência em dados de média e alta precisão, com baixo consumo de energia. Neste artigo, o modo de operação de ADCs sigma-delta incrementais é revisado, além de comparar as estruturas das arquiteturas CIFB e CIFF por meio da implementação de um ADC sigma-delta incremental de quarta ordem ($I\Sigma\Delta$) para uma largura de banda de sinal de 250 Hz. Além disso, as duas arquiteturas de moduladores alcançaram uma taxa de bits efetiva e SNR muito semelhantes com base na variação dos números de ciclo. Outro fator que corrobora esses resultados é o fato de que as simulações foram realizadas em um alto nível, Matlab/Simulink, pois os componentes são tratados de forma idealizada. Os integradores, filtros e quantizadores funcionam sem perdas ou erros relacionados ao circuito real, como ruído térmico, erros de offset ou variações de temperatura.

C7. Modeling and Simulation of an All-digital PLL for Bluetooth Low Energy in Python

Anderson Felipe Weschenfelder; Thiago da Silva França; Lucas Gasparin Rieck; Sandro Binsfeld Ferreira

In: LASCAS'25 - <https://doi.org/10.1109/LASCAS64004.2025.10966283>

O artigo apresenta o projeto e a modelagem comportamental de uma ADPLL para Bluetooth Low Energy em tecnologia CMOS de 28 nm, com simulação dirigida a eventos em Python. O modelo inclui DCO, TDC, detector de fase e filtro de malha (ganhos proporcional e integral), e usa FCW (*frequency command word*)

para sintetizar a frequência de saída na faixa de 2,15–2,65 GHz, com referência de 26 MHz e tempo de acomodação compatível com BLE. O trabalho introduz um método para inserir inexactidões e variações de processo nos blocos DCO e TDC por fatores aleatórios normalmente distribuídos, visando aumentar o realismo do modelo. A simulação avalia ruído de fase e mostra atendimento às metas de BLE, com análise do impacto da resolução do TDC e do uso de um filtro IIR para reduzir espúrios em altas frequências.

Relação com o projeto SoC-WiMed. O artigo subsidia o subsistema de comunicação BLE do *SoC-WiMed* ao modelar e validar uma ADPLL para BLE com ruído de fase e tempo de acomodação.

C8. A 13.56-MHz CMOS Active-Rectifier WPT With Dynamically Controllable Comparator for IMDs

Claudio Ernani da Costa Pedrosa Júnior; Paulo César C. de Aguirre; Natalia B. Chagas; Alessandro G. Girardi
In: *LASCAS'25* - <https://doi.org/10.1109/LASCAS64004.2025.10966244>

O artigo descreve o projeto de um retificador ativo integrado de onda completa para transferência sem fio de energia (WPT) em 13,56 MHz, destinado a dispositivos médicos implantáveis. O circuito substitui quatro diodos por dois PMOS em topologia cross-coupled e dois chaves NMOS comandadas por comparadores, visando reduzir queda de tensão e corrente reversa, e melhorar VCR e PCE. O sistema integra comparadores, buffers, retificador central e polarização ativa de corpo (ABB) para manter a tensão de bulk adequada em frequências acima de 10 MHz e reduzir perdas associadas ao efeito de corpo. Em simulação elétrica com CMOS 65 nm e entrada senoidal ideal de 1,2 V, o retificador fornece tensão nominal de 1,1 V, potência de saída até 590 μ W e PCE máxima de 84%, com análise de variações de carga e amplitude de entrada.

Relação com o projeto SoC-WiMed. O artigo informa o subsistema de processamento do *SoC-WiMed* ao detalhar retificação AC-DC para WPT em aplicações médicas de baixa potência.

C9. A LUT-Based Calibration Approach of the ESP32 ADC for a Power Quality Analyzer

Kelton da Rosa Severo; Jose Wagner M. Kaehler; Cristian Muller; Alessandro G. Girardi; Natalia Braun Chagas; Paulo Cesar C. de Aguirre
In: *LASCAS'25* - <https://doi.org/10.1109/LASCAS64004.2025.10966286>

O artigo calibra offline o ADC de 12 bits do ESP32 para uso em analisador de qualidade de energia com conectividade sem fio. O método armazena códigos de correção em memória interna e aplica uma correção pós-conversão baseada em tabela de consulta (LUT) para cada amostra do ADC, visando reduzir efeitos de não linearidade que distorcem o sinal e introduzem harmônicos ímpares, impactando a estimativa de THD. A implementação realiza processamento de FFT no próprio dispositivo para comparar comportamento com e sem calibração. O trabalho define taxa de amostragem de 10 kHz e discute compromisso entre custo de memória e velocidade de correção.

Relação com o projeto SoC-WiMed. O artigo apoia o subsistema de aquisição do *SoC-WiMed* ao tratar de correção de não linearidade em ADC e de aumento de precisão na conversão analógico-digital, alinhando-se ao objetivo do projeto de converter sinais analógicos para o domínio digital de forma precisa.

C10. Accelerating Machine Learning with RISC-V Vector Extension and Auto-Vectorization Techniques

Willian Analdo Nunes; Antonio Vinicius Corrêa dos Santos; Fernando Gehm Moraes
In: *ISCAS'25* - <https://doi.org/10.1109/ISCAS56072.2025.11043225>

O artigo implementa um subconjunto da extensão vetorial RISC-V (RVV) como unidade vetorial acoplada ao processador RS5 para acelerar operações vetoriais usadas em inferência de redes neurais convolucionais. O estudo usa uma CNN 1D como aplicação-alvo e explora a auto-vetorização do GCC 14.1 para gerar código vetorial sem modificar o código-fonte. O trabalho reporta speedup médio de 1,88 vezes em relação ao núcleo escalar e apresenta resultados por VLEN, com ganhos maiores para $VLEN \geq 128$ e platô para VLEN acima de 256. A síntese em 28 nm a 500 MHz reporta overhead de área que varia por VLEN e por subconjunto de instruções, e relaciona a aceleração ao uso de RedSum no subconjunto mínimo.

Relação com o projeto SoC-WiMed. O artigo se relaciona ao *SoC-WiMed* ao sustentar a definição de extensões RISC-V para acelerar aprendizado de máquina no subsistema de processamento.

C11. A 365- μ W 915-MHz & 2.45-GHz Flexible Mixer-First Discrete-Time-Receiver Front-End

Sandro Binsfeld Ferreira; Amir Bozorg; Filipe Baumgratz; Sergio Bampi
In: *ISCAS'25* - <https://doi.org/10.1109/ISCAS56072.2025.11044274>

O artigo apresenta um front-end de receptor discreto no tempo (DT-RX) baseado em arquitetura mixer-first, validado nas bandas ISM de 915 MHz e 2,45 GHz para aplicações IoT. O circuito é fabricado em CMOS 28 nm e opera com 365 μ W, ocupando 0,415 mm², incluindo rede LC on-chip. A arquitetura usa mixer passivo em modo corrente e duas etapas de filtros passa-faixa por charge-sharing, com redução de clock por fator 8 para diminuir consumo, e transdutores programáveis para ajustar frequência central e fator de qualidade. As medições reportam NF abaixo de 15 dB, IIP3 de -4 dBm em banda e +10 dBm fora de banda, e ausência de componentes externos.

Relação com o projeto SoC-WiMed. O artigo se relaciona ao [SoC-WiMed](#) ao orientar o projeto de recepção sem fio de baixa potência para o subsistema BLE.

C12. PPA Evaluation of Hardware Accelerated AES Algorithm Using RISC-V ISE

Hercules Leonel; Willian Nunes; Fernando Gehm Moraes

In: SBCCI'25 - <https://doi.org/10.1109/SBCCI66862.2025.11218662>

O artigo avalia o impacto da extensão de conjunto de instruções Zkne para acelerar AES em um processador RISC-V (RS5), usando métricas de potência, desempenho e área obtidas por síntese e simulação pós-layout. A comparação considera implementações AES padrão e com Zkne, usando TinyCrypt como referência e uma versão otimizada com T-tables calculadas em hardware para reduzir acessos à memória e custo de código. O estudo utiliza fluxo com ModelSim, Genus, Xcelium e Innovus, em PDK de 45 nm, e mede contadores de desempenho para estimar custo por operação. Os resultados indicam redução de 9,9 vezes no número de ciclos para AES e 5,5 vezes para KeySchedule, com aumento de área de 1,68% e consumo de potência global semelhante entre configurações, resultando em menor energia por tarefa de criptografia.

Relação com o projeto SoC-WiMed. O artigo se relaciona ao [SoC-WiMed](#) ao embasar aceleração de criptografia AES por extensões RISC-V no subsistema de segurança

C13. Fast and Energy-Efficient 2D Convolution: Inspection-Based Methods for Hardware Acceleration

Tarsio Onofrio da Silva; Fernando Gehm Moraes

In: SBCCI'25 - <https://doi.org/10.1109/SBCCI66862.2025.11218694>

O artigo apresenta o método de fatoração por inspeção (Inspection-Based Factorization, IF) de Winograd para projetar aceleradores de convolução 2D. O trabalho aplica IF para reduzir o número de multiplicações em relação à convolução ingênua (método básico feito com MACs) e compara IF com Toom-Cook 3 e Winograd minimal filter em arquiteturas para CNN. O artigo propõe uma arquitetura RTL parametrizável que instancia apenas um subconjunto de multiplicadores e organiza o fluxo em blocos de transformação, produto a elemento e transformação inversa, visando balancear utilização de recursos e vazão. A avaliação em 28nm@500 MHz compara área, energia e desempenho, e reporta redução de energia e área em relação a Toom-Cook, e ganho de desempenho e redução de energia frente ao Winograd minimal filter.

Relação com o projeto SoC-WiMed. O artigo se relaciona ao [SoC-WiMed](#) ao apoiar aceleração de inferência de aprendizado de máquina no subsistema de processamento do SoC.

C14. RS5-SoC: A Flexible Open-Source RISC-V Platform for Embedded Systems

Rafael Faccenda; Willian Nunes; Angelo Dal Zotto; Carlos Gewehr; Lucas Luza; Lucas Damo; Vitor Zanini; Eduardo Bernardon; Vinícius Mibielli; Nathan Cidal; Fernando Gehm Moraes

In: SBCCI'25 - <https://doi.org/10.1109/SBCCI66862.2025.11218649>

O artigo introduz o RS5-SoC, bloco digital do [SoC-WiMed](#), uma plataforma SoC com processador RISC-V e suporte a desenvolvimento em FPGA e ASIC. O RS5-SoC integra periféricos de microcontrolador e periféricos do [SoC-WiMed](#), incluindo AFE para aquisição de dados e interface BLE, conectados por barramento AXI4-Lite e tratados por interrupções via PLIC. O processador RS5 adota RV32IMAC com extensões ZIHPM e ZKNE para contadores de desempenho e aceleração de AES, além de suporte a operações atômicas. A camada de software oferece opção *bare-metal* via biblioteca *libsoc* e suporte a Zephyr RTOS, incluindo porte do sistema e desenvolvimento de drivers para UART e AFE. O trabalho valida o sistema por simulação, prototipagem em FPGA e síntese ASIC em 28 nm.

 Relação com o projeto SoC-WiMed. O artigo se relaciona ao [SoC-WiMed](#) por descrever e validar o bloco digital RS5-SoC, incluindo blocos de interface AFE, BLE, extensões criptográficas e suporte ao sistema operacional Zephyr. Principal publicação específica ao SoC enviado para fabricação, relativa ao subsistema digital.

C15. Analog Front-End for ECG Signal Acquisition with Automatic Gain Control

Vinícius B. Guimaraes; Felipe Z. Righi; Cristian Muller; Paulo César C. de Aguirre; Alessandro G. Girardi

In: **INSCIT'25** - <https://doi.org/10.1109/INSCIT66472.2025.11181022>

O artigo apresenta o projeto de um front-end analógico (AFE) para aquisição de ECG com controle automático de ganho, visando dispositivos vestíveis. A solução integra amplificador de instrumentação baseado em três OTAs Miller de dois estágios em tecnologia de 28 nm, com CMRR acima de 100 dB, além de circuito *driven right leg* para mitigação de interferência em modo comum. O AFE inclui filtro passa-baixas com frequência de corte de 250 Hz e um PGA com ganho programável de 112,5 V/V a 450 V/V. O controle de ganho ocorre por máquina de estados que inicia no ganho máximo e reduz o ganho quando detecta saturação na saída do ADC, até encontrar condição estável. O trabalho relata consumo total de 14,427 μ W e banda de 0,05 Hz a 250 Hz.

Relação com o projeto SoC-WiMed. O artigo se relaciona ao [SoC-WiMed](#) ao especificar um AFE de ECG com filtragem e ganho automático, alinhado ao subsistema de aquisição e conversão A/D do projeto.

C16. A Low-Power Analog Front-End for Photoplethysmography Signals with Dynamic Range Enhancement

Raul P. de Oliveira; Gabriel S. Ogawa; Victor M. Lima; Paulo C. C. de Aguirre; Alessandro G. Girardi

In: **INSCIT'25** - <https://doi.org/10.1109/INSCIT66472.2025.11181034>

O artigo descreve um front-end analógico integrado para aquisição de sinais de fotopletismografia (PPG) com compensação de offset por técnica de aumento de faixa dinâmica (DRE), visando uso em dispositivos vestíveis. O receptor integra um amplificador transimpedância (TIA) seguido de um DAC de corrente (IDAC) controlado por DRE para compensar offset de corrente na entrada devido à luz ambiente, um filtro passa-baixas gm-C, um amplificador de ganho programável (PGA) e um buffer de saída. A técnica DRE também ajusta o PGA para evitar saturação e maximizar a excursão de sinal no ADC por seleção automática de ganho. O transmissor inclui um driver de LED com controle digital para reduzir consumo ao habilitar o LED apenas durante a operação do receptor. A implementação em CMOS 65 nm com 1,2 V compensa até 7 μ A de offset e dissipa até 18,15 μ W, com $f_c \approx 724$ Hz.

Relação com o projeto SoC-WiMed. O artigo se relaciona ao [SoC-WiMed](#) ao especificar um AFE para PPG com compensação de offset e controle de ganho, alinhado ao subsistema de aquisição e conversão A/D do projeto

C17. Accelerating Machine Learning using RISC-V Vector Extension in a Manycore Platform

Willian Analdo Nunes; Antonio Vinicius Corrêa dos Santos; César Marcon; Fernando Gehm Moraes

In: **IFIP VLSI-Soc '25** - <artigo publicado, mas ainda sem DOI>

O artigo investiga a aceleração da inferência de CNN em uma arquitetura manycore baseada em NoC, combinando paralelismo coarse-grain (MIMD) e fine-grain (SIMD). A proposta integra processadores RISC-V com extensão vetorial (RVV) como elementos de processamento de propósito geral, com VLEN configurável, e explora auto-vetorização do GCC 14.1 para executar convoluções vetorizadas. Para paralelismo entre núcleos, o trabalho distribui a convolução por canais via *depthwise convolution*, mapeando tarefas em um manycore 4x4 para reduzir hops e balancear comunicação. Nos experimentos com a primeira camada do AlexNet, o sistema alcança speedup até 5,70 vezes e redução de ciclos de 82,45% em relação ao baseline escalar single-core.

Relação com o projeto SoC-WiMed. O artigo se relaciona ao [SoC-WiMed](#) ao orientar o uso de extensões RISC-V vetoriais e paralelismo em manycore para acelerar aprendizado de máquina no subsistema de processamento.

2026

C18. Low-Power CMOS DC-DC Converter for Artificial Light Energy Harvesting

Diego M. de Mattos; Paulo Cesar C. de Aguirre; Lucas C. Severo; Alessandro G. Girardi

In: **LASCAS '26** - <artigo a ser publicado em FEV 2026>

O artigo propõe e simula um conversor DC-DC chaveado por capacitores para colheita de energia de células fotovoltaicas sob iluminação artificial, implementado em CMOS 65 nm. A arquitetura integra um conversor série-paralelo, oscilador em anel com corrente limitada, circuito de não sobreposição, inversores bootstrap, referência de tensão, divisor resistivo, espelho de corrente e OTA como amplificador de erro. A regulação ocorre por ajuste automático da frequência de comutação, alterando a impedância de saída da célula PV modelada por 1D2R, de modo a manter VOUT regulado. Em simulação elétrica, o conversor

entrega 0,48–0,50 V para iluminância a partir de ~390–400 lux, com potência máxima de saída de 15 μ W e eficiência máxima de ~65,8% em torno de 420 lux.

Relação com o projeto SoC-WiMed. O artigo se relaciona ao [SoC-WiMed](#) ao apoiar estratégias de alimentação e gerenciamento de energia para dispositivos médicos de baixa potência, incluindo operação com colheita de energia.

C19. Suitability Analysis of Mixer-First Discrete-Time RF Receivers

Arthur Cruz Morbach; Sandro Binsfeld Ferreira; Filipe Baumgratz; Robert Bogdan Staszewski

In: LASCAS '26 - <artigo a ser publicado em FEV 2026>

O artigo analisa compromissos de projeto entre três arquiteturas de receptores discretos no tempo: LNA-based, mixer-first (MF) e mixer-first com rede de casamento LC (LC-MF). Todas as arquiteturas usam um filtro passa-faixa de charge-sharing 4/4 e avaliam impacto da resistência de chaveamento na figura de ruído. Os resultados simulados indicam NF (noise figure) mínimo de 2,5 dB (LNA-based), 5,15 dB (MF) e 4,75 dB (LC-MF), enquanto a linearidade é maior no MF com IIP3 de 11,2 dBm. O consumo mínimo é obtido no LC-MF com 527 μ W. O trabalho também avalia mistura recíproca com um bloqueador de -50 dBm e mostra degradação de NF em 5 MHz, com pior caso no receptor com LNA (NF de 27,3 dB) em presença de bloqueador.

Relação com o projeto SoC-WiMed. O artigo se relaciona ao [SoC-WiMed](#) ao orientar a seleção do front-end RF para BLE no subsistema de comunicação, considerando NF, linearidade e mistura recíproca em baixa potência.

3.3 Capacitação de recursos humanos

O projeto destaca-se pela **formação de recursos humanos e colaboração intergeracional**, proporcionando uma plataforma prática para estudantes e pesquisadores emergentes. A iniciativa promove a troca de conhecimento entre diferentes gerações e grupos de pesquisa, fortalecendo a formação de uma nova leva de engenheiros e cientistas. Abaixo apresenta-se os pesquisadores e alunos envolvidos no projeto.

Observar que ao longo do projeto, 2024-2025, tivemos **37** pessoas envolvidas: 16 da PUCRS, 11 da UNIPAMPA e 10 da UNISINOS. Destes, o projeto financia/financiou **diretamente apenas 14** bolsistas, o que mostra o envolvimento dos grupos de pesquisa para a condução do projeto.

Professores orientadores (8)

- Fernando Gehm Moraes (PUCRS, **coordenador geral projeto**)
- Iaçanã Weber (PUCRS)
- Alessandro Girardi (UNIPAMPA, **coordenador local do projeto**)
- Paulo de Aguirre (UNIPAMPA)
- Sidinei Ghissoni (UNIPAMPA)
- Cristian Muller (UNIPAMPA)
- Sandro Binsfeld Ferreira (UNISINOS, **coordenador local do projeto**)
- Lucio Rene Prade (UNISINOS)

Alunos de Pós-Graduação (14)

Segurança em Hardware (PPGCC-PUCRS)

- Rafael Follmann Faccenda (Doutor, PDTI-2, [financiado pelo projeto](#))
- Carlos Gewehr (Mestre, PDTI-3, [financiado pelo projeto](#) - 01/02/2025 a 31/07/2025)
- Gustavo Comaru Rodrigues (defendeu mestrado em 2025)

RISC-V e Inteligência Artificial (PPGCC PUCRS)

- Ângelo Elias Dal Zotto (aluno de doutorado, com bolsa CAPES)

- Willian Analdo Nunes (aluno de doutorado, engenheiro da ENSILICA)
- Társo Onófrio (aluno de mestrado, com bolsa Carrefour)
- Ivan Paladin Júnior (aluno de mestrado, PDTI-4, [financiado pelo projeto](#))

Circuitos Analógicos de Baixa Potência (PPGEE UNIPAMPA)

- Claudio Ernani da Costa Pedroso Jr (aluno de mestrado, com bolsa CAPES)
- Gustavo Pereira (aluno de mestrado, PDTI-4, [financiado pelo projeto](#))

Bluetooth (UNISINOS)

- Arthur Cruz Morbach (aluno de mestrado, PDTI-4, [financiado pelo projeto](#)). Anteriormente atuava como PDTI -5 no projeto.
- Ânderson Felipe Weschenfelder (aluno de doutorado, com bolsa HT-Micron)
- Lucas Gasparin Rieck (aluno de mestrado, com bolsa HT-Micron)
- Felipe Kalinski Ferreira (aluno de doutorado)
- Thiago da Silva França (aluno de mestrado, com bolsa HT-Micron)

Alunos de Graduação (15)

Digital (PUCRS)

- Eduardo Bernardon (PDTI-5, [financiado pelo projeto](#) até julho/25)
- Lucas Luza (PDTI-5, [financiado pelo projeto](#) até julho/25)
- Lucas Motta Damo (PDTI-5, [financiado pelo projeto](#))
- Vitor Balbinot Zanini (PDTI-5, [financiado pelo projeto](#))
- Sophia Mendes da Silveira (PDTI-5, [financiado pelo projeto](#))
- Nathan Cidal (PDTI-5, [financiado pelo projeto](#))
- Vinícius França Mibieli (PIBIT)

Analógico (UNIPAMPA)

- Vítor Matheus Lima (PDTI-5, [financiado pelo projeto](#))
- Cristhofer Cunha (PDTI-5, [financiado pelo projeto](#))
- João Lucas Johan Brum (PDTI-5, [financiado pelo projeto](#))
- Vinícius Betim Guimarães (PIBIC CNPq)
- Felipe Righi (PROBIC FAPERGS)

Bluetooth (UNISINOS)

- Delano Victor Costa Lima (2024-2025)
- Matheus Gonzaga Leizer (UNISINOS - 2024)
- Vitor de Castro (UNISINOS - 2024)

Destaca-se a formação de mestres no período:

Accelerating Machine Learning Using RISC-V Vector Extension in a Manycore Platform

Willian Analdo Nunes

https://fgmoraes.github.io/docs/dissertacoes/dissertacao_willian.pdf

PPGCC-PUCRS, 11/março/2025

A Probing Approach for Hardware Trojan Localization in Noc-Based Manycores

Gustavo Comaru Rodrigues

https://fgmoraes.github.io/docs/dissertacoes/dissertacao_gustavo.pdf

PPGCC-PUCRS, 29/abril/2025

3.4 Outros

Mencionar outros resultados alcançados pela pesquisa que porventura não se enquadrem nas classificações anteriores.

Em paralelo ao desenvolvimento do subsistema digital, ao longo do segundo semestre desenvolveu-se na PUCRS o circuito integrado RS5V-SoC em tecnologia 65nm, financiado pela SBMicro, chamada APCI 2025. A Figura 19 apresenta o diagrama de blocos e o layout final do RS5V-SoC.




Figura 19 – RS5V-Soc – esquemático e layout final para fabricação em tecnologia 65 nm.

O objetivo principal deste circuito integrado é já ter em silício a extensão vetorial, necessária para o *SoC-WiMed*. Observa-se pelo diagrama de blocos que a arquitetura digital é semelhante ao subsistema digital do *SoC-WiMed*, com a supressão dos módulos AFE e BLE, e uma arquitetura de memória porta única de 32 KB. O diferencial encontra-se na extensão vetorial com VLEN de 128 bits, com 4 lanes. Também já se inclui neste circuito o módulo CRNG, para geração de números randômicos (a ser utilizado em criptografia). O conhecimento adquirido em projeto de CIs proporcionado pelo *SoC-WiMed*, 28 nm, aplicou-se diretamente a este segundo circuito, em tecnologia 65nm.

Um segundo destaque foi o prêmio de melhor artigo no SBCCI'25:
Lightweight Machine-Learning-driven Security Threat Detection in NoC-based Manycores
 DALZOTTO, Angelo; MORAES, Fernando Gehm
 In: SBCCI, 2025
<https://doi.org/10.1109/SBCCI66862.2025.11218641>

Este artigo apresenta métodos de IA leves (*XGboost*) aplicados à segurança. No contexto do projeto, pode ser um método a ser utilizado para tratar os dados provenientes do subsistema de aquisição de dados.



4 Parcerias Institucionais

Indicar as instituições de P & D, empresas, órgãos públicos, e não-governamentais, sociedade civil, entre outras, que foram parceiras durante a execução da pesquisa, mostrando a articulação institucional vivenciada pela pesquisa.

Este projeto é apoiado pela empresa **EnSilica Brasil**. Seu portfólio contém um circuito integrado de ultrabaixa potência para interface com sensores de sinais vitais, com foco no mercado de dispositivos médicos vestíveis, denominado EnSilica ENS62020.

O projeto também é apoiado pela empresa parceira **HT- Micron**. No Brasil, a HT-Micron é a segunda maior encapsuladora de memórias e entrou em 2019 para o mercado de desenvolvimento de encapsulamentos avançados SiP (System-in-Package) para IoT com o lançamento do primeiro chip para SigFox desenvolvido no Brasil. A HT-Micron participará da etapa de concepção e validação do encapsulamento SiP na fase final do projeto, com possibilidade de inserir o produto em seu portfólio no futuro através de transferência de tecnologia.

5 Dificuldades encontradas e sugestões

Descrever as principais dificuldades de caráter técnico-científico, financeiro, administrativo, e gerencial enfrentadas até o presente momento da pesquisa apoiada.

Dado o apoio financeiro integral da FAPERGS no início do projeto, e a disponibilidade de alunos para atuarem nesta pesquisa. O projeto foi concebido pensando nas competências de cada grupo de pesquisa. Assim, o desenvolvimento ocorreu de forma “natural”. O apoio financeiro no início do projeto permitiu a aquisição da infraestrutura computacional necessária, assim como a compra de insumos eletrônicos, necessários para a parte de sensoriamento analógico.

Dificuldade. Processo de importação do chip. É um processo longo e burocrático. Inicialmente estava previsto o uso do serviço Importa Fácil do CNPq, mas não havia mais quota para 2025. Assim, o processo de importação ficou sob responsabilidade da PUCRS. Na data atual, janeiro/2025, temos uma *Proforma Invoice* por parte do IMEC, já tendo sido feito o depósito na conta da PUCRS para o processo de importação.

Como **sugestão** para a FAPERGS: projetos do porte como este deveriam permitir a contratação de um bolsista para auxílio à parte gerencial do projeto, a qual toma muito tempo do pesquisador.

6 Conclusões e Perspectivas

Descrever as conclusões finais do projeto e apresentar as perspectivas para finalizar a pesquisa apoiada.

O projeto atendeu aos objetivos previstos no primeiro ano de projeto (2024), correspondendo ao desenvolvimento dos subsistemas.

As **perspectivas** para 2025 incluíam: (a) integração dos módulos; (b) envio do circuito integrado (CI) para fabricação (*tapeout*); (c) projeto da placa (PCB) para receber o CI, com o propósito de teste; (d) teste do circuito integrado e correção de eventuais problemas.

As **perspectivas** para 2025 foram atendidas, exceto o teste do circuito integrado. O projeto, após este *tapeout*, terá múltiplos desafios em cada submódulo. A parte digital deve integrar mecanismos de aprendizado de máquina e criptografia avançados. O subsistema analógico deve focar na precisão dos

dados amostrados e baixo consumo energético do circuito. O subsistema BLE deve ser completado, e apresentar baixíssimo consumo, de forma que o SoC possa ser utilizado em dispositivos vestíveis.

Para 2026 a principal perspectiva é o teste do CI. Também está previsto para 2026:

- Conclusão dos módulos analógicos e BLE;
- Inclusão da unidade vetorial (já iniciada com o RS5V-SoC);
- Envio e teste do segundo *tapeout*.

7 Referências Bibliográficas

- A. Waterman and K. Asanovic, "The RISC-V Instruction Set Manual, Volume I: Unprivileged ISA" Berkeley, Tech. Rep., 2024,
- M. Cavalcante, F. Schuiki, F. Zaruba, M. Schaffner, and L. Benini, "Ara: A 1-GHz+ scalable and energy-efficient RISC-V vector processor with multiprecision floating-point support in 22-nm FD-SOI," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 28, no. 2, pp. 530–543, 2019.
- I. A. Assir, M. E. Iskandarani, H. R. A. Sandid, and M. A. Saghir, "Arrow: A RISC-V vector accelerator for machine learning inference," arXiv preprint arXiv:2107.07169, 2021.
- F. Campos, L. Jellema, M. Lemmen, L. Müller, A. Sprenkels, and B. Viguier, "Assembly or Optimized C for Lightweight Cryptography on RISC-V." Berlin, Germany: Springer, 2020, pp. 526–545.
- B. Marshall, G. R. Newell, D. Page, M.-J.-O. Saarinen, and C. Wolf, "The design of scalar AES instruction set extensions for RISC-V," IACR Trans. Cryptograph. Hardw. Embedded Syst., vol. 2020, pp. 109–136, Dec. 2020.
- J.-Y. Park, Y.-H. Moon, W. Lee, S.-H. Kim, and K. Sakurai, "A survey of polynomial multiplication with RSA-ECC coprocessors and implementations of NIST PQC Round3 KEM algorithms in Exynos2100," IEEE Access, vol. 10, pp. 2546–2563, 2022.
- Hayat A, Dias M, Bhuyan BP, Tomar R, "Human activity recognition for elderly people using machine and deep learning approaches". Information 13(6):1–13, 2022.
- Oyeleye M, Chen T, Su P, Antoniou G, "Exploiting machine learning and LSTM for human activity recognition: using physiological and biological sensor data from actigraphy." In: ICIT, pp 1–8, 2024.
- F.-W. Kuo et al., "Towards ultra-low-voltage and ultra-low-power discrete-time receivers for internet-of-things," in 2018 IEEE/MTT-S Int. Microwave Symposium - IMS, pp. 1211–1214, 2018.
- M. Tohidian et al., "Analysis and design of a high-order discrete-time passive IIR low-pass filter," IEEE Journal of Solid-State Circuits, vol. 49, no. 11, pp. 2575–2587, 2014.
- F. D. Baumgratz et al., "40-nm CMOS wideband high-IF receiver using a modified charge-sharing bandpass filter to boost Q-factor," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 65, no. 8, pp. 2581–2591, 2018.
- B. Park and K. Kwon, "2.4-GHz Bluetooth low energy receiver employing new quadrature low-noise amplifier for low-power low-voltage IoT applications," IEEE Transactions on Microwave Theory and Techniques, vol. 69, no. 3, pp. 1887–1895, 2021.
- U.-M. Jow and M. Ghovanloo, "Optimization of data coils in a multiband wireless link for neuroprosthetic implantable devices," IEEE Transactions on Biomedical Circuits and Systems, vol. 4, pp. 301–310, 10 2010.
- A. Ballo, A. D. Grasso, and M. Privitera, "An efficient ac-dc converter in 28nm si-bulk cmos technology for piezo-powered medical implanted devices," vol. 2021-August. IEEE, 8 2021, pp. 344–347.
- Y.-H. Lam, W.-H. Ki, and C.-Y. Tsui, "Integrated low-loss CMOS active rectifier for wirelessly powered devices," IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 53, pp. 1378–1382, 12 2006.