
MPSoCs

Fernando Gehm Moraes
César Marcon

PUCRS – Escola Politécnica


revisão: 10/agosto/2026

O que é um SOC (**S**ystem-on-a-chip)?

- Todo sistema integrado em um único chip
- Projeto modular
- Reuso de IPs de diferentes fabricantes
- Exemplos: Tegra 2 (2011), Snapdragon 8 Elite, Apple A19

Um SOC pode conter:


- Módulos de propriedade intelectual reutilizáveis
- Processador(es) embarcado(s)
- Memória embarcada
- Software
- Interfaces com o mundo externo (USB, PCI, Ethernet)
- Blocos analógicos
- Hardware programável (FPGAs)



Fonte: <https://www.bdti.com/InsideDSP/2011/10/20/NvidiaQualcomm>

Porque SoCs?


- Time-to-market!



E o IPAD? 28 dias para vender 1 milhão de unidades!
PS4 sells over 300,000 in first two days on sale in Japan

Ciclo de produto de um smartphone

Do conceito do SoC à prateleira: 3 a 4 anos — mas a janela de venda do modelo dura cerca de 12 meses




Um atraso de três meses no silício custa a janela de vendas inteira.
É esse relógio que impõe reuso de IP, plataformas MPSoC configuráveis e projeto de hardware e software em paralelo.

Ordens de grandeza típicas da indústria de SoCs móveis; os prazos exatos variam por fabricante e por nó tecnológico.

Evolução dos Processadores

❑ Como ampliar o número de transístores em um CI?

- Diminuir o tamanho dos transistores
- Aumentar a área do chip
- Aumentar a densidade (transistores/área)
- Fazer chips tridimensionais
- Usar vários dies (Cis não encapsulados)



❑ E quais problemas acompanham essas estratégias?


- Dissipação de **potência**
- Consumo de **energia**
- **Sincronismo** (distribuição do clock)
- Distribuição da **alimentação**
- **Defeitos** de fabricação
- **Falhas** transientes

❑ E os processadores possuem problemas adicionais!

- Explorar paralelismo de forma eficiente
- Controlar todas as tarefas das múltiplas unidades
- Evitar paradas nas unidades de processamento
- Manter compatibilidade com arquiteturas anteriores
- Definir política de gerência da hierarquia de memória
- Viabilizar comunicação eficiente entre núcleos de processamento (...)

Intel Core Ultra (Meteor Lake, 2023)


primeiro x86 de consumo em tiles
(chipllets, Foveros)






Revisando Organização de Computadores



Princípios básicos de paralelismo




CPU Multiciclo



PIPELINE



Pipeline





◆ Purpose of pipelining:

- Reduce *#gate_levels* in critical path
- Reduce *CPI* close to one (instead of a large number for the multicycle machine)
- More efficient Hardware


◆ Some bad news: Hazards or pipeline stalls

- Structural hazards: add more hardware
- Control hazards, branch penalties: use branch prediction
- Data hazards: by passing required

Execução Superscalar



Máquina VLIW



Classificação de Flynn

- **Classificação quanto ao fluxo de dados e fluxo de instruções (1972)**
- **SISD, SIMD, MISD, MIMD**
 - SISD - única instrução sobre um único dado
 - SIMD - única instrução sobre múltiplos dados
 - MISD - múltiplas instruções sobre único dado
 - MIMD - múltiplas instruções sobre múltiplos dados

Tipos de paralelismo

- **Pipelining**
 - Use the existing HW resources to overlap multiple instructions
- **ILP, Instruction Level Parallelism**
 - A set of approaches to issue multiple instructions in parallel
 - Superscalar
- **DLP, Data Level Parallelism**
 - Vector and split-datapath approaches
 - SIMD in the Flynn classification
- **TLP, Thread Level Parallelism**
 - Coarse-grain, fine-grain or simultaneous multi-threading
- **PLP, Process(or) Level Parallelism**
 - Processes are allocated on multiple processors or cores
 - True MIMD in the Flynn classification

Como processadores ficaram mais rápidos?

- superpipelining
- superscalar execution
- dynamic scheduling
- multilevel memory caching
- aggressive speculation
- DSP specialization
- fabrication technology




**LIMITAÇÕES TÉCNICAS E
TECNOLÓGICAS!**



Como chegamos aos MPSoCs?

(multicores ou manycores)

42 Years of Microprocessor Trend Data



Original data up to the year 2010 collected and plotted by M. Horowitz, F. Labonte, O. Shacham, K. Olukotun, L. Hammond, and C. Batten
New plot and data collected for 2010-2017 by K. Rupp

- #transistors follows Moore
- but **not** freq. and performance/core

Our World
in Data

Transistor count




Licensed under [CC-BY](#) by the authors Hannah Ritchie and Max Roser.

“1º MURO” - ILP WALL



■ Influência do compilador!

- descobrir o paralelismo em máquinas superescalar e VLIW
- a ordem das instruções (dependência) afeta o desempenho

■ “ILP wall”




“2°/3° MUROS”: FREQ. WALL / POWER WALL



“2°/3° MUROS”: FREQ. WALL / POWER WALL

Chip cooling technologies limit power density of chips



Data from: M. L. Rieger, J. Micro/Nanolith. MEMSMOEMS18(4), 2019, and <https://www.techpowerup.com/>


“4º MURO” - MEMORY WALL

	Capacidade	Velocidade
Lógica:	2x em 3 anos	2x em 3 anos
DRAM:	4x em 3 anos	2x em 10 anos
Disco:	4x em 3 anos	2x em 10 anos

- Fato: memórias grandes são lentas, memórias rápidas são pequenas
- Como criar uma memória grande e rápida (pelo menos na maior parte do tempo)?
 - Hierarquia
 - Paralelismo

“4° MURO” - MEMORY WALL

Compute capability improving faster than
memory interconnect bandwidth



Amir Gholami et al., "AI and Memory Wall", <https://medium.com/riselab/ai-and-memory-wall-2cb4265cb0b8>

“Memory wall” hoje

O problema mudou de escala


- **A lógica escalou; a memória não.** A latência de DRAM está praticamente estagnada há duas décadas
- Com muitos cores, o gargalo deixou de ser FLOPS e passou a ser **bytes por segundo**
- A banda de memória por FLOP cai a cada geração — os cores passam mais tempo esperando dados do que calculando
- Em MPSoC isso é agravado pela disputa: N cores concorrendo pelo mesmo controlador de memória

Como a indústria responde

- **HBM:** pilhas de DRAM com TSV, montadas sobre o mesmo interposer do die de cálculo (HBM3E, HBM4)
- **SRAM on-chip de alto volume:** 44 GB no Cerebras WSE-3; cache 3D empilhado (AMD V-Cache)
- **Processamento próximo ao dado** (near-memory / PIM), movendo a computação até a memória
- **Mover menos bits:** compressão, esparsidade e precisão reduzida (FP8, FP4)

O “4º muro” dos slides anteriores não foi “derrubado” - hierarquia e paralelismo de memória continuam sendo as duas únicas armas.

DESIGN GAP



Então, porque utilizar MPSoCs ?


- Quebram o “ILP wall”
 - Múltiplas threads/tarefas executam simultaneamente
 - Paralelismo de *grão-grande* (não mais no nível de instrução)
- Quebram o “frequency wall” e o “power wall”
 - Múltiplos PEs mais lentos e mais simples
 - Escalabilidade obtida pelo aumento do número de PEs e não pelo aumento da frequência
 - Uso de processamento heterogêneo pra aumento de desempenho/redução de potência
- Quebram o “memory wall”
 - Hierarquia de memórias distribuídas e adaptadas às aplicações
 - Replicação do sistema operacional nos PEs
- Diminuem o “design gap”
 - *Design gap*: capacidade de integração ultrapassa a capacidade de projeto
 - Replicação dos PEs diminui os custos de projeto de verificação
 - Aumenta a importância da rede de comunicação

Organizações básicas de MPSoCs

- A forma como a comunicação entre os processadores é realizada **define a organização** do MPSoC
- Modelo de comunicação com a memória
 - Memória Unificada – UMA / NUMA
 - Troca de mensagens
- Modelo físico de comunicação
 - Barramento
 - Rede intra-chip, ou NoC (Network-on-chip)


Barramentos e hierarquia de memória

ARM11 MPCore



(a) Dedicated L1 cache


AMD Opteron



(b) Dedicated L2 cache


No shared

Intel Core Duo



(c) Shared L2 cache

Intel Core i7




(d) Shared L3 cache

Shared


Barramento

Complexidade crescente da interconexão por barramento



MPSoC conectado por rede (NoC)

- Arranjo de roteadores conforme uma *topologia*
 - Abaixo uma rede malha (*mesh*)
- Elementos de processamento, memórias, IPs conectados aos roteadores (redes diretas)
- Comunicação por troca de mensagens




Programação mais complexa, porém escalável

Design Evolution


ASICs:

Dedicated hw
1 algorithm



70's


Single microprocessor SoC: Complete application



80's

Bus-based MPSoC


Platform design
Target multiple applications



90's

NoC-based MPSoC

Many applications
Dynamic behavior
100's PEs



00's

Previsão da evolução dos MPSoCs




Figure SYSD5 SOC Consumer Portable Design Complexity Trends




Exemplos de MPSoCs

MPSoC proposto pela IBM para o PlayStation3 (2006)

■ Processador central

- Power Processing Element
 - IBM PowerPC
 - Multithreaded (2 Threads)
 - Cache L1 (32kb I e 32 Kb D)
 - Cache L2- 512 Kb
 - Frequência: 3.2 GHz
 - Atua como controlador dos processadores periféricos




■ Oito processadores periféricos

- Synergistic Processing Elements (SPE)
 - Baseados em Processamento Vetorial (SIMD)
 - 256 Kb Local Storage
 - Controlados por software

■ Dificuldades para codificar software

- Desenvolvedores de SW são responsáveis pelo gerenciamento dos dados das Local Storages






Figure 1. The zEnterprise EC12 (zEC12) microprocessor chip with six processor cores, 48 Mbytes of level-3 (L3) cache, and logic and interfaces connecting to the rest of the system. The chip was fabricated using 32-nm silicon-on-insulator (SOI) technology with roughly 2.75 billion transistors.

Fonte: IEEE Micro Março/Abril 2013




Figure 2. Frequency and transistor counts for the last six generations of microprocessor chips used in IBM's mainframes. System z10 was designed with a deep pipeline microarchitecture to operate at an ultra-high frequency, allowing the next two generations, z196 and zEC12, to continue their frequency improvements.

► UltraSparc T5 (Oracle)

IEEE JOURNAL OF SOLID-
STATE CIRCUITS, 2014
A 3.6 GHz 16-Core SPARC
SoC Processor in 28 nm





TABLE 2. SPARC M8, SPARC M7, SPARC M6, AND SPARC T5 PROCESSOR FEATURE COMPARISON.

Feature	SPARC M8 Processor	SPARC M7 Processor	SPARC M6 Processor	SPARC T5 Processor
CPU frequency	5.0 GHz	4.13 GHz	3.6 GHz	3.6 GHz
Out-of-order execution	Yes	Yes	Yes	Yes
Instruction issue width	4	2	2	2
Data/instruction prefetch	Yes	Yes	Yes	Yes
SPARC core	Fifth generation	Fourth generation	Third generation	Third generation
Cores per processor	32	32	12	16
Threads per core	8	8	8	8
Threads per processor	256	256	96	128
Sockets in systems	Up to 8	Up to 16	Up to 32	Up to 8
Memory per processor	Up to 16 DDR4 DIMMs	Up to 16 DDR4 DIMMs	Up to 32 DDR3 DIMMs	Up to 16 DDR3 DIMMs
Caches	32 KB L1 four-way instruction cache 16 KB L1 four-way data cache Shared 256 KB L2 four-way instruction cache (per quad cores) 128 KB L2 eight-way data cache (per core) Shared 64 MB (L3) cache	16 KB L1 four-way instruction cache 16 KB L1 four-way data cache Shared 256 KB L2 four-way instruction cache (per quad cores) Shared 256 KB L2 eight-way data cache (per core pair) Shared 64 MB (L3) cache	16 KB L1 four-way instruction cache 16 KB L1 four-way data cache 128 KB L2 eight-way cache Shared 48 MB L3 twelve-way cache	16 KB L1 four-way instruction cache 16 KB L1 four-way data cache 128 KB L2 eight-way cache Shared 8 MB L3 sixteen-way cache
Large page support ¹	16 GB	16 GB	2 GB	2 GB
Power management granularity	Half of the chip	A quarter of the chip	Entire chip	Entire chip
Technology	20 nm technology	20 nm technology	28 nm technology	28 nm technology


Tile GX– Tiler (100 Núcleos)




- **100 cores on a single chip**
 - 40 nm technology
- **64-bit VLIW processors**
 - Up to 3 instructions/cycle
 - 3-stage pipeline
 - Up to total of 750 BOPS
 - 32K L1i cache, 32K L1d cache, 256K L2 cache per tile
- **5 on-chip Mesh networks**
 - Over 200 Tbps
- **1 to 1.5 GHz clock frequency**
- **Supports SMP Linux and virtualization**
- **Other members: 16, 32, 64 tiles**

Intel – (80 Núcleos)

- MPSoC Homogêneo
- Baseado em NoC
- 1 trilhão de operações de ponto flutuante por segundo
- Consumo de potência: 62 Watts
- Baseado em uma arquitetura VLIW
- Exploração do ILP via compilador




MPSoC proposto pela Intel (2007)



Simplicidade dos Cores:
Remoção do HW superescalar

Apple M1



Architecture:	Arm-based
CPU Cores:	8-core CPU
Nm Process:	5nm
Graphics:	Integrated 8-core GPU with 2.6 teraflops of throughput
Memory:	8GB or 16GB of LPDDR4X-4266 MHz SDRAM

Asymmetric multiprocessing (AMP):

- 4 CPUs 'Firestorm': performance
- 4 CPUs 'Icestorm': low power

Esperanto SOC - 2021

Accelerating ML Recommendation with over a Thousand RISC-V/Tensor Processors on Esperanto's ET-SoC-1 Chip
<https://doi.org/10.1109/HCS52781.2021.9566904>

Summary Statistics of ET-SoC-1

The ET-SoC-1 is fabricated in TSMC 7nm

- 24 billion transistors
- Die-area: 570 mm²
- 89 Mask Layers

1088 ET-Minion energy-efficient 64-bit RISC-V processors

- Each with an attached vector/tensor unit
- Typical operation 500 MHz to 1.5 GHz expected

4 ET-Maxion 64-bit high-performance RISC-V out-of-order processors

- Typical operation 500 MHz to 2 GHz expected

1 RISC-V service processor

Over 160 million bytes of on-die SRAM used for caches and scratchpad memory


Root of trust for secure boot

Power typically < 20 watts, can be adjusted for 10 to 60+ watts under SW control


Package: 45x45mm with 2494 balls to PCB, over 30,000 bumps to die

- Each Minion Shire has independent low voltage power supply inputs that can be finely adjusted to mitigate V_t variation effects and enable DVFS

Status: Silicon currently undergoing bring-up and characterization



ET-SoC-1 Die Plot



ET-SoC-1 Package

RISC-V

- **ISA aberta e modular** (RV64GC + extensões V, B, e instruções próprias) — sem licença de ISA
- **Esperanto ET-SoC-1** (2021): 1.088 cores ET-Minion + 4 ET-Maxion em um único chip, com foco em eficiência energética
- **Tenstorrent**: malha 2D de tiles, cada um com cores RISC-V controlando engines de tensor
- **SiFive e Ventana**: cores de classe servidor (perfil RVA23) para soquetes manycore
- **Onipresente e invisível**: RISC-V já é o core de controle dentro de GPUs, SSDs e modems
- **Pesquisa**: plataformas manycore abertas — PULP, OpenPiton — e o próprio ambiente do grupo (HeMPS / Memphis)

1.088

cores RISC-V no ET-SoC-1

Aberta

sem royalties de ISA —
barreira de entrada muito
menor

Escalável


o mesmo core replicado de
4 a milhares de instâncias

TOP 500

Cores por socket — TOP500


A contagem de cores por socket só cresce: o topo da lista de junho/2026 usa CPUs de 304 cores.

Fonte: <https://www.top500.org/statistics/treemaps/> (atualizar figura para a lista de junho/2026)




TOP 500


ARCHITECTURES




CHIP TECHNOLOGY



INSTALLATION TYPE



ACCELERATORS/CO-PROCESSORS



TOP500 – junho/2026

- **1º lugar:** LineShine – NSCC Shenzhen (China), estreia com 2,198 Exaflop/s no HPL
 - 13.789.440 cores; 5º sistema exascale do mundo
 - Sistema CPU-only: nenhuma GPU no caminho crítico
- **Processador LX2:** 304 cores Armv9 (SVE2/SME) a 1,55 GHz
 - 2 dies × 4 clusters de 38 cores ativos; 228 MB de L2 por pacote
 - Interconexão proprietária LingQi; SO Kylin
- El Capitan cai para 2º; JUPITER Booster (Alemanha) é 5º, com 1,000 Exaflop/s — o primeiro exascale europeu
- Green500: KAIROS (França) lidera com 73,28 Gigaflups/W
- **Lição:** desempenho hoje vem de multiplicar cores e da interconexão, não da frequência

2,198 EF

Exaflop/s no HPL
(LineShine, junho/2026)

304

cores por socket
no processador LX2

13,8 M

cores no sistema

5º


sistema exascale

Armv9

ISA do topo da lista

Fonte: TOP500, 67ª edição, ISC 2026 (Hamburgo) – <https://top500.org/lists/top500/2026/06/>

Cores por chip: 2006 a 2024




Escala logarítmica: cinco ordens de grandeza em menos de 20 anos.

Cores de naturezas diferentes (SPE vetoriais, VLIW, RISC-V, cores de IA) — a comparação é de ordem de grandeza, não de desempenho.




Como ir mais longe?

Tecnologia – suficiente?



Nanosheet-based FETs in imec's logic device roadmap



Chipelets e integração 2.5D / 3D

Por que fatiar o SoC?

- **Rendimento:** dies menores têm menos defeitos — mais chips bons por wafer
- **Nó certo para cada função:** cores em nó avançado, I/O e analógico em nó maduro (mais barato)
- **Reuso:** o mesmo chipelet de CPU atende desktop, servidor e HPC
- **Limite do retículo:** nenhum die monolítico passa de ~800 mm²; chipelets rompem essa barreira

Como reconectar os pedaços?


- **2.5D** — interposer de silício: TSMC CoWoS, Intel EMIB
- **3D** — empilhamento com TSV e hybrid bonding (ex.: AMD 3D V-Cache sobre o die de CPU)
- **UCle** — padrão aberto de interconexão die-to-die; o "PCIe dos chipelets", viabilizando mercado de chipelets de terceiros
- **Consequência** : a NoC não termina mais no die — ela atravessa o encapsulamento


Exemplos em produção:

AMD EPYC (vários CCDs + I/O die) • Intel Core Ultra (tiles / Foveros) • Apple M3 Ultra (UltraFusion) • NVIDIA Blackwell (dois dies no limite do retículo unidos por link de 10 TB/s)

COMO A INDÚSTRIA ESTÁ AUMENTANDO A COMPLEXIDADE DOS IC?

- 1) SIP – System in Package
- 2) 3D Integration
- 3) Wafer scalling






- **Apple M2 Ultra** (2023): 134 bilhões de transistores, 24 cores de CPU
- **Apple M3 Ultra** (2025): 184 bilhões de transistores, 32 cores de CPU e 80 de GPU
 - Construído por **UltraFusion**: dois dies M3 Max unidos por interposer — um MPSoC feito de chiplets

Fontes: apple.com/newsroom (2023 e 2025) — atualizar a figura para o die shot do M3 Ultra

Meteor Lake - Lead Product for Intel 4


Meteor Lake Package



Package Photo



Meteor Lake booted and is up and running!



*Graphics for illustrative purposes only and not to scale.


Meteor Lake with Intel 4 and 3D Foveros packaging technology is up and running

3D NAND architecture

A 3D NAND é quantificada pelo **número de camadas empilhadas no dispositivo**. Quanto mais camadas, maior a densidade de bits — é o mesmo princípio de escalar em Z, e não em X/Y, que motiva a integração 3D em processadores.


- Evolução: 2016 – 48 camadas → 2018 – 64 → 2020 – 96/128 → 2022 – 176/232 → **2024/25 – mais de 300 camadas em produção**
- Os fabricantes (Samsung, SK hynix, Micron, Kioxia/SanDisk) já anunciam roteiros rumo a 1.000 camadas na próxima década

Fontes: semiengineering.com/3d-nand-flash-wars-begin/ ; roadmaps de fabricantes (atualizar figura para uma curva de camadas x ano)



Year	2016-2017		2018-2019		2020-2021	2022-2023
Generation 3D	L48	L64	L96	L128	L256	512
Die size (3b/cell)	256-512 Gb	512Gb – 1Tb	512Gb-2Tb	1-3Tb	2-6 Tb	4-12Tb
Hole CD	65-100	65-100	65-100	65-100	65-100	65-100
Slit pitch (# holes)	4	4	4-8	8	8	8
Vertical pitch	50-70nm	40-60	40-60	40-50	40-50	40-50
BL CD	20	20	20 - 40	~40	~40	~40
Multiple stacks	No	No	No	No	Yes (2-4)	Yes (4-8)

Cerebras – <https://www.cerebras.net/chip>



Wafer-scale × rack-scale

Wafer-scale — Cerebras WSE-3

- **Um wafer inteiro é o chip:** 46.225 mm², 4 trilhões de transistores
- 900.000 cores de IA; 44 GB de SRAM on-chip a 21 PB/s
- Fabric on-wafer de 214 Pb/s; comunicação entre cores em 1 ciclo, sem sair do silício
- **Preço a pagar:** rendimento de fabricação exige redundância de cores; ~23 kW por sistema CS-3; memória limitada ao que cabe no wafer

Rack-scale — NVIDIA GB200 NVL72

- **72 GPUs Blackwell + 36 CPUs Grace** em um único rack, apresentados ao software como um acelerador lógico
- NVLink faz o papel de rede de interconexão em nível de rack
- Escala por replicação — sem limite de área de wafer
- **Preço a pagar:** latência e energia por bit crescem a cada salto (die → encapsulamento → placa → rack)

Os mesmos princípios de NoC reaparecem em cada nível: a hierarquia de interconexão — e não o core — é hoje o principal limitador de desempenho e de energia.

Fontes: Cerebras (Hot Chips 2024 / datasheet CS-3); NVIDIA GB200 NVL72.