

PLANO DE TRABALHO	
Chamada Pública MCT/FINEP/FNDCT Microeletrônica 01/2005	
UBEA - PUC-RS - TETHA	Nº Protocolo: 5

A.1. DADOS CADASTRAIS

A.1.1. PROPONENTE

A.1.1.1. Instituição

Nome: UNIÃO BRASILEIRA DE EDUCAÇÃO E ASSISTÊNCIA		Sigla: UBEA
CNPJ Próprio	Códigos do SIAFI	
Nº: 88.630.413/0001-09	UG Nº: 0	Gestão Nº: 0

Endereço: AV. IPIRANGA 6681 PRÉDIO 1 - 4º ANDAR SALA 405		Bairro: PARTENON	
Cidade: PORTO ALEGRE	UF: RS	CEP: 90619-900	Caixa Postal: 1429
Telefone: 5133203571, 33203571, 33203571		Fax: 5133203854, 33203854, 33203854	
Email: CONTABILIDADE@PUCRS.BR		URL: WWW.PUCRS.BR	

Natureza Jurídica: ASSOCIAÇÃO (CONDOMÍNIO, IGREJA, ENTIDADE CLASSISTA, ETC)	
Atividade Econômica Predominante: 80.30-6 Educação superior	
Nº Empregados/Funcionários: 6747	Receita anual: 433.323.372,00

A.1.1.2. Dirigente

Nome: JOAQUIM CLOTET MARTÍ		Cargo: REITOR
CPF: 554.719.000-49	RG: 9045524916	Orgão Expedidor: SSPRS

Endereço Residencial: AV. IPIRANGA, 6681 PRÉDIO 1 5º ANDAR		Bairro: PARTENON	
Cidade: PORTO ALEGRE	UF: RS	CEP: 90619-900	Email: REITORIA@PUCRS.BR
Telefone: 33203500, 33203500, 33203500, 5133203509, 33203509, 33203509, 33203501, 33203501, 33203501, 33203509, 33203509, 33203509		Fax: 33203540, 33203540, 33203540, 5133391564, 33201564, 33201564, 33203500, 33203500, 33203501, 33391564, 33391564, 33391564	

PLANO DE TRABALHO	
Chamada Pública MCT/FINEP/FNDCT Microeletrônica 01/2005	
UBEA - PUC-RS - TETHA	Nº Protocolo: 5

A.1. DADOS CADASTRAIS

A.1.2. EXECUTOR

A.1.2.1. Instituição

Nome: UNIÃO BRASILEIRA DE EDUCAÇÃO E ASSISTÊNCIA		Sigla: PUC-RS
CNPJ Vinculado	Códigos do SIAFI	
Nº: 88.630.413/0002-81	UG Nº: 0	Gestão Nº: 0

Endereço: AV. IPIRANGA, 6681 - PRÉDIO 1		Bairro: PARTENON	
Cidade: PORTO ALEGRE	UF: RS	CEP: 90619-900	Caixa Postal: 1429
Telefone: 5133203509, 33203509, 33203500, 33203500, 33203500, 33203680, 33203680, 33203500, 33203500, 33203500, 33203500		Fax: 5133203900, 33203900, 33203540, 33203540, 33203540, 0, 0, 33203500, 33203683, 33203683, 33203683	
Email: PROAF@PUCRS.BR		URL: WWW.PUCRS.BR	

Natureza Jurídica: ENTIDADES SEM FINS LUCRATIVOS	
Atividade Econômica Predominante: 80.30-6 Educação superior	
Nº Empregados/Funcionários: 3315	Receita anual: 282.851.111,00

A.1.2.2. Dirigente

Nome: PAULO ROBERTO GIRARDELLO FRANCO		Cargo: PROFESSOR
CPF: 024.776.610-00	RG: 7010847155	Orgão Expedidor: SSPRS

Endereço Residencial: AV IPIRANGA, 6681 PRÉDIO 1 4º ANDAR		Bairro: PARTENON	
Cidade: PORTO ALEGRE	UF: RS	CEP: 90619-900	Email: PFRANCO@PUCRS.BR
Telefone: 5133203704	Fax: 5133203604		

A.1.2.4. Vínculo do Executor UNIÃO BRASILEIRA DE EDUCAÇÃO E ASSISTÊNCIA:

Nome: PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO GRANDE DO SUL		Sigla: PUCRS
CNPJ: 88.630.413/0002-81		

Endereço: AV. IPIRANGA, 6681		Bairro: PARTENON	
Cidade: PORTO ALEGRE	UF: RS	CEP: 90619-900	Caixa Postal: 1429
Telefone:	Fax:		
Email: gabreit@pucrs.br	URL: www.pucrs.br		

PLANO DE TRABALHO	
Chamada Pública MCT/FINEP/FNDCT Microeletrônica 01/2005	
UBEA - PUC-RS - TETHA	Nº Protocolo: 5

A.1. DADOS CADASTRAIS**A.1.4. INTERVENIENTE(S)**

A.1.4.1. Instituição

Nome: TERACOM TELEMATICA LTDA		Sigla: TER
CNPJ Próprio	Códigos do SIAFI	
Nº: 02.820.966/0001-09	UG Nº:	Gestão Nº:

Endereço: AVENIDA FRANCA N. 735		Bairro: NAVEGANTES	
Cidade: PORTO ALEGRE	UF: RS	CEP: 90230-220	Caixa Postal:
Telefone: 5133580100	Fax: 5133580101		
Email: COMERCIAL@DATACOM-TELEMATICA.COM.BR	URL: WWW.DATACOM-TELEMATICA.COM.BR		

Natureza Jurídica: SOCIEDADE POR QUOTAS DE RESPONSABILIDADE LIMITADA	
Atividade Econômica Predominante:	
Nº Empregados/Funcionários: 103	Receita anual: 23.327.004,00

A.1.4.2. Dirigente

Nome: TÁSSILO LUIZ KÄLBERER PIRES		Cargo: DIRETOR
CPF: 480.666.640-87	RG: 55364	Orgão Expedidor: CREA

Endereço Residencial: AV. FRANÇA, 735		Bairro: NAVEGANTES	
Cidade: PORTO ALEGRE	UF: RS	CEP: 90230-220	Email: tassilo@datacom-telematica.com.br
Telefone:	Fax:		

PLANO DE TRABALHO	
Chamada Pública MCT/FINEP/FNDCT Microeletrônica 01/2005	
UBEA - PUC-RS - TETHA	Nº Protocolo: 5

A.3. DADOS DO PROJETO

A.3.1. DESCRIÇÃO DO PROJETO

Título do Projeto: CIRCUITO PARA TRANSPORTE DE DADOS ETHERNET/IP SOBRE REDES DE ALTA VELOCIDADE PDH/SDH	Sigla: TETHA
Prazo Execução: 18 Meses	

Objetivo Geral (Objeto da Proposta):

Os produtos com tecnologia de transporte mediante uso do protocolo IP são a base da infra-estrutura utilizada para o atendimento da crescente demanda por serviços de voz, vídeo e dados banda-larga. → O objetivo da presente proposta é o desenvolvimento de módulos de propriedade intelectual para transporte de tráfego IP sobre redes de alta velocidade, empregando redes Ethernet nas camadas de protocolo inferiores. A propriedade intelectual desenvolvida será utilizada diretamente em produto da TERACOM, com aumento da competitividade dos produtos no mercado externo e interno, atendido em grande parte por equipamentos importados. A propriedade intelectual desenvolvida será composta por módulos integrados em um dispositivo configurável do tipo FPGA e validados em hardware. Ao final do projeto será gerado o conjunto de máscaras de layout necessárias para a fabricação de um circuito integrado específico (ASIC), que deverá ser encaminhado para prototipação em um projeto multi-usuário (PMU).

Metas Físicas:

- 1 - Documentação de especificação dos módulos MAC, SWITCH, GFP, HSI e MAPPER e do sistema TETHA
- 2 - Protótipo em FPGA contendo os módulos MAC e GFP
- 3 - Protótipo em FPGA contendo os módulos MAPPER e HSI
- 4 - Validação funcional do módulo SWITCH
- 5 - Protótipo do módulo SWITCH validado em FPGA
- 6 - Protótipo em FPGA dos módulos MAC, GFP, MAPPER e HSI
- 7 - Protótipo do sistema TETHA em FPGA
- 8 - Teste do protótipo do produto TERACOM contendo instância do sistema TETHA
- 9 - Produto TERACOM contendo o sistema TETHA implementado em FPGA
- 10 - Máscaras do produto TETHA prontas para serem enviadas à foundry

Justificativa Resumida:

A TERACOM e a PUCRS interagem desde Abril de 2002 através de um convênio de cooperação técnica e científica. No escopo específico do presente projeto, foram executados ou estão em andamento dois Termos Aditivos voltados para a geração de módulos de comunicação de dados para operar em redes determinísticas, de pacotes ou multiplexadas no tempo. → A crescente demanda por serviços de banda-larga e a convergência de vídeo, voz e dados em plataformas de telefonia, cabo e fibra ótica têm promovido um rápido crescimento da infra-estrutura de transporte e roteamento IP. A tecnologia empregada deve atender tanto o transporte de dados sobre redes em implantação quando redes legadas. → A TERACOM desenvolve e produz equipamentos voltados para o mercado de telecomunicação com tecnologia nacional e alto grau de nacionalização. A linha de produtos compreende equipamentos de acesso e transporte em cabo e fibra ótica com tecnologia PDH e SDH desenvolvida na empresa, e um completo sistema de gerência de rede. Os equipamentos e sistemas de gerência de redes da TERACOM são utilizados em larga escala pelas operadoras de telefonia brasileiras. → Atualmente o desenvolvimento de equipamentos voltados ao transporte de dados IP sobre redes de cabo e fibra ótica exigem a utilização de "chip-sets" ou propriedade intelectual de elevado custo e pouca facilidade de personalização. Não existem alternativas disponíveis no mercado nacional que atendam as recomendações e tendências internacionais. → O domínio da tecnologia de transporte IP sobre redes PDH e SDH utilizando protocolo de encapsulamento GFP e facilidades de comutação permitirá oferecer produtos altamente competitivos no mercado interno e externo, tanto pela redução de custo quanto pelas facilidades de personalização e adequação às necessidades dos clientes, bem como pela aderência às normas e recomendações que regulamentam os produtos de telecomunicação. → O desenvolvimento e fabricação dos produtos utilizando FPGAs resulta em grande flexibilidade dos produtos, a medida que novos protocolos podem ser suportados pelos equipamentos com atualização do firmware no campo, sem alteração do hardware. Ao final

do projeto, serão desenvolvidas máscaras para fabricação de um ASIC visando avaliar os ganhos de desempenho que podem ser assim auferidos.

PLANO DE TRABALHO		
Chamada Pública MCT/FINEP/FNDCT Microeletrônica 01/2005		
UBEA - PUC-RS - TETHA		Nº Protocolo: 5

B.1. CRONOGRAMA FÍSICO

META FÍSICA: 1 - Documentação de especificação dos módulos MAC, SWITCH, GFP, HSI e MAPPER e do sistema TETHA

ATIVIDADES:	INDICADOR FÍSICO DE EXECUÇÃO	Duração Prevista	
		Início	Fim
1 - Detalhamento da especificação do sistema TETHA	Documento contendo a especificação do sistema TETHA	1	2
2 - Detalhamento da estrutura interna dos módulos contidos na especificação do sistema TETHA	Documentação da especificação dos módulos MAC, HSI, MAPPER e GFP	2	3
3 - Treinamento dos estagiários, engenheiros e bolsistas	Equipe treinada em: uso de HDLs, prototipação em FPGAs, transmissão síncrona/assíncrona e Ethernet	1	2

META FÍSICA: 2 - Protótipo em FPGA contendo os módulos MAC e GFP

ATIVIDADES:	INDICADOR FÍSICO DE EXECUÇÃO	Duração Prevista	
		Início	Fim
1 - Geração do módulo MAC a partir de módulo previamente desenvolvido na TERACOM	Descrição VHDL do módulo MAC	2	3
2 - Geração do módulo GFP a partir de módulo previamente desenvolvido na PUC-RS	Descrição VHDL do módulo GFP	2	3
3 - Prototipação em FPGA dos módulos MAC e GFP e sua integração	Protótipo funcional dos módulos MAC e GFP integrados em FPGA	3	4
4 - Validação funcional do módulo MAC	Módulo MAC validado por simulação funcional↵»	3	4
5 - Validação funcional do módulo GFP	Módulo GFP validado por simulação funcional↵»	3	4

META FÍSICA: 3 - Protótipo em FPGA contendo os módulos MAPPER e HSI

ATIVIDADES:	INDICADOR FÍSICO DE EXECUÇÃO	Duração Prevista	
		Início	Fim
1 - Desenvolvimento em linguagem de descrição de hardware do módulo MAPPER	Módulo MAPPER descrito em VHDL	4	5
2 - Desenvolvimento em linguagem de descrição de hardware do módulo HSI	Módulo HSI descrito em VHDL	4	5

PLANO DE TRABALHO	
Chamada Pública MCT/FINEP/FNDCT Microeletrônica 01/2005	
UBEA - PUC-RS - TETHA	Nº Protocolo: 5

B.1. CRONOGRAMA FÍSICO

META FÍSICA: 3 - Protótipo em FPGA contendo os módulos MAPPER e HSI

ATIVIDADES:	INDICADOR FÍSICO DE EXECUÇÃO	Duração Prevista	
		Início	Fim
3 - Prototipação dos módulos MAPPER e HSI e sua integração	Protótipo em FPGA dos módulos MAPPER e HSI integrados	5	6
4 - Validação funcional do módulo MAPPER	Módulo MAPPER validado por simulação funcional	5	6
5 - Validação funcional do módulo HSI	Módulo HSI validado por simulação funcional	5	6

META FÍSICA: 4 - Validação funcional do módulo SWITCH

ATIVIDADES:	INDICADOR FÍSICO DE EXECUÇÃO	Duração Prevista	
		Início	Fim
1 - Estudo e desenvolvimento em linguagem de descrição de hardware do módulo SWITCH	Módulo SWITCH validado funcionalmente por simulação	6	8
2 - Integração e depuração dos módulos já desenvolvidos (MAC, GFP, MAPPER e HSI)	Validação funcional dos módulos MAC, GFP, MAPPER e HSI integrados	7	10

META FÍSICA: 5 - Protótipo do módulo SWITCH validado em FPGA

ATIVIDADES:	INDICADOR FÍSICO DE EXECUÇÃO	Duração Prevista	
		Início	Fim
1 - Prototipação do módulo SWITCH em FPGA	Protótipo do módulo SWITCH em FPGA	8	10

META FÍSICA: 6 - Protótipo em FPGA dos módulos MAC, GFP, MAPPER e HSI

ATIVIDADES:	INDICADOR FÍSICO DE EXECUÇÃO	Duração Prevista	
		Início	Fim
1 - Integração dos módulos do sistema TETHA, excluindo o módulo SWITCH	Protótipo funcional em FPGA no kit de desenvolvimento, contendo MAC, GFP, MAPPER e HSI	11	12
2 - Validação do sistema TETHA com o hardware do protótipo desenvolvido, excluindo o módulo SWITCH→»	Subsistema prototipado em FPGA com funcionalidade ampla, contendo MAC, GFP, MAPPER e HSI	13	14

PLANO DE TRABALHO	
Chamada Pública MCT/FINEP/FNDCT Microeletrônica 01/2005	
UBEA - PUC-RS - TETHA	Nº Protocolo: 5

B.1. CRONOGRAMA FÍSICO

META FÍSICA: 6 - Protótipo em FPGA dos módulos MAC, GFP, MAPPER e HSI

ATIVIDADES:	INDICADOR FÍSICO DE EXECUÇÃO	Duração Prevista	
		Início	Fim
3 - Integração do módulo SWITCH ao sistema TETHA	Módulo SWITCH integrado ao sistema TETHA	11	12
4 - Definição e desenvolvimento do layout do protótipo de hardware	Finalização do layout e encaminhamento da documentação para fabricação da placa	8	10
5 - Depuração do hardware do protótipo	Protótipo funcional	11	12

META FÍSICA: 7 - Protótipo do sistema TETHA em FPGA

ATIVIDADES:	INDICADOR FÍSICO DE EXECUÇÃO	Duração Prevista	
		Início	Fim
1 - Integração de todos os módulos do sistema, prototipando este em FPGA	Sistema TETHA integrado em FPGA	13	15
2 - Validação final do sistema TETHA por simulação	Sistema TETHA validado por simulação	13	15

META FÍSICA: 8 - Teste do protótipo do produto TERACOM contendo instância do sistema TETHA

ATIVIDADES:	INDICADOR FÍSICO DE EXECUÇÃO	Duração Prevista	
		Início	Fim
1 - Implementar protótipo do produto TERACOM em placa de circuito impresso, contendo FPGA de alta densidade de integração onde se encontra o sistema TETHA	Protótipo implementado contendo instância do sistema TETHA	15	17
2 - Depuração do sistema completo no produto da TERACOM	Produto operando conforme especificação	16	18

META FÍSICA: 9 - Produto TERACOM contendo o sistema TETHA implementado em FPGA

ATIVIDADES:	INDICADOR FÍSICO DE EXECUÇÃO	Duração Prevista	
		Início	Fim
1 - Teste do produto em cliente da TERACOM	Teste do produto em cliente realizado com sucesso	18	18

PLANO DE TRABALHO	
Chamada Pública MCT/FINEP/FNDCT Microeletrônica 01/2005	
UBEA - PUC-RS - TETHA	Nº Protocolo: 5

B.1. CRONOGRAMA FÍSICO

META FÍSICA: 10 - Máscaras do produto TETHA prontas para serem enviadas à foundry

ATIVIDADES:	INDICADOR FÍSICO DE EXECUÇÃO	Duração Prevista	
		Início	Fim
1 - Mapeamento do sistema TETHA em ASIC, em tecnologia a ser definida (provavelmente 0.35 microns)	Validação por back-annotation do sistema TETHA	15	16
2 - Desenvolvimento das máscaras do sistema TETHA	Envio das máscaras à foundry	17	18

