# LABORATÓRIO 3 - SIMULAÇÃO DE PORTAS LÓGICAS NAND E NOR

Fernando Gehm Moraes - 31/março/2025

## Objetivo deste laboratório

Analisar a influência do número de **transistores em série** no atraso das portas lógicas e **a posição do chaveamento** (qual entrada está mudando de estado).

## Fazer download dos arquivos necessários ao laboratório

wget https://fgmoraes.github.io//microel/lab3/nand6.sp wget https://fgmoraes.github.io//microel/lab3/nor6.sp wget https://fgmoraes.github.io//microel/lab3/st65.scs

## Arquivo que descreve as portas NAND, de 2 a 6 entradas

Abrir o netlist nand6.sp e observar neste arquivo (na linha 2 há a data de atualização - 30/março/2025):

- Linha 11: processo 65nm
- Linha 14: .param .param wp=0.4 mob=2.45 cload=4fF, onde:
  - wp: dimensão W<sub>P</sub> em μm
  - mob: relação de mobilidade ( $\mu$ n/ $\mu$ p) para esta tecnologia
  - cload: carga de saída de cada porta NAND
- Linha 86: tensão de alimentação (vcc vcc 0 dc 1.0)
- linhas 87 e 88: comandos PWL (geração dos estímulos para as entradas i1 e i2)
- linhas 89 e 92: tensão fixa em '1.0' nas entradas intermediárias da pilha série (i3, i4, i5, i6)
- Linhas 23-30: exemplo de descrição spice da porta lógica NAND3. Transistores P em paralelo, e
  os transistores N em série.

```
.SUBCKT nand3 o1 s1 s2 s3 vcc
M1
    o1 s1 vcc vcc psvtqp w=wp
                                       1=0.06
                                       1=0.06
     o1 s2 vcc vcc psvtqp
                          qw=w
    o1 s3 vcc vcc psvtgp
                                       1=0.06
MЗ
                          qw=w
M10 0 s1 4
              0
                          w='wp*2/mob' 1=0.06
                  nsvtgp
M11
       s3 2
              0
                          w='wp*2/mob' l=0.06
                  nsvtgp
M12
        s2 o1
                          w='wp*2/mob' l=0.06
                  nsvtgp
.ENDS nand3
```

- s2 é a entrada que está variando mais próxima da saída
- s1 é a entrada que está mudando de estado mais próximo de and
- as demais entradas (i3 a i6) ficam em 1, para os transistores N em série conduzirem
- Dimensionamento dos transistores. Para estudarmos o efeito dos transistores em série, manteremos o dimensionamento das portas NAND (2 a 6 entradas) igual ao dimensionamento da porta NAND2


Os transistores P, na porta NAND2, por estarem em paralelo, possuem o mesmo dimensionamento. Neste exemplo: **wp=0.4**  $\mu m$ . Os transistores N, em **série**, devem ter a relação de mobilidade (**mob**) respeitada, devendo ter o dimensionamento de um inversor equivalente, seguindo o princípio do método *logic effort* (inverso da soma dos inversos).

Para a NAND2:

$$W_P = W_N * mob \rightarrow W_N = \frac{W_P}{mob}$$
 
$$\frac{1}{1/W_N + 1/W_N} = \frac{W_P}{mob}$$
 
$$W_N = \frac{W_P * 2}{mob} = \frac{0.4 * 2}{2.45} = 0.326 \text{ (conforme acima: 'wp*2/mob')}$$

# Simulação da porta NAND [6 pt]

- [1 pt] Apresentar as formas de onda com as entradas (I1 e I2) e as saídas das portas lógicas nand de 2 a 6 entradas, como abaixo. Compreender a formas de onda com a descrição dos estímulos. Por exemplo:
  - v1 i1 0 pwl(0 1.0 3n 1.0 3.001n 0 3.25n 0 3.251n 1.0)



Preencher a tabela abaixo para as portas NAND, acessando o arquivo *nand6.measure*. O NETLIST SPICE PRECISA SER COMPLETADO COM AS MEDIDAS DAS NANDS 3 a 6.

N# Entradas	descida_out (ps) <mark>tx_fo</mark>	descida_gnd (ps) <mark>tx_fs</mark>	subida_out (ps) <mark>tx_ro</mark>	subida_gnd (ps ) <mark>tx_rs</mark>
2	<mark>19,0076</mark>	20,4095	<mark>19,4594</mark>	21,5395
3				
4				
5				
6	·			

Observar: t2\_fo ≈ t2\_ro → coerente com o método lógico effort, chaveamentos próximos à saída

#### Os tempos são gerados no arquivo measure, para a nand2

descida\_gnd:t2\_Fs(fall gnd - transição i1próximo à gnd)descida\_out:t2\_Fo(fall out - transição i2 próximo à saída)

subida\_gnd:t2\_Rs(rise, transição em i1)subida\_out:t2\_Ro(rise, transição em i2)

- [1 pt] Plotar um gráfico com 4 curvas, uma para cada coluna da tabela acima. No eixo X teremos o número de entradas, e no eixo Y o atraso em pico-segundos para as 4 curvas. Para cada curva colocar o respectivo rótulo: fall(i1) [corresponde a t2\_Fs], fall(i2) [corresponde a t2\_Fo], rise(i1) [corresponde a t2\_Rs], rise(i1) [corresponde a t2\_Rs]
- 3. [1 pt] Como pode-se explicar o impacto do número de transistores em série no plano N na porta NAND no **tempo de propagação de descida**?
- 4. [0,5 pt] O **tempo de propagação de descida** é mais afetado quando a entrada que varia está próxima de *gnd* ou da *saída*? Explicar a razão.
- 5. [0,5 pt] Porque o **tempo de propagação de subida** aumenta, apesar de os transistores P estarem com o mesmo dimensionamento e em paralelo?
- 6. [1,0 pt] Utilizando o método *logic effort* alterar o dimensionamento dos transistores N de tal forma que o tempo de propagação de **descida próximo à saída** (t2\_2\_fo, ..., t2\_6\_fo) para as 5 portas NAND sejam praticamente iguais (haverá uma diferença de 1,327 ps apenas). Preencha a tabela abaixo.

N# Entradas	descida_out (ps) <mark>tx_fo</mark>	descida_gnd (ps) tx_fs	subida_out (ps) <mark>tx_ro</mark>	subida_gnd (ps ) <mark>tx_rs</mark>
2	19,007	20,4099	19,4611	21,5457
3				
4				
5				
6				

A diferença em **descida\_out** deve ser  $\approx 1.54$  ps. Conferir. O pior tempo foi para na nand4 e o melhor tempo para a nand6 (diferença= t4 fo – t6 fo)

7. [1 pt] Plotar um gráfico com 4 curvas (como na questão 3), usando os tempos obtidos na questão 6. Para cada curva colocar o respectivo rótulo: fall(i1) [corresponde a t2\_Fs], fall(i2) [corresponde a t2\_Fs], rise(i1) [corresponde a t2\_Rs], rise(i1) [corresponde a t2\_Rs]

**Qual dos 4 tempos foi o mais penalizado? Por quê?** Dica: o Wn está aumentando à medida que o número de transistores em série aumenta, mas mantém-se o Wp fixo.

### Simulação da porta NOR [4 pt]

 Completar o netlist para simular portas NOR, de 2 a 6 entradas. Utilizar o arquivo disponibilizado como modelo.

```
* circuitos nor
simulator lang=spectre insensitive=no
include "st65.scs"
simulator lang=spice
```

```
.param Cload=4fF mob=2.45 wn=0.3 wp='2*wn*mob'
```

```
. SUBCKT
            nor2
                  01
                         s1
                               s2
                                     vcc
                                                  1=0.06
M1
      10
            s1
                   VCC
                         VCC
                               psvtgp
                               psvtgp
M2
      01
            s2
                   10
                         VCC
                                                  1=0.06
M10
      0
            s1
                   01
                         0
                               nsvtgp
                                                  1=0.06
M11
      0
            s2
                   01
                         0
                               nsvtgp
                                                  1=0.06
.ENDS nor2
```

```
vcc * Lembrar: entrada sl próxima à vcc e entrada s2 próxima à saída
.SUBCKT nor3 o1 s1 s2 s3
... completar ...
.ENDS nor3
. SUBCKT
             nor4
                    01
                                  s2
                                         s3
                                                      vcc
... completar ...
.ENDS nor4
. SUBCKT
             nor5
                    01
                           s1
                                  s2
                                         s3
                                                      s5
                                                             vcc
... completar ...
.ENDS nor5
. SUBCKT
                           s1
                                  s2
                                         s3
                                                s4
                                                      s5
                                                             s6
             nor6
                    01
                                                                    vcc
... completar ...
.ENDS nor6
** circuito propriamente dito
X1 o2 i1 i2 vcc nor2
X2 o3 i1 i2 i3 vcc nor3
X3 o4 i1 i2 i3 i4 vcc nor4
                                                    i1
X4 o5 i1 i2 i3 i4 i5 vcc nor5
                                                                fall=1
X5 o6 i1 i2 i3 i4 i5 i6 vcc nor6
                                                        .25
                                                        0.0
                                                                                6 ns
                                                                   3ns
                                                                         4 ns
** alimentações
                                                        -.25
1.25
vcc vcc 0 dc 1.0
                                                        1.0
v1 i1 0 pwl(... completar ...)
v2 i2 0 pwl(... completar ...)
                                                                      rise=1
                                                                                         rise=2
                                                    i2
           dc 0
                   ****
                          entradas não utilizadas
           dc 0
                   ****
                          devem estar em 0 (zero)
v4 i4
        0
                                                                            5 ns
                                                                                    7 ns
                                                                                         8.5 ns
v5 i5
        0
           dc 0
                                                        -.25
v6 i6
        0
           dc 0
                                                                           lembrar que o slew
.tran 0.001N 10N
                                                                           (rampa) das entradas i1 e
                                                                           i2 deve ser 1ps.
Cl1 o2 0 Cload
Cl2 o3 0 Cload
Cl3 o4 0 Cload
Cl4 o5 0 Cload
Cl5 o6 0 Cload
.measure tran n2 subida vdd trig v(i1) val=0.5
                                                   td=2n fall = 1 targ v(o2) val=0.5
.measure tran n2 descida vdd trig v(i1) val=0.5
                                                                                       fall = 1
                                                   td=2n rise = 1 targ v(o2) val=0.5
.measure tran n2 subida out trig v(i2)
                                         val=0.5
                                                   td=2n fall = 1 targ v(o2) val=0.5
                                                                                       rise = 2
.measure tran n2 descida out trig v(i2) val=0.5
                                                  td=2n rise = 2 targ v(o2) val=0.5
.measure tran t2 Fs
                       param = '1e12*n2 descida vdd'
.measure tran t2 Fo
                       param = '1e12*n2 descida out'
                       param = '1e12*n2 subida vdd'
.measure tran t2 Rs
.measure tran t2 Ro
                       param = '1e12*n2 subida out'
...completar as medidas para outras NOR...
```

#### **RESPONDER:**

. END

- [1 pt] Apresentar as formas de onda com as entradas (i1 e i2) e as saídas das nor 2 a 6 entradas (questão semelhante à 1 da simulação das portas nand)
- [1 pt] Para as portas NOR fazer uma tabela equivalente à NAND e plotar um gráfico com <u>4 curvas</u>, uma para cada coluna da tabela. No eixo X teremos o número de entradas, e no eixo Y os tempos de propagação.

N# Entradas NOR	descida_out (ps) <mark>tx_fo</mark>	descida_vdd (ps) <mark>tx_fs</mark>	subida_out (ps) <mark>tx_ro</mark>	subida_vdd (ps ) <mark>tx_rs</mark>
2	16,4214	21,5851	14,5271	17,1193
3				
4				
5				
6				

- 3. [0,5 pt] Como pode-se resumir o impacto do número de transistores em série na porta NOR em função do número de transistores em série no plano P no tempo de propagação de subida?
- 4. [0,5 pt] O tempo de propagação de subida é mais afetado guando a entrada que varia está próxima de vcc ou da saída? Explicar a razão.
- 5. [1 pt] Para a NOR2, aumentar o tamanho do transistor N em 25%, que corresponde ao chaveamento da entrada no plano P próximo ao VDD.

M10 nsvtgp w=**'wn\*1.25'** l=0.06


N# Entradas	descida_out (ps)	descida_vdd (ps)	subida_out (ps)	subida_vdd (ps )
NOR	<mark>tx_fo</mark>	<mark>tx_fs</mark>	<mark>tx_ro</mark>	<mark>tx_rs</mark>
2				

Compare com a questão 2, destacando o tempo que mudou. Explicar o resultado.

#### **MATERIAL PARA CONSULTA:**

Livro: RABAEY, 2ª ED, capítulo 6, Seções 6.1 e 6.2.

**WESTE: 4.4.1 Logical Effort:** 



- Several devices in series each with effective channel length Leff can be viewed as a single device of channel
  - length equal to the combined channel lengths of the separate series devices e.g. 3 input NAND: a single device of channel length equal to  $3L_{\rm eff}$  could be used to model the behavior of three series devices each with  $L_{\text{eff}}$  channel length, assuming there is no skew in the
    - increasing gate voltage of the three N pull-down devices. The source/drain junctions between the three devices essentially are assumed as simple zero resistance connections
  - During saturation transient, the bottom two devices will be in their linear region and only the top device will be pinched

## FINAL DO LAB NAND-NO