

PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO GRANDE DO SUL
ESCOLA POLITÉCNICA

PLATAFORMAS VIRTUAIS DE DESENVOLVIMENTO DE SOFTWARE

IAÇANÃ WEBER - FERNANDO GEHM MORAES

JUNHO/2023



Sumário

- Introdução
- Plataformas Virtuais de Desenvolvimento de SW
- OVP
 - Conceitos
 - Modelos
 - API
 - Ferramentas
 - Exemplos

Introdução

Plataformas virtuais (VPs) são mais um método para simulação do seu sistema

Existem 2 tipos de VPs:

- A) Voltadas para o desenvolvimento de HW
- B) Voltadas para o desenvolvimento de SW

Introdução

A) Voltadas para o desenvolvimento de HW

- São direcionados ao desenvolvedor de software
- Complexas – programação de baixo nível de abstração
- Precisão de ciclo de clock
 - Simulação lenta, bem abaixo de 1 MIPS
- Plataforma de desenvolvimento de SW somente após a conclusão do projeto do HW

Introdução

B) Voltadas para o desenvolvimento de SW

- São direcionados ao desenvolvedor de software
- Precisão em nível de instrução (do processador)
 - Simulação completa do sistema em “tempo real” (acima de 1 000 MIPS)
- Análise antecipada de problemas de projeto
 - Consumo de energia (*se instrumentalizado*)
 - Tráfego de barramento
 - Uso de memória
 - Desempenho do sistema

Introdução

Projetar e testar software no início do processo de design está se tornando imprescindível

- Hardware pode ser extremamente complexo ou ainda não estar disponível

Então, propõem-se o uso de Plataformas Virtuais de Desenvolvimento de SW

- Reduzir o *time to market* e os custos no desenvolvimento do software

Usa-se modelagem em nível de sistema


- Para descrever aspectos de hardware em alto nível de abstração

Plataformas Virtuais de Desenvolvimento de Software

Plataformas Virtuais de Desenvolvimento SW

- Descreve-se, em software, um conjunto de modelos de hardware, representando um sistema completo
- Modelos são parametrizáveis:
 - Tamanho da memória
 - Profundidade de *buffer*
 - Tipos de processadores
 - Periféricos associados
- Projetistas de Hardware modelam e configuram a plataforma virtual e a disponibilizam aos desenvolvedores de software

Plataformas Virtuais de Desenvolvimento SW



Plataformas Virtuais de Desenvolvimento SW

❑ Requisito:

- Deve ser possível executar os binários sem necessidade do hardware real

❑ Vantagem:

- Não é necessário fornecer todas as funcionalidades de todos os componentes de HW
- A maioria dos modelos de HW é simples de criar
- Permitem a construção de uma simulação de todo o sistema, incluindo o ambiente com o qual o sistema embarcado interage

Plataformas Virtuais de Desenvolvimento SW

Exemplos de Plataforma Virtual de Desenv. de SW:

- OVP (Open Virtual Platform)
- ArchC (última atualização 2014) - <http://www.archc.org>

ArchC

Architecture Description Language

ArchC is a powerful and modern open-source architecture description language designed at [University of Campinas](#) by the ArchC team in the [Computer Systems Laboratory, Institute of Computing](#).

```

ArchC(mips){
    ac_name DM16M;
    ac_regbank RB32;
    ac_reg npc;
    ac_reg hi, lo;

    ac_wordsize 32;

    ARCH_CTOR(mips) {
        ac_isa("mips_isa.ac");
        set_endian("big");
    };

    type ac_buffer1_unix (archc) ascii:032 hex:20 27 2 30;

    ArchC(mips){
        ac_format Type_R = "Rop:5 Rrs:5 Rrt:5 Rrd:5 Rshamt:5 Rfunc:6";
        ac_format Type_I = "Rop:6 Rrs:5 Rrt:5 Rrd:16:5";
        ac_format Type_J = "Rop:6 Raddr:20";

        ac_instr_type_I> lb, lbu, lh, lhu, lw, lul, lwr;
        ac_instr_type_I> sb, sh, sw, sll, swr;
        ac_instr_type_I> addi, addiu, slli, slliu, andi, ori, xori, lui;
        ac_instr_type_R> add, addu, sub, subu, sll, slliu;
        ac_instr_type_R> instr_and, instr_or, instr_xor, instr_nor;
        ac_instr_type_R> neg, sll, srl, sra, sllv, srlv, sra_v;
        ac_instr_type_R> mult, multu, div, divu;
        ac_instr_type_R> mthi, mthl, mflo, mtiu;
        ac_instr_type_R> j, jal;
        ac_instr_type_R> jr, jalr;

        mips_isa.ac buffer1_unix (archc) ascii:032 hex:20 30 1 414;
    }
}

```

Our goal in designing ArchC is to provide architecture designers with a tool that allows them to rapidly evaluate new ideas in areas such as: processor and ISA design, memory hierarchy, and other aspects of computer architecture research.

The ArchC Team —

Download •

Getting Started •

Open Virtual Platform

OVP

Conceitos

Iniciou em 2008

Ferramenta *open source*, flexível e com licença para 90 dias

Simulação rápida

Configuração de plataformas multiprocessadas homogêneas e heterogêneas é simples

OVP

Conceitos

Três componentes básicos

- **Modelos**

- Consiste em um conjunto de modelos *open-source* de processadores, memórias, periféricos e plataformas que são disponibilizados gratuitamente para serem usados.

- **Ferramentas**

- OVPSim, iGen, ISS, harness

- **APIs**

- Possibilitam a descrição do comportamento de modelos para gerar seu próprio modelo de processadores, memórias, periféricos e plataformas virtuais.
- As APIs são escritas em linguagem C/C++

OVP - Modelos

Modelos

- ❑ OVP disponibiliza várias categorias de modelos:
 - **Processadores** (+/-150 variantes das mais diversas famílias)
 - ARC, ARM, MIPS, PowerPC, Renesas, Altera, Xilinx e OpenRisc.
 - **Memória**
 - ram, rom, cache, etc.
 - **Periféricos**
 - dma, uart, fifo, ethernet, usb, etc.
 - **Plataformas pré-construídas que executam sistemas operacionais**
 - Linux, Android, MQX, Micrium, FreeRTOS e outros

- ❑ Esses modelos são fornecidos como código objeto pré-compilado e geralmente com o código fonte.

Modelos

Todos modelos estão disponíveis na página do OVP para download

- ❑ Cada modelo de processador contém seu *crosscompiler* (deve-se baixar o *toolchain* do modelo requerido)
 - *Toolchain* está disponível para download na mesma seção do modelo, no site do OVP
- ❑ Também é possível criar seu próprio modelo de processador, periférico, etc.
 - usando C/C++ e chamadas para as funções da API OVP

Download

<https://www.ovpworld.org/dlp/>



Open Virtual Platforms - the source of Fast Processor Models & Platforms

[RISC-V](#)
[Documentation](#)
[Demos & Videos](#)
[Downloads](#)
[Forums & Login](#)
[Partners](#)
[Contact](#)
[Home](#)
[About](#)
[Technology](#)
[News](#)
[Models](#)
[Library](#)
[Resources](#)

Quick Links

- ▼ Home
 - Welcome
- ▶ About
- ▶ Technology
- ▶ News
- ▶ Models
- Library
- ▶ Resources

Main Downloads Page (Anonymous)

You are not logged in - so you can browse the downloads, but not actually download. Please [register/login](#) to access the downloads.

This page allows you to see the current, and some previous versions of OVP and allows you to download components.

Please ensure that you only download components that are of the same version to the one you are using.

Do not mix components from different major releases.

If you have problems, please contact us via the [administrator](#).

License Keys. If you need FLEXlm license keys for OVPSim please [visit the licensing key generator page](#) (login required).

Latest release: 20210408.0

The latest current release has been available for 238 days. Please uninstall the previous release before installing the new release or components of it. The changes in this release can be viewed [here](#). **Don't mix releases.**

Changes to Licensing terms for ARM Models

On 1st June 2015 we changed the licensing terms for the Imperas / OVP models of ARM processors. You can read the current license agreement [here](#). Please do take the time to review this as you need to accept these terms to use the models.

OVP Versions available:

OVP Current 20210408.0 [View Downloads](#)

Select one of the versions above and click 'View Downloads' to see what is available to download for that version.

○ [Configure block](#)

[Search](#)

In the News

○ [Configure block](#)

- OpenHW open source CORE-V processor IP: a RISC-V story that leads with verification
- OpenHW Ecosystem Implements Imperas RISC-V reference models for Coverage Driven Verification of Open Source CORE-V processor IP cores
- [More \(71\)](#) ----

Press Releases

○ [Configure block](#)

- Imperas RISC-V reference simulator and model extended for coverage analysis, plus test suite for latest RISC-V Vector

Documentação

<https://www.ovpworld.org/documentation>

OVP Documentation

Installation, Getting Started with OVP, and Cross-Compiling Applications

Writing C Platforms and Modules using the OVP OP API

Simulation Control of Platforms and Modules User Guide

Advanced Simulation Control of Platforms and Modules User Guide

iGen Model Generator Introduction

iGen Platform and Module Creation User Guide

iGen Peripheral Generator User Guide

Using OVP models with OSCI SystemC TLM2.0 platforms to gain 200-500 MIPS performance

Using OVP Fast Processor Models with OVPSim and other simulators

Debugging Applications with GDB running on OVP platforms

Debugging with Imperas eGui running on OVP platforms

Debugging Applications with Eclipse running on OVP platforms

Debugging Applications with INSIGHT running on OVP platforms

Control File User Guide

Creating Behavioral (Peripheral) components using BHM/PPM APIs and adding them to Platforms

Function by function Reference Guide for BHM / PPM APIs.

Creating Instruction Accurate Processor models using the VMI API

VMI Morph Time (VMI MT) API Reference Guide

VMI Run Time (VMI RT) API Reference Guide

VMI Memory Modeled Component (VMI MMC) API Reference Guide

Como Instalar um Modelo

- Modelos e seus *toolchains* são encontrados na página de Download no site do OVP

		Cortex CPUs		
ARM Models				
armm.model		ARM OVP Cortex-M Profile Model	Windows(1.46MB)	Linux(2.12MB)
arm.model		ARM Classic, Cortex-A, and Cortex-R Profile OVP Models	Windows(19.1MB)	Linux(23.56MB)
ARM Toolchains				
armv8-aarch64.toolchain		Linaro GCC and GDB tools	Windows(48.46MB)	Linux(40.84MB)
armv8-aarch32.toolchain		Linaro GCC and GDB tools	Windows(83.99MB)	Linux(91.41MB)
armv7.toolchain		ARM Embedded GCC and GDB tools	Windows(50.1MB)	Linux(64.51MB)

OVP - Ferramentas

iGen

- ❑ Plataformas e modelos podem ser criados usando C/C++ e chamadas para as funções da API OVP
 - Uso de C e API pode ser entediante e propenso a erros.
- ❑ Para facilitar a criação de plataformas e modelos, a Imperas criou o iGen
 - Usa como entrada a descrição do modelo em um script TCL e gera arquivos C e chamadas de API que definem a plataforma/modelo.
 - Maior parte da descrição pode ser escrita em script de entrada iGen
 - Para modelos próprios, o iGen cria a estrutura e fornece as funções para adição dos comportamentos necessários

Entrada:

Modelo
descrito em
script TCL


iGEN Tool

Saída:

Arquivos .c/.h
do
modelo/plat.

ISS – Instruction Set Simulator

- ❑ Permite a execução de arquivos binários de software embarcado “cross-compilados” em qualquer uma das mais de 150 variantes de processadores da biblioteca OVP
- ❑ É possível simular ou ainda anexar um depurador para fins de verificação/validação do software embarcado



Imperas Instruction Set Simulator (ISS)

OVPSim

- ❑ Permite criar plataformas complexas (multiprocessado, memória compartilhada, periféricos)
- ❑ Mecanismo simulador que traduz dinamicamente o código binário para instruções de host x86
- ❑ Código Proprietário da Imperas

OVP - APIs

OVP

APIs

- ❑ As funções das APIs do OVP são responsáveis por instanciar todos os componentes do sistema
 - Processadores
 - Memórias
 - Periféricos

- ❑ São divididas em 3 categorias:
 - Modelagem da plataforma
 - IEM e OP - Open Platforms
 - Modelagem do processador
 - VMI - Virtual Machine Interface
 - Modelagem de periféricos
 - BHM - Behavioral Hardware Modeling
 - PPM - Peripheral Programming Model

❑ Modelagem da plataforma:

- **OP** (Open Platform)
 - Permite criar plataformas de forma hierarquia, definindo as conexões entre seus componentes
 - Controlar plataformas/módulos com “testbench” (*harness*)
 - Criação e instanciação de módulos
 - Processadores, barramentos, memórias e periféricos podem ser interconectados em topologias arbitrárias
 - Permite tanto a criação de um *harness* pelo designer ou a simulação com o harness.exe padrão
 - Não é próprio para simulação em nível de clock o objetivo principal é o desenvolvimento rápido de software embarcado

❑ Modelagem dos processadores

❑ VMI (*Virtual Machine Interface*)

- Utilizada para realizar a descrição do processador
- Pode-se criar novos modelos de processadores
- Suporta qualquer formato de instruções
- O VMI pode ser usado para modelar arquiteturas de 8, 16, 32 e 64 bits e possui extensões para RISC, CISC, VLIW, DSP, etc.
- Um modelo de processador escrito em C usando o VMI basicamente:
 - decodifica a instrução de destino a ser simulada
 - traduz ela em instruções x86
 - executa essas instruções no PC host

OVP

APIs

- ❑ Modelagem dos periféricos
 - PPM (*Peripherals Models*)
 - BHM (*Behavioral Models*)
 - São utilizados para descrição de modelos de comportamento em hardware e software que sejam periféricos ao processador
 - Estes modelos executam em um ambiente protegido, sem comprometer a simulação
 - Junto a estas APIs, há um **mecanismo de escalonamento** baseado em eventos para habilitar modelagem de tempo, eventos e concorrência

OVP

APIs

□ BHM

- Modelagem de comportamento
- Processos, eventos, delays
- Inicializa processos
- Aguarda por evento ou tempo
- Debug através de output

□ PPM

- Modelagem de periféricos
- Interface com a plataforma
- Conexão com barramento
- Conexão com a rede
- Provê callbacks que são chamadas quando o sw acessa posições de memória onde o periférico está habilitado.

Exemplo 1

Single Processor - OR1K

```
$ cd applications
$ make all
$ cd ..
$ ./RUN_fibonacci.sh
```

```
Info -----
Info CPU 'iss/cpu0' STATISTICS
Info   Type                : or1k (generic)
Info   Nominal MIPS        : 100
Info   Final program counter : 0x1948
Info   Simulated instructions: 10,716,781,497
Info   Simulated MIPS       : 1715.0
Info -----
Info
Info -----
Info SIMULATION TIME STATISTICS
Info   Simulated time       : 107.17 seconds
Info   User time            : 6.23 seconds
Info   System time          : 0.02 seconds
Info   Elapsed time         : 6.25 seconds
Info   Real time ratio       : 17.15x faster
Info -----
```


Exemplo 2

Single Processor - ARM

```
$ cd applications
$ make all
$ cd ..
$ ./RUN_fibonacci.sh
```

```
Info -----
Info CPU 'iss/cpu0' STATISTICS
Info   Type                : arm (ARM920T)
Info   Nominal MIPS        : 100
Info   Final program counter : 0x8048
Info   Simulated instructions: 6,185,195,050
Info   Simulated MIPS       : 2612.9
Info -----
Info
Info -----
Info SIMULATION TIME STATISTICS
Info   Simulated time       : 61.85 seconds
Info   User time            : 2.37 seconds
Info   System time          : 0.01 seconds
Info   Elapsed time         : 2.37 seconds
Info   Real time ratio      : 26.13x faster
Info -----
```

OR1K

```
nfo -----
nfo CPU 'iss/cpu0' STATISTICS
nfo   Type                : or1k (generic)
nfo   Nominal MIPS        : 100
nfo   Final program counter : 0x1948
nfo   Simulated instructions: 10,716,781,497
nfo   Simulated MIPS       : 1715.0
nfo -----
nfo
nfo -----
nfo SIMULATION TIME STATISTICS
nfo   Simulated time       : 107.17 seconds
nfo   User time            : 6.23 seconds
nfo   System time          : 0.02 seconds
nfo   Elapsed time         : 6.25 seconds
nfo   Real time ratio      : 17.15x faster
nfo -----
```

ARM

```
Info -----
Info CPU 'iss/cpu0' STATISTICS
Info   Type                : arm (ARM920T)
Info   Nominal MIPS        : 100
Info   Final program counter : 0x8048
Info   Simulated instructions: 6,185,195,050
Info   Simulated MIPS       : 2612.9
Info -----
Info
Info -----
Info SIMULATION TIME STATISTICS
Info   Simulated time       : 61.85 seconds
Info   User time            : 2.37 seconds
Info   System time          : 0.01 seconds
Info   Elapsed time         : 2.37 seconds
Info   Real time ratio      : 26.13x faster
Info -----
```

Exemplo 3

MultiProcessor – ARM

```
$ cd application
$ make all
$ cd ..
$ ./Run_MultiCore2.sh
```

Exemplo 2: SingleCore

```
Info -----
Info CPU 'iss/cpu0' STATISTICS
Info   Type                : arm (ARM920T)
Info   Nominal MIPS        : 100
Info   Final program counter : 0x8048
Info   Simulated instructions: 6,185,195,050
Info   Simulated MIPS       : 2612.9
Info -----

147 %.ARM9T-03-g.o: %.c
148 @ echo "# Compiling ARM9T $<"
149 $(V) $(ARM9T_CC) -c -o $@ $< -DARM9T $(DEF) -O3 -g
150

Info   Simulated time      : 61.85 seconds
Info   User time           : 2.37 seconds
Info   System time        : 0.01 seconds
Info   Elapsed time       : 2.37 seconds
Info   Real time ratio     : 26.13x faster
Info -----

Info -----
Info -----
Info CPU 'iss/cpu0' STATISTICS
Info   Type                : arm (ARM920T)
Info   Nominal MIPS        : 100
Info   Final program counter : 0x8048
Info   Simulated instructions: 4,005,500,292
Info   Simulated MIPS       : 462.0
Info -----

119 %.ARM9T-01-g.o: %.c
120 @ echo "# Compiling ARM9T $<"
121 $(V) $(ARM9T_CC) -c -o $@ $< -DARM9T $(DEF) -O1 -g
122
```

Porque diminuiu a quantidade de instruções?

- Ambos calculam fib(0) .. fib(39)
- O código do fibonacci não foi paralelizado



Exemplo 4

Gerar Plataforma usando *iGen*



module.op.tcl

Simple CPU and Memory



Platform Memory Map

```

19  ihwaddbus -instancename mainBus -addresswidth 32
20
21  ihwaddprocessor -instancename cpu1 \
22      -vendor ovpworld.org -library processor -type or1k -version 1.0 \
23      -variant generic \
24      -semihostname or1kNewlib
25  ihwconnect -bus mainBus -instancename cpu1 -busmasterport INSTRUCTION
26  ihwconnect -bus mainBus -instancename cpu1 -busmasterport DATA
27
28  ihwaddmemory -instancename ram1 -type ram
29  ihwconnect -bus mainBus -instancename ram1 -busslaveport sp1 -loaddress 0x0 -hiaddress 0xffffffff


```

Exemplo 5

Gerar Plataforma usando *iGen* + periférico (UART)

module.op.tcl

Simple CPU Memory UART




```
23 ihwaddbus -instancename mainBus -addresswidth 32
24
25 ihwaddprocessor -instancename cpu1 \
26                 -vendor ovpworld.org -library processor -type or1k -version 1.0 \
27                 -variant generic \
28                 -semihostname or1kNewlib
29 ihwconnect -bus mainBus -instancename cpu1 -busmasterport INSTRUCTION
30 ihwconnect -bus mainBus -instancename cpu1 -busmasterport DATA
31
32 ihwaddmemory -instancename ram1 -type ram
33 ihwconnect -bus mainBus -instancename ram1 -busslaveport sp1 -loadaddress 0x0 -hiaddress 0xffffffff
34
35 ihwaddmemory -instancename ram2 -type ram
36 ihwconnect -bus mainBus -instancename ram2 -busslaveport sp1 -loadaddress 0x20000000 -hiaddress 0xffffffff
37
38 ihwaddperipheral -instancename periph0 -vendor freescale.ovpworld.org -library peripheral -version 1.0 -type KinetisUART
39 ihwsetParameter -handle periph0 -name outfile -value uartTTY0.log -type string
40 ihwconnect -instancename periph0 -busslaveport bport1 -bus mainBus -loadaddress 0x100003f8 -hiaddress 0x100013f7
41
```

Exemplo 6

Gerar Plataforma usando *iGen* - Multicore + Shared Memory

module.op.tcl

Two processors
with local and shared memory



module.op.tcl

```

22 # Sub-System Zero
23 #
24 # add the processor
25 ihwaddprocessor -type or1k -instancename P0 -semihostname or1kNewlib -variant generic
26 # add local memory
27 ihwaddmemory -type ram -instancename localLow0
28 ihwaddmemory -type ram -instancename localHigh0
29 # add the local bus
30 ihwaddbus -instancename bus0 -addresswidth "32"
31 # add the bus bridge
32 ihwaddbridge -instancename bridge0
33 # add connections to bus0
34 ihwconnect -bus bus0 -instancename P0 -busmasterport "INSTRUCTION"
35 ihwconnect -bus bus0 -instancename P0 -busmasterport "DATA"
36 ihwconnect -bus bus0 -instancename localLow0 -busslaveport "sp0" -loadaddress "0x00000000" -hiaddress "0x10ffffff"
37 ihwconnect -bus bus0 -instancename bridge0 -busslaveport "sp0" -loadaddress "0x11000000" -hiaddress "0x11ffffff"
38 ihwconnect -bus bus0 -instancename localHigh0 -busslaveport "sp0" -loadaddress "0x12000000" -hiaddress "0xffffffff"
39 #
40 # Sub-System One
41 #
42 # add the processor
43 ihwaddprocessor -type or1k -instancename P1 -semihostname or1kNewlib -variant generic
44 # add the local memory
45 ihwaddmemory -type ram -instancename localLow1
46 ihwaddmemory -type ram -instancename localHigh1
47 # add the bus
48 ihwaddbus -instancename bus1 -addresswidth "32"
49 # add the bus bridge
50 ihwaddbridge -instancename bridge1
51 # add connections to bus1
52 ihwconnect -bus bus1 -instancename P1 -busmasterport "INSTRUCTION"
53 ihwconnect -bus bus1 -instancename P1 -busmasterport "DATA"
54 ihwconnect -bus bus1 -instancename localLow1 -busslaveport "sp1" -loadaddress "0x00000000" -hiaddress "0x10ffffff"
55 ihwconnect -bus bus1 -instancename bridge1 -busslaveport "sp1" -loadaddress "0x11000000" -hiaddress "0x11ffffff"
56 ihwconnect -bus bus1 -instancename localHigh1 -busslaveport "sp1" -loadaddress "0x12000000" -hiaddress "0xffffffff"
57 #
58 # Shared Resources
59 #
60 # add the shared memory
61 ihwaddmemory -type ram -instancename ramShared
62 # add the shared bus
63 ihwaddbus -instancename busShare -addresswidth "32"
64 # add connections to busShare
65 # bridge master connections mapping from processor sub-systems
66 ihwconnect -bus busShare -instancename bridge0 -busmasterport "mp0" -loadaddress "0x00000000" -hiaddress "0x00ffffff"
67 ihwconnect -bus busShare -instancename bridge1 -busmasterport "mp1" -loadaddress "0x00000000" -hiaddress "0x00ffffff"
68 # connection of shared memory
69 ihwconnect -bus busShare -instancename ramShared -busslaveport "sp0" -loadaddress "0x00000000" -hiaddress "0x00ffffff"

```

Exemplo 7

Custom Harness

harness.c

```
85  int main(int argc, const char *argv[]) {
86      opSessionInit(OP_VERSION);
87      optCmdParserP parser = opCmdParserNew(MODULE_NAME, OP_AC_ALL);
88      cmdParser(parser);
89      opCmdParseArgs(parser, argc, argv);
90      optModuleP mi = opRootModuleNew(&modelAttrs, MODULE_NAME, 0);
91      opRootModuleSimulate(mi);
92      opSessionTerminate();
93
94      return (opErrors() ? 1 : 0);    // set exit based upon any errors
95  }
```

Porque usar o harness customizado???

application.c

```
26 unsigned int trace_fib = 0;
27
28 static int fib(int i) {
29     trace_fib++;
30     return (i>1) ? fib(i-1) + fib(i-2) : i;
31 }
32
33 int main(int argc, char *argv[]) {
34
35     int i;
36     int num = FIB_ITERATIONS;
37
38     printf("starting fib(%d)...\n", num);
39
40     for(i=0; i<num; i++) {
41         printf("fib(%d) = %d\n", i, fib(i));
42     }
43
44     printf("finishing...\n");
45     printf("fib(int i) was called %d times", trace_fib);
46     return 0;
}
```

Quantas vezes esse programa chama a função fib()?

fib(int i) was called 535828550 times

Instrumentalizar o código nem sempre pode ser suficiente, além de impactar no desempenho do programa...

harness.c

Podemos instrumentalizar o harness!

- Ele é o módulo topo da simulação OVP, tendo acesso a todos os recursos da plataforma (processadores, memória, periférico)

Como fazer?

- Uma ideia é observar quantas vezes o processador faz fetch no endereço onde começa a função fib()
- Para descobrir o endereço de fib() vamos fazer o dump do código objeto do programa..
 - `$ or32-elf-objdump -D application.OR1K.elf >> application.S`

```

297 00000f2c <_fib>:
298      f2c:  9c 21 ff d4      l.addi r1,r1,0xffffffffd4
299      f30:  d4 01 10 04      l.sw 0x4(r1),r2
300      f34:  9c 41 00 2c      l.addi r2,r1,0x2c
301      f38:  d4 01 48 00      l.sw 0x0(r1),r9
302      f3c:  d7 e2 1f fc      l.sw 0xfffffffffc(r2),r3

```

- Vendo o assembly, facilmente descobrimos que o endereço de fib() é 0x0F2C
- Agora vamos instrumentalizar o HARNESS!!!

harness.c

Podemos instrumentalizar o harness!

- Ele é o módulo topo da simulação OVP, tendo acesso a todos os recursos da plataforma (processadores, memória, periférico)

```

85 static OP_MONITOR_FN(fib_fetch_CB) {
86     trace_fib++;
87     return;
88 }
89
90 int main(int argc, const char *argv[]) {
91     opSessionInit(OP_VERSION);
92     optCmdParserP parser = opCmdParserNew(MODULE_NAME, OP_AC_ALL);
93     cmdParser(parser);
94     opCmdParseArgs(parser, argc, argv);
95     optModuleP mi      = opRootModuleNew(0, 0, 0);
96     optModuleP ui      = opModuleNew(mi, MODULE_DIR, MODULE_INSTANCE, 0, 0);
97
98     // gets the processor
99     optProcessorP proc = opProcessorNext(ui, NULL);
100
101     // pre simulate
102     opRootModulePreSimulate(mi);
103
104     // add a fetch monitor to the processor
105     opProcessorFetchMonitorAdd(proc, 0x0f2c, 0x0f2c, fib_fetch_CB, "fib_trace");
106
107     // Simulate the loaded module
108     opRootModuleSimulate(mi);
109     opMessage("I", "Harness", "fib(int i) was called: %d times", trace_fib);
110     FINISHING...
111     Info (Harness) fib(int i) was called: 535828550 times
112
113     return (opErrors() ? 1 : 0); // set exit based upon any errors
114 }
115

```

Trabalho OVP

OBJETIVO: exercitar a modelagem de um periférico utilizando a plataforma OVP.

- Deve ser desenvolvido um periférico que irá trabalhar junto com processador, fazendo aceleração de computação.
- Portanto, além de modelar o periférico, será desenvolvida uma aplicação capaz de se comunicar com este periférico
- A aplicação deve realizar uma convolução de matrizes
- A operação de convolução deve ser executada pelo periférico desenvolvido pelos alunos

Trabalho OVP - Peripheral

Criar o **Makefile** no diretório do periférico

```
IMPERAS_HOME := $(shell getpath.exe "$(IMPERAS_HOME)")  
  
include $(IMPERAS_HOME)/ImperasLib/buildutils/Makefile.pse
```

Modelar o periférico utilizando como base o arquivo “**checkSum.c.igen.stubs**” que deve ser renomeado para “**checkSum.c**”



Trabalho OVP - Peripheral


Instanciar o periférico no `module.tcl`

```
20
21 # add the peripheral
22 ihwaddperipheral -instancename checksum0 -modelfile peripheral/pse.pse
23 ihwconnect -instancename checksum0 -busslaveport DMAC -bus bus0 -loadaddress 0x80000000 -hiaddress 0x8000000B
24 ihwconnect -instancename checksum0 -busmasterport MREAD -bus bus0
25
```

Adicionar os registradores mapeados em memória na aplicação...

```
// defines the peripheral base address
#define CHECKSUM_BASE ((unsigned int *)0x80000000)

// defines the memory mapped registers
volatile unsigned int *cs_address    = CHECKSUM_BASE + 0x0;
volatile unsigned int *cs_status     = CHECKSUM_BASE + 0x1;
volatile unsigned int *cs_checkSum   = CHECKSUM_BASE + 0x2;
```




WF: Set of filters $w(f,c)$

Trabalho OVP - Peripheral

Para maiores detalhes da utilização do periférico, veja o exemplo checksum disponibilizado.

1. Aplicação de que codifique e decodifique uma mensagem em um sistema multiprocessado com memória compartilhada utilizando um periférico para executar a codificação e a decodificação.
2. A aplicação deve ler a mensagem de um arquivo. A aplicação **DEVE** ser capaz de tratar mensagens de qualquer tamanho.
3. Fazer um pequeno relatório comentando o código e providenciar um .zip contendo um cenário pronto para execução.



Trabalho OVP - Peripheral

Como gerar um periférico?


```

1  imodelnewperipheral -name checkSum \
2      -constructor constructor \
3      -destructor destructor \
4      -vendor gaph \
5      -library peripheral \
6      -version 1.0
7
8  iadddocumentation -name Description \
9      -text "A OVP checkSum peripheral"
10
11 #####
12 # Master read and write ports
13 #####
14 imodeladdbusmasterport -name "MREAD" -addresswidth 32
15
16 #####
17 ## A slave port on the processor bus
18 #####
19 imodeladdbuslaveport -name DMAC -size 12 -mustbeconnected
20
21 # Address block
22 imodeladdaddressblock -name ab -port DMAC -offset 0x0 -width 32 -size 12
23
24 # 8 bit control registers
25 imodeladdmmregister -addressblock DMAC/ab -name address -readfunction address_R -writefunction address_W -offset 0
26 imodeladdmmregister -addressblock DMAC/ab -name statusCS -readfunction statusCS_R -writefunction statusCS_W -offset 4
27 imodeladdmmregister -addressblock DMAC/ab -name checkSum -readfunction checkSum_R -writefunction checkSum_W -offset 8
28

```


```
igen.exe --batch checkSum.tcl --writtec checkSum
```

Trabalho OVP - Sort Shared Memory



1. Aplicação de *sorting* em sistema multiprocessado com memória compartilhada utilizando o paradigma de mestre-escravo e *Binary Tree Reduction*.
2. A aplicação deve aceitar qualquer tamanho de vetor. A aplicação **DEVE** ser capaz de tratar vetores de tamanho que **não** seja divisível pelo número de tarefas. *Por exemplo*, a aplicação deve ser capaz de ordenar um vetor de 103 posições em um sistema de 8 processadores.
3. Fazer um pequeno relatório comentando o código e providenciar um .zip contendo um cenário pronto para execução.

Organizar vetor de 1E6 elementos usando QuickSort() levou 162 minutos. Usando divisão e conquista com 8 processadores levou 21 min.



Trabalho OVP - Instruction Counting

Este trabalho tem por objetivo a instrumentalização do harness.c para gerar um relatório da quantidade de cada tipo de instrução que o processador utilizou para a execução de um determinado programa.

1. Modificações no harness de forma a criar uma instrumentalização capaz de contar as instruções (separadas em categorias) que foram executadas pela aplicação.
2. Ao final da execução o harness deve imprimir um relatório em formato de texto contendo as informações relativas à execução do programa.
3. Fazer um pequeno relatório comentando o código e providenciar um .zip contendo um cenário pronto para execução.