# TUTORIAL PARA SÍNTESE STANDARD-CELLS UTILIZANDO CADENCE (28 nm)

Atualizado em - 06/nov/2023

1

#### Objetivo deste laboratório:

Compreender o fluxo de projeto *standard cells* Simulação RTL, simulação com *netlist*, simulação com anotação de atraso de roteamento Executar a síntese lógica e física

#### Após executar o laboratório, pesquise e responda (entregar as respostas no dia da segunda avaliação):

- 1. Qual a finalidade das três simulações executadas no fluxo standard-cells (RTL, netlist, com SDF)?
- 2. Qual a função dos arquivos com extensão **LEF**, e qual o significado desta sigla? Qual a função dos arquivos com extensão **LIB**, e qual o significado desta sigla?
- 3. Modifique a frequência utilizada na síntese lógica (constraint/busca\_padrao.sdc) e preencha a tabela abaixo:

Frequência	N# de portas lógicas	Slack (ps)
250 MHz		
500 MHz	753	74
1 GHz		
1.5 GHz		

Com o aumento da frequência, como se comporta o número de portas lógicas (aumenta ou diminui? Por quê?). Com o aumento da frequência, como se comporta o *slack time* (aumenta ou diminui? Por quê?).

- 4. A síntese lógica utiliza três comandos de síntese: syn\_generic / syn\_map / syn\_opt. Qual o objetivo de cada comando? (dica para iniciar a resposta: man syn\_generic ou help syn\_generic no terminal do genus).
- 5. No arquivo load.tcl (síntese lógica) há o comando para ativar o modo PLE (physical layout estimator):

```
#Set PLE
set_db interconnect_mode ple
```

Execute ao final da síntese lógica: report\_ple. O que ele indica? Porque é importante ativar o modo PLE durante a síntese lógica?

6. Modifique o arquivo de síntese lógica, de forma que estes três comandos sejam como abaixo. Preencher a tabela abaixo e discutir os novos resultados.

```
syn_generic -create_floorplan -physical
syn_map -physical
syn_opt -incremental
```

Frequência	N# de portas lógicas	Slack (ps)
500 MHz		
1.0 GHz		

7. Porque na síntese física a geração do *floorplan* deve-se ter uma densidade inferior a 100%, como no comando utilizado neste laboratório?

```
##Generating square floorplan (1) with 85% of density (0.85) with 3um margins
create_floorplan -site CORE12T -core_density_size 1 0.85 3 3 3
```

- 8. Qual a função da etapa *clock tree synthesis* na síntese física (comando **ccopt\_design**)? Por que esta etapa é importante no fluxo de projeto?
- 9. Qual a função das filler cells no projeto físico?
- 10. Qual a tendência do slack time após a síntese física? Explicar este comportamento.

## Arquivos do projeto (detector de padrão)

- Conectar-se ao servidor paxos: ssh -X <usuário>@paxos.inf.pucrs.br
- Baixar o arquivo de distribuição:
  wget <a href="https://fgmoraes.github.io/testa\_padrao28nm.tar">https://fgmoraes.github.io/testa\_padrao28nm.tar</a>

▲ Descompactar o arquivo: tar -xvf testa\_padrao28nm.tar

Abaixo está a estrutura da distribuição, a qual contém três diretórios principais:

```
busca padrao.vhd
                                         código VHDL do circuito
rtl
file list.f
                                         script de simulação RTL
sdf
    file list.f
                                         script de simulação com atraso de fios
  — sdf cmd.cmd
synth

    file list.f

                                         script de simulação com o netlist da síntese física
tb
__ tb_padrao.vhd
comandos_genus.tcl
                                         script de síntese lógica
comandos_innovus.tcl
                                         script de síntese física
constraint
    busca padrao.sdc
                                         restrições de temporização
└─ load.tcl
                                         parâmetros para a síntese lógica (tecnologia de 28 nm)
physical
                                         scripts parciais para a síntese física
 - 1_init.tcl
                                         primeira linha aponta para o arquivo de configuração do netlist
                                        definição do roteamento de alimentação e polarização das células
  - 2_power_plan.tcl
 - 3_pin_clock.tcl
                                        posicionamento dos pinos de E/S e geração da árvore de clock
   4_nano_route.tcl
                                        roteamento
  - 5 fillers reports.tcl
                                         inserção das células de preenchimento
```

# ETAPA 1 – Simulação RTL com o simulador xrun

Configurar o ambiente e ir para o diretório de simulação RTL:

```
source /soft64/source_gaph
module load xcelium
cd sim/rtl
```

Observar o script de simulação file\_list.f:


```
-smartorder -work work -V93 -top user_logic_tb -notimingchecks -gui -access +rw ../../rtl/busca_padrao.vhd ../tb/tb_padrao.vhd
```

#### onde:


- -smartorder indica que o compilador deve reconhecer a ordem hierárquica das descrições fornecidas
- -work define o nome da biblioteca onde serão armazenados os módulos compilados
- -V93 habilita características do VHDL93, como evitar a declaração de componentes
- ♣ -top topo da hierarquia do projeto (user\_logic\_tb entidade do test\_bench)
- -notimingchecks desabilita verificações de timing
- ♣ -gui habilita modo gráfico
- -access +rw acesso aos sinais internos do circuito para exibição

Executar o seguinte comando para inicializar a simulação: xrun -f file list.f


A ferramenta *xrun* irá compilar e elaborar o projeto. A interface do simulador é aberta. Selecionando-se o *top* (USER\_LOGIC\_TB) tem-se os sinais da entidade, os quais podem ser enviados para uma *waveform*, clicando no local indicado.



Inserir os sinais do **top** na waveform e executar por 2 µs, digitando no console do simulador:



Clicar no sinal de "=" para fazer um zoom dos 2 µs de simulação, e depois com as barras verticais de "Baseline" e "TimeA" fazer um zoom entre 1,2 microssegundos e 1,3 microssegundos:



Para este circuito deve-se observar o sinal *user\_int* (interrupção gerada pelo UUT), e depois os dados em *IP2bus\_Data*. A interpretação destes dados são: 2 matches do padrão a ser pesquisado em uma dada imagem, nos endereços (1,2) e (A,A).

Para sair, menu File → Exit SimVision

Ao sair do simulador recomenda-se apagar arquivos temporários: xrun -clean

#### ETAPA 2 - Síntese Lógica

Para a síntese lógica é utilizada a ferramenta genus da CADENCE. <u>Não</u> executar o genus com a opção '&', pois a ferramenta tem um shell interno. Configurar o ambiente e ir para o diretório de síntese:

cd ../../synthesis module load genus genus -gui

Na interface gráfica poderão ser acompanhados as respostas dos comandos inseridos no *shell* do *genus*. Os comandos necessários para a correta síntese do projeto estão disponíveis no arquivo "comandos\_genus.tcl" e deverão ser inseridos sequencialmente no *shell* do *genus*.

A lista de comandos está dividida em 5 grupos distintos (copie e cole os comandos no shell do genus).

#### 1. Configuração do ambiente de síntese e compilação do projeto


Abrir o arquivo *load.tcl*. Este é o arquivo que define os LIB e LEF files, e definições gerais para a síntese lógica. Usarem os a biblioteca 28 nm da STMicroelectronics.


A *captable* define a condição operacional. A *captable* é um arquivo que contém valores de resistência e capacitância usadas para modelar as interconexões do projeto. Essa informação é usada quando a ferramenta de síntese extrair os fios de roteamento, para realizar análises de *timing* e *power*.

Digite os três abaixo no shell do genus:

include ./constraint/load.tcl read\_hdl -vhdl busca\_padrao.vhd elaborate busca\_padrao

O resultado após executar esse bloco de comandos é dado na janela gráfica do *genus*. Navegar pelo visualizador de esquemáticos. Conforme pode ser observado, o projeto foi elaborado para funções definidas nas bibliotecas instanciadas na descrição, *ands*, *ors*, etc. Selecionar "schematic view (Module) > in Main". Faça um zoom em uma região para visualizar as portas lógicas.





#### 2. Restrições do projeto.

Abrir o arquivo de restrições "../constraint/busca\_padrao.sdc" e observar seus comandos.

- A Os dois primeiros comandos definem variáveis internas da ferramenta.
- △ O comando create clock define quem é o clock do circuito e o período desejado (2.0 ns)
- O comando set\_false\_path evita que o reset seja utilizado na análise de atraso
- △ O comando set\_load define a carga nas saídas do circuito

Com essas informações, a ferramenta de síntese pode escolher o ganho/tamanho das células que serão instanciadas no projeto. No *shell* do *genus* digite o segundo comando:

```
read_sdc ./constraint/busca_padrao.sdc
```

Como resultado desse comando, deve-se obter a seguinte saída:

```
Statistics for commands executed by read_sdc:

"all_inputs" - successful 1 , failed 0 (runtime 0.00)

"all_outputs" - successful 2 , failed 0 (runtime 0.00)

"create_clock" - successful 1 , failed 0 (runtime 0.00)

"get_ports" - successful 2 , failed 0 (runtime 0.00)

"set_false_path" - successful 1 , failed 0 (runtime 0.00)

"set_input_delay" - successful 1 , failed 0 (runtime 0.00)

"set_load" - successful 1 , failed 0 (runtime 0.00)

"set_output_delay" - successful 1 , failed 0 (runtime 0.00)

"set_units" - successful 1 , failed 0 (runtime 0.00)
```


Que indica que as constraints foram geradas corretamente.

#### 3. Síntese lógica otimizada

No shell do genus digite os comandos abaixo para a realização da síntese lógica:

```
syn_generic
syn_map
syn_opt
```

Esse passo realiza a síntese **optimizada** para o projeto, otimizando o projeto elaborado, para a biblioteca de células de 28 nm.



#### 4. Relatórios

report\_area: a coluna "Instance" indica o circuito, a coluna "xi" o número de células utilizadas, a coluna "cell area" a área dessas células e a coluna "net area" uma estimativa da área de fios que será necessária. Notar que neste circuito forma utilizadas 753 células (portas lógicas).

```
Module
                   Cell Count Cell Area Net Area
                                                   Total Area
busca_padrao
                                962.717 457.369
                                                     1420.086
```

report gates: apresenta todas as portas lógicas utilizadas no projeto.

```
6.528
C12T28SOI_LR_OAI222X3_P0
                                                C28SOI SC 12 CORE LR
C12T28SOI_LR_OAI22X5_P0
                                       7.344
                                                C28SOI_SC_12_CORE_LR
C12T28SOI LR OR2X8 PO
                                  6
                                               C28SOI SC 12 CORE LR
                                       3.917
C12T28SOI_LR_SDFPRQX8_P0
                                              C28SOI_SC_12_CORE_LR
                                100 440.640
```

753 962.717

Library	Instances	Area	Instances	용
C28SOI_SC_12_CLK_LR	84	27.418	11	. 2
C28SOI SC 12 CORE LR	669	935.299	88	. 8

Type	Instances	Area	Area %
sequential inverter		469.526 27.418	48.8
logic physical_cells		465.773	48.4 0.0
total	 753	962.717	100.0

report timing: informa o atraso de cada célula no caminho crítico, e principalmente se a síntese atendeu à restrição de timing. Dado que o clock é de 2000 ps, há uma sobra de 74 ps (slack) – destacado em amarelo.

Genus (TM) Synthesis Solution 21.12-s068 1 Generated by:

Nov 01 2022 03:55:35 pm Generated on:

Module: busca\_padrao \_nominal\_ Operating conditions: Interconnect mode: global Area mode: physical library

Path 1: MET (74 ps) Setup Check with Pin EA reg 3/CP->D

Group: Bus2IP Clk Startpoint: (R) EA\_reg\_2/CP Clock: (R) Bus2IP\_Clk Endpoint: (F) EA reg 3/D Clock: (R) Bus2IP\_Clk

	Capture		Launch	
Clock Edge:+	2000		0	
Src Latency:+	0		0	
Net Latency:+	0	(I)	0	(I)
Arrival:=	2000		0	

Setup:-Required Time:= 1952 Launch Clock:-0 Data Path:-1878 Slack:= 74

# Timing Po # #	 int	Flags	Arc	Edge	Cell	Fanout	Load (fF)	Trans (ps)	Delay (ps)		Instance Location
EA_reg_2/ EA reg 2/		- -	- CP->0		(arrival) C12T28SOI LR DFPRQX17 P0	108	- 12.9	0 44	0 87	0 87	(-,-) (-,-)
 g19228 2	~		D->Z		C12T28SOI LR NOR4ABX6 P0		2.0	18	28	1877	(-,-)
EA_reg_3/	D 	<<<	-	F	C12T28SOI_LR_DFPRQX17_P0	1	-	-	0	1878	(-,-)

#### report power -unit mW

Power Unit: mW

PDB Frames: /stim#0/frame#0

Category	Leakage	Internal	Switching	Total	Row%
memory	0.00000e+00	0.00000e+00	0.00000e+00	0.00000e+00	0.00%
register	2.69864e-03	2.18846e-01	1.41636e-02	2.35708e-01	44.94%
latch	0.00000e+00	0.00000e+00	0.00000e+00	0.00000e+00	0.00%
logic	3.93821e-03	7.79022e-02	1.67633e-01	2.49474e-01	47.56%
bbox	0.00000e+00	0.00000e+00	0.00000e+00	0.00000e+00	0.00%
clock	0.00000e+00	0.00000e+00	3.93660e-02	3.93660e-02	7.50%
pad	0.00000e+00	0.00000e+00	0.00000e+00	0.00000e+00	0.00%
pm	0.00000e+00	0.00000e+00	0.00000e+00	0.00000e+00	0.00%
Subtotal	6.63685e-03	2.96748e-01	2.21163e-01	5.24548e-01	100.00%
Percentage	1.27%	56.57%	42.16%	100.00%	100.00%

#### 5. Exportação para a síntese física

```
write_netlist [current_design] > busca.v
write_snapshot -innovus -directory layout -tag logical [current_design]
```

Para sair do genus digite exit.

Para executar via script: genus -f comandos\_genus.tcl

Os relatórios estão no arquivo: rep\_busca\_padrao.txt.

## ETAPA 3 - Simulação pós síntese com o netlist busca.v

Deve-se garantir que o *netlist*, gerado no passo anterior, implementa a funcionalidade desejada. Para tanto, ir para o ambiente de simulação pós síntese:


module purge module load xcelium cd ../sim/synth

Observar o *netlist* gerado: more ../../synthesis/busca.v. Este *netlist*, com 1637 linhas, corresponde ao circuito original, mapeado para as portas lógicas da tecnologia.


O *script* desse ambiente é similar ao de verificação RTL, porém agora também será compilada a descrição funcional das bibliotecas utilizadas. Isso é necessário pois o *netlist* contém as células específicas da tecnologia. Executar: more file\_list.f

```
-smartorder -work \ work - V93 -top \ user\_logic\_tb -gui -access + rw \\ /soft64/design-kits/stm/28nm-cmos28fdsoi\_25d/C28SOI\_SC\_12\_CLK\_LR@2.1@20130621.0/behaviour/verilog/C28SOI\_SC\_12\_CLK\_LR.v \\ /soft64/design-kits/stm/28nm-cmos28fdsoi\_25d/C28SOI\_SC\_12\_CORE\_LR@2.0@20130411.0/behaviour/verilog/C28SOI\_SC\_12\_CORE\_LR.v.../../synthesis/busca.v.../tb/tb_padrao.vhd \\
```

Executar o comando xrun -f file\_list.f. Enviar os sinais do top para uma waveform e simular o circuito por 2us (reset; run 2 µs).



Notar que fazendo um zoom no valor **OA** visualizamos o atraso no sinal *IP2Bus\_Data*:



Este atraso é devido ao atraso das células. A importância desta simulação é a demonstração que o VHDL originalmente escrito está correto, e o circuito opera como o esperado no nível de portas lógicas.

Ao sair do simulador recomenda-se apagar arquivos temporários: xrun -clean


## **ETAPA 4 – SÍNTESE FÍSICA**

Uma vez que a síntese lógica do projeto foi validada, deve ser feita a síntese física. Para isto iremos utilizar os arquivos gerados na ferramenta anterior (*genus*) e a ferramenta *innovus* da CADENCE:

module load genus innovus cd ../../synthesis innovus -common\_ui

Carregar a configuração inicial da síntese física, digitando o seguinte comando no shell do innovus:

source physical/1\_init.tcl




Abrir o arquivo *physical/1\_init.tcl* e entender os comandos passados para o *innovus*. Dentre os comandos, os 2 principais sãs:

```
##Load the circuit configuration from genus
source layout/logical_busca_padrao.invs_setup.tcl
```


##Generating square floorplan (1) with 85% of density (0.85) with 3um margins
create\_floorplan -site CORE12T -core\_density\_size 1 0.85 3 3 3

Carregar a configuração de power planning no shell do innovus: source physical/2\_power\_plan.tcl


Abrir o arquivo **2**\_ **power planning.tcl**. Notar que foi gerado um anel e linhas de alimentação, que serão utilizadas para posicionar as células lado a lado (add\_rings). A simetria dessas linhas (mesma altura) facilita o algoritmo de posicionamento e a instanciação das células físicas. As linhas de alimentação correspondem aos retângulos vermelhos (metal 2 - route\_special). Além disso, foram posicionadas colunas de tap cells (add\_well\_taps). Estas células garantem a polarização da difusão, já que para essa biblioteca, as células lógicas não possuem conexão com bulk. Essas células devem ser posicionadas no máximo 20 µm de distância uma da outra, para garantir polarização da difusão (informação obtida na documentação da biblioteca). Também foram inseridos reforços para a alimentação (add\_stripes).




Instanciar as células físicas no projeto, posicionar os pinos na periferia do circuito, e realizar a árvore de *clock*. Executar o seguinte comando no *innovus*: source physical/3\_pin\_clock.tcl (demora um pouco). O resultado deve ser:



→ observar que há um menu à direita – se as camadas não aparecerem, selecionar como visível (V) as instâncias, fios, etc. Desmarcar "layer" para visualizar apenas as instâncias das células.




No topo da tela selecionar clock → CCOpt Clock Debugger e OK. Esta ação abre uma janela, com os buffers de clock:



Na figura acima selecionei os sinais de clock (shift-clicar) – desmarcar "micellaeous" na pallete.


O resultado é a visualização da árvore de *clock*:



O próximo passo é executar o roteamento, ou seja conectar as células e os pinos de entrada/saída. Para isto executar (demora): <a href="mailto:source-physical/4\_nano\_route.tcl">source physical/4\_nano\_route.tcl</a>

Este script contém 4 comandos:

route\_design
route\_design -global\_detail -wire\_opt
set\_db timing\_analysis\_type ocv
opt\_design -post\_route



Para concluir a síntese física, temos o script: source 5\_fillers\_reports.tcl

```
##Add filler cells
set FILLER_CELLS {C12T28SOI_LR_FILLERNPW4 ..... }
add_fillers -base_cells $FILLER_CELLS -prefix FILLER

##verify design
check_drc

##Generate reports
report_summary -out_dir summaryReport

## Gera arquivo para simulação SDF
extract_rc
write_sdf buscaSYNTH.sdf
write_netlist buscaSYNTH.v

# Relatórios
report_area
report_gate_count
report_timing
```

- Notar que a figura acima possui "buracos" entre instâncias de células. Tal condição pode representar uma violação nas regras de manufatura, definidas pela foundry. Portanto, devem ser incluídas filler cells, que preencherão os espaços entre células e garantirão que o projeto não violará regras pelo motivo descrito → comando: add\_fillers
- Utiliza-se o comando check\_drc para verificar se não há erros no layout:

 Os comandos de extração de parasitas servem para gerar o verilog e o SDF para simulação com atraso de roteamento.

## report\_timing → observar agora que o slack diminui devido ao roteamento

Startpoint: (R) EA\_reg\_2/CP Clock: (R) Bus2IP\_Clk Endpoint: (F) EA\_reg\_3/D Clock: (R) Bus2IP\_Clk

Capture Launch
Clock Edge:+ 2.000 0.000
Src Latency:+ 0.000 -0.040
Net Latency:+ 0.033 (P) 0.036 (P)
Arrival:= 2.033 -0.004

Setup:- 0.030
Required Time:= 2.003
Launch Clock:= -0.004
Data Path:+ 1.706
Slack:= 0.302

#### report\_area


Hinst Name	Module Name	Inst Count	Total Area
busca_padrao		757	966.470

#### report\_gate\_count

Gate area 0.4896 um^2

[0] busca\_padrao Gates=1974 Cells=757 Area=966.5 um^2

Posicionar o mouse no canto superior do circuito como abaixo. O circuito tem uma área aproximada de 40 x 40  $\mu$ m, o que resulta em 1.600  $\mu$ m<sup>2</sup>.



Observar que foi gerado um relatório do projeto, no diretório "summaryReport". Executar o seguinte na linha de comando (pode ser dentro do *innovus*):

#### firefox summaryReport/busca\_padrao.main.htm

Neste relatório temos por exemplo a área do *core* (área sem o anel de alimentação) e a área total do circuito, que confere com a medida realizada acima:

```
Total area of Standard cells

Total area of Standard cells(Subtracting Physical Cells)

Total area of Core

Total area of Chip

1133.261 um^2


966.470 um^2

1133.261 um^2

1583.366 um^2
```

Explorar informação como, células instanciadas, área do core, comprimentos de fios, níveis de metal utilizados, etc.

#### Circuito final:



Para sair: exit

## ETAPA 5 – SIMULAÇÃO COM ATRASO DE ROTEAMENTO

Neste passo iremos simular o circuito com atraso de portas e fios. O arquivo que contém estes atrasos é o buscaSYNTH.sdf. A descrição sdf é um formato de VHDL, e significa standard delay format.

Ir para o ambiente de simulação com atraso de roteamento: cd ../sim/sdf

O script desse ambiente é similar ao de verificação pós síntese, porém agora é dado um parâmetro a mais (-sdf\_cmd\_file), o script de configuração de atraso. Ver *more sdf\_cmd.cmd*:

```
SDF_FILE = "../../synthesis/buscaSYNTH.sdf",
LOG_FILE = "./sdf_log.log",
SCOPE = :UUT;
MTM_CONTROL = "MAXIMUM",
SCALE_FACTORS = "1.0:1.0:1.0",
SCALE_TYPE = "FROM_MAXIMUM";
```

## Arquivo: file\_list.f


```
-smartorder -work work -V93 -top user_logic_tb -gui -access +rw -maxdelays -sdf_cmd_file sdf_cmd.cmd /soft64/design-kits/stm/.../behaviour/verilog/C28SOI_SC_12_CLK_LR.v /soft64/design-kits/stm/.../behaviour/verilog/C28SOI_SC_12_CORE_LR.v ../../synthesis/buscaSYNTH.v .../tb/tb_padrao.vhd
```

#### Executar

module purge module load xcelium cd ../sim/sdf

Enviar os sinais do top para uma waveform e simular o circuito por 2 μs:

Building instance overlay tables: ......



Notar que agora o atraso é maior, em comparação com a simulação pós síntese lógica. O que ocorre é que agora esse atraso é um valor muito aproximado da realidade. Esse valor é baseado em modelos definidos pela fabricante. Havendo redes não anotas, o arquivo sdf\_log.log as indica.

Observar o arquivo xrun.log (parte transcrita abaixo). Indica que todas os caminhos foram "anotados".

```
Reading SDF file from location "../../synthesis/buscaSYNTH.sdf" Writing compiled SDF file to "buscaSYNTH.sdf.X".
xmelab: *W,FLFNOF: No SDF file specified, but annotation parameters were present, in SDF annotation
command file sdf_cmd.cmd, line 6.
      Annotating SDF timing data:
             Compiled SDF file:
                                      buscaSYNTH.sdf.X
             Log file:
                                       ./sdf_log.log
                                      :UUT
             Backannotation scope:
             Configuration file:
            MTM control:
             Scale factors:
             Scale type:
      Annotation completed successfully...
      SDF statistics: No. of Pathdelays = 3817 Annotated = 100.00% -- No. of Tchecks = 1246 Annotated =
100.00%
                                  Total
                                                Annotated
                                                                        Percentage
                                         3817
                                                            3817
              Path Delays
                                                                              100.00
                   $width
                                          523
                                                             523
                                                                              100.00
                                                                              100.00
                  $recrem
                                          107
                                                             107
               $setuphold
                                          616
                                                             616
                                                                              100.00
```