Fundamentos de Sistemas Digitais


CIRCUITOS SEQUENCIAIS Máquina de estados finita (FSM)

				aigitale offi it.
21	SEX	13/05/2022	CD	Máquinas de Estado Finita (FSMs) – máquinas de Moore e de Mealy; compreensão usando modelagem com HDL.
22	QUA	18/05/2022	CD	Modelagem e simulação de FSMs utilizado exemplos relacionados a blocos utilizados em processadores, como multiplicação, árbitro, e transmissão serial.
23	SEX	20/05/2022	CD	Modelagem e simulação de FSMs.
24	QUA	25/05/2022	CD	Modelagem e simulação de FSMs.
25	SEX	27/05/2022	CD	Instrumento de Avaliação 3 (30% G1) – TRABALHO – Relacionado à modelagem de sistemas digitais no nível RTL e FSMs - NÃO SUBSTITUÍVEL POR PS.


Máquina de estados finita (FSM)

- Uma máquina de estados finita (FSM do inglês Finite State Machine) ou autômato finito é um modelo matemático usado para representar programas de computadores ou circuitos lógicos.
- O conceito é concebido como uma máquina abstrata que deve estar em um de um número finito de estados.
- A máquina está em apenas um estado por vez, este estado é chamado de estado atual. Um estado armazena informações sobre o passado, isto é, ele reflete as mudanças desde a entrada em um estado, no início do sistema, até o momento presente.
- Uma transição indica uma mudança de estado e é descrita por uma condição que precisa ser realizada para que a transição ocorra. Uma ação é a descrição de uma atividade que deve ser realizada num determinado momento.


Problema → FSM → VHDL



Tipos de FSM




(a) Moore: valor de saída depende somente do estado atual




(b) Mealy: valor de saída depende do estado atual e das entradas

Tipos de FSM



Moore: saída apresentada no estado, e nos arcos de transição apenas as entradas




Mealy: entrada e saída apresentada nos arcos de transição

Figure 3.30 FSM state transition diagrams: (a) Moore machine, (b) Mealy machine

Que tipo de máquina de estados é esta?


O que faz esta FSM?


Present	Next	Output	
state	w = 0	w = 1	Z
Α	A	В	0
В	Α	C	0
C	Α	C	1




^{*} Fundamentals of Digital Logic with VHDL Design

FSM Moore





Que tipo de máquina de estados é esta? O que faz esta FSM ?



Present	Next	state	Output z			
state	w = 0	w = 1	w = 0	w = 1		
A	A	В	0	0		
В	Α	В	0	1		

^{*} Fundamentals of Digital Logic with VHDL Design


FSM Mealy

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY mealy IS

PORT ( clock, reset, w : IN STD_LOGIC;
z : OUT STD_LOGIC);


END mealy;
```



```
ARCHITECTURE at OF mealy IS
Create a user-defined
                                    TYPE state IS (A, B);
     signal type.
                                    SIGNAL EA, PE: state;
                          BEGIN
                                    PROCESS (Reset, Clock)
                                    BEGIN
                                                                                        1 - Process
                                      IF Reset = '1' THEN
                                                                                        describes the FSM
                                             EA \leq A;
                                     ELSIF rising edge(clock) THEN
                                                                                        as a sequential circuit.
                                             EA <= PE:
                                     END IF;
                                    END PROCESS:
                                    PROCESS (EA, w)
                                                                                -Sensitivity list
                                    BEGIN
                                     CASE EAIS
                                       WHEN A =>
           Reset
                                             IF w = 0 THEN PE A = A
               w = 1/z = 0
                                             ELSE PE <= B :
                                w = 1 / z = 1
                                             END IF:
                                             z <= '0' ;
                                                                               This <u>Case</u> describes
                                        WHEN B =>
                                                                               the behavior of the FSM
                                             IF w = 0 THEN PE \leq A;
                                                                               and the output(s)
                                             ELSE PE <= B :
                                             END IF:
                                             z <= w;
                                       WHEN OTHERS =>
                                             PE <= A:
                                             z <= '0' ;
                                      END CASE:
                                    END PROCESS:
```

END a1;


Voltando ao exemplo da sinaleira




end architecture:

MATERIAL DE APOIO

Baixar o arquivo de apoio, o qual contém os exercícios que desenvolveremos com máquinas de estado.





FSM 1 - EXERCÍCIO - MÁQUINA DE ESTADOS

- Desenhe a FSM equivalente
- Diga de que tipo é esta FSM

```
entity FSM is port(X, reset, clock: in std logic; Z: out std logic); end;
                                                                                 X=0
architecture A of FSM is
    type state is (S0, S1, S2, S3);
                                              -- tipo enumerado
    signal EA, PE: state;
begin
                                                                                     <u>S0</u>
0
                                                                       reset
                                                                                                 X=0
                                                                                                                S1
    controle: process(clock, reset)
    begin
         if reset='1' then
                                                                                             X=1
                EA <= S0:
          elsif rising_edge(clock) then
                 EA <= PE:
                                                                                                                  X=1
          end if:
                                                                                       X=1
    end process:
                                                                                                                <u>S2</u>
    combinacional: process(EA, X)
                                                                                     \frac{S3}{0}
                                                                                                X=1
    begin
           case EA is
              when S0 =>
                               if X='0' then PE <=S0; else PE <= S2; end if;
              when S1 =>
                               if X='0' then PE <=S0; else PE <= S2; end if;
              when S2 =>
                               if X='0' then PE <=S2; else PE <= S3; end if;
               when S3 =>
                               if X='0' then PE <=S3; else PE <= S1; end if;
                                                                                        X=0
                                                                                                                  X=0
           end case;
    end process;
   Z <= '1' when EA=S2 or EA=S1 else '0':
end A:
```


FSM 2 - Detector da sequência 1101



din 1011011010011010 dout 0000010010000010

Detect input sequence 1101

```
din 1011011010011010
dout 0000010010000010
```



```
entity fsm is
  port (clk: in STD LOGIC;
         rst: in STD LOGIC;
        din: in STD LOGIC;
        dout: out STD LOGIC);
end;
architecture al of fsm is
     type state is (S0, S1, S11, S110, S1101);
     signal EA, PE: state;
begin
seq: process(clk, rst)
     begin
       if rst= '1' then
         EA \le S0;
       elsif rising edge(clk) then
         EA \leftarrow PE;
       end if;
 end process;
```


```
comb: process(EA, din)
   begin
       case EA is
           when S0 => if din = '1' then PE <= S1;
                                      else PE <= S0;</pre>
                        end if;
           when S1 => if din = '1' then PE <= S11;
                                      else PE <= S0;</pre>
                         end if;
           when S11 => if din = '0' then PE <= S110;
                                      else PE <= S11;</pre>
                        end if;
           when S110 => if din = '1' then PE <= S1101;
                                       else PE <= S0;</pre>
                         end if;
           when S1101 => if din = '0' then PE <= S0;
                                         else PE <= S11;</pre>
                          end if;
                                                     rst
           when others => null;
       end case;
    end process;
                                                                        S110
    dout <= '1' when EA = S1101 else '0';
```


```
library IEEE;
use IEEE.std logic 1164.all;
                                               Exercício - simular
entity tb is
end tb;
                                                Moodle→material de apoio → VHDL do detector de sequencia
architecture arch of tb is
   signal reset: std logic;
   signal clk: std logic:='0';
   signal din, dout: STD LOGIC;
   type dados is array(natural range <>) of std logic;
   constant padrao_de_teste : dados := ('1', '0', '1', '1', '0', '1', '0', '1', '0', '1', '0', '1', '0');
begin
   reset <= '1', '0' after 5 ns;
   test: process
   begin
     for i in 0 to padrao de teste'high loop
          din <= padrao de teste(i);
          wait for 10 ns;
     end loop:
   end process;
   clk <= not clk after 5 ns;
   seq: entity work.fsm port map(clk => clk, rst => reset, din => din, dout=>dout);
```

end arch;

20


Detect input sequence 1101








135 **→** 100 00111




00101 *11011 00101


1º produto parcial




1º bit menos significativo definido (LSB)



2° LSB




3° LSB




Produto Final

```
B*A
A = 11011 (27)
B = 00101 (5)
135 → 100 00111
```



	cout			Р			Α				
passo	0	0	0	0	0	0	1	1	0	1	1
1	0	0	0	1	0	1	1	1	0	1	1
	0	0	0	0	1	0	1	1	1	0	1
2	0	0	0	1	1	1	1	1	1	0	1
	0	0	0	0	1	1	1	1	1	1	0
3	0	0	0	0	1	1	1	1	1	1	0
	0	0	0	0	0	1	1	1	1	1	1
4	0	0	0	1	1	0	1	1	1	1	1
	0	0	0	0	1	1	0	1	1	1	1
5	0	0	1	0	0	0	0	1	1	1	1
	0	0	0	1	0	0	0	0	1	1	1

FSM: controle



regP: n*2 bits +1 cout regP(n*2-1 downto n) regP(n-1 downto 0) regP(0)

Bloco de Dados

```
process (reset, clock)
begin
  if reset='1' then
     regP <= (others=>'0');
     produto <= (others=>'0');
 elsif rising_edge(clock) then
    case EA is
     when init => regP(64 downto 32) <= (others=>'0');
                    regP(31 downto 0) <= A;
                    cont <= (others=>'0');
                    end_mul <='0';
      when sum => cont <= cont-1;
                    if reqP(0)='1' then
                        reqP(64 downto 32) <= reqP(64 downto 32) + ('0' & B);
                    end if:
      when shift => if cont=0 then
                           end_mul <='1';
                    end if:
                    regP <= '0' & regP(64 downto 1);
                    produto <= regP(63 downto 0);</pre>
      when fim =>
     end case;
  end if:
end process:
```

```
library ieee;
use ieee.std_logic_1164.all;
```

entity tb is end tb;

```
architecture a1 of tb is
```

```
signal op1, op2: std_logic_vector(31 downto 0); signal produto : std_logic_vector(63 downto 0); signal reset, start, end_mul : std_logic; signal clock : std_logic := '0';
```

begin

```
Implemente o multiplicador serial utlizando este test bench
```


25

```
op1 <= x"12345678", x"FFFFFFFF" after 800 ns, x"00123045" after 1600 ns;

op2 <= x"33333333", x"FFFFFFFFF" after 800 ns, x"33333333" after 1600 ns;

--- respostas esperadas: 0x3A4114B2F8F21E8, 0xfffffffe00000001, 0x3A340FFFC5CBF start <= '0', '1' after 30 ns, '0' after 50 ns, '1' after 830 ns, '0' after 850 ns, '1' after 1630 ns, '0' after 1650 ns;
```


end architecture;



- 1. x"12345678" * x"333333333"
- 2. Início da multiplicação
- 3. Final da multiplicação
- 4. Resultado: x" 0x3A4114B2F8F21E8"

Divisor Serial

Solução para a/b: subtrações sucessivas, n passos



- Algoritmo:

 - 1) desloca P&A p/ esq 1 bit; sub \leftarrow P-B; 2) if (sub<0), A_0 =0 else { A_0 =1; P \leftarrow sub}

```
A = 11011 (27)
B = 00101 (5)
```

- 1) desloca P&A p/ esq 1 bit; sub ← P-B;
- 2) if (sub<0), A0=0 else { A0 =1; P ←sub}

		P	(con	terá o	resto	o)	A (conterá a divisão)					
passo	0	0	0	0	0	0	1	1	0	1	1	
1	0	0	0	0	0	1	1	0	1	1	0	
	0	0	0	0	0	1	1	0	1	1	0	
2												
3												
4												
5												

```
A = 11011 (27)

B = 00101 (5)
```

- 1) desloca P&A p/ esq 1 bit; sub ← P-B;
- 2) if (sub<0), A0=0 else { A0 =1; P ←sub}

		P	(con	terá o	rest	o)	A (conterá a divisão)					
passo	0	0	0	0	0	0	1	1	0	1	1	
1	0	0	0	0	0	1	1	0	1	1	0	
	0	0	0	0	0	1	1	0	1	1	0	
2	0	0	0	0	1	1	0	1	1	0	0	
	0	0	0	0	1	1	0	1	1	0	0	
3												
4			•	•	-	-			-	•		
5	-											

```
A = 11011 (27)

B = 00101 (5)
```

- 1) desloca P&A p/ esq 1 bit; sub ← P-B;
- 2) if (sub<0), A0=0 else { A0 =1; P \leftarrow sub}

		P	(con	terá c	rest	A (conterá a divisão)					
passo	0	0	0	0	0	0	1	1	0	1	1
1	0	0	0	0	0	1	1	0	1	1	0
	0	0	0	0	0	1	1	0	1	1	0
2	0	0	0	0	1	1	0	1	1	0	0
	0	0	0	0	1	1	0	1	1	0	0
3	0	0	0	1	1	0,	1	1	0	0	0
	0	0	0	0	0	1	1	1	0	0	1
4			_	_	_			-	-	-	-
5											
						7					

00110 - 00101 = 001

```
A = 11011 (27)

B = 00101 (5)
```

- 1) desloca P&A p/ esq 1 bit; sub ← P-B;
- 2) if (sub<0), A0=0 else { A0 =1; P \leftarrow sub}

		P	(con	terá o	resto	o)	A (conterá a divisão)					
passo	0	0	0	0	0	0	1	1	0	1	1	
1	0	0	0	0	0	1	1	0	1	1	0	
	0	0	0	0	0	1	1	0	1	1	0	
2	0	0	0	0	1	1	0	1	1	0	0	
	0	0	0	0	1	1	0	1	1	0	0	
3	0	0	0	1	1	0	1	1	0	0	0	
	0	0	0	0	0	1	1	1	0	0	1	
4	0	0	0	0	1	1	1	0	0	1	0	
	0	0	0	0	1	1	1	0	0	1	0	
5	-											

```
A = 11011 (27)


B = 00101 (5)
```

- 1) desloca P&A p/ esq 1 bit; sub \leftarrow P-B;
- 2) if (sub<0), A0=0 else { A0 =1; P ←sub}

		P	(con	terá o	resto	o)	A (conterá a divisão)					
passo	0	0	0	0	0	0	1	1	0	1	1	
1	0	0	0	0	0	1	1	0	1	1	0	
	0	0	0	0	0	1	1	0	1	1	0	
2	0	0	0	0	1	1	0	1	1	0	0	
	0	0	0	0	1	1	0	1	1	0	0	
3	0	0	0	1	1	0	1	1	0	0	0	
	0	0	0	0	0	1	1	1	0	0	1	
4	0	0	0	0	1	1	1	0	0	1	0	
	0	0	0	0	1	1	1	0	0	1	0	
5	0	0	0	1	1	1	0	0	1	0	0	
	0	0	0	0	1	0	0	0	1	0	1	

Resto = 2


resultado=5



- 1. Inicio da divisão start=1
- 2. Valores: 217 / 41
- 3. Final da divisão
- 4. Resultado: Quociente=5 e resto=12

FSM 4 – Árbitro de Barramento

Um **árbitro** é um circuito que permite que um dado componente de um sistema digital (processador ou memória, por exemplo) se comunique com o **barramento**. Toda vez que um dado *componente* deseja comunicar-se com o barramento para enviar dados a outro componente, este componente deve ativar o sinal req_i . Se o barramento estiver livre, o árbitro ativa o sinal $grant_i$ por um ciclo de clock, avisando ao módulo que solicitou que pode colocar dados no barramento. Ao final da transmissão, o componente que detém o barramento ativa o sinal $release_i$ por um ciclo de clock informando ao árbitro que o barramento está livre.




FSM 4 – Árbitro de Barramento

- Desenhar uma máquina de estados para o árbitro
- Implementar o árbitro em VHDL

Operação do árbitro.

- ficar sequencialmente lendo os sinais de solicitação (req(0) a req(3)).
- quando um dos sinais req_i estiver ativo, o sinal grant_i sobe por um ciclo de clock, aguardando-se que o sinal release_i suba.
- na subida do sinal release, reinicia-se o processo de leitura sequencial, a partir do sinal req_{i+1}.
 Isto é feito para evitar que um dado componente seja sempre atendido em detrimento dos outros.



```
library IEEE;
use IEEE.Std Logic 1164.all;
package p arb is
           type control is array(0 to 3) of std logic;
end p arb;
library IEEE;
use IEEE.STD LOGIC 1164.all;
use IEEE.STD LOGIC unsigned.all;
use work.p arb.all;
entity arbitro is
       port( clock, reset : in std logic;
              req, release: in control;
             grant: out control
end arbitro;
```

Sugestão

```
req="0000"
     IDLE
        req(0)='1' or req(1)='1' or
        req(2)='1' or req(3)='1'
    select
     ack
              release(conv_integer(sel))='0'
   waiting
release(conv_integer(sel))='1'
```

```
type ESTADO is (IDLE, SSELECT, ACK, WAITING);
 signal EA, PE: ESTADO;
 signal sel: std logic vector(1 downto 0);
begin
  process(reset, clock)
  begin
                             2 process
     EA <= PE:
                             para máquina
   end process;
                             de estados
  process(EA, reg, release)
  begin
    case EA is
      when IDLE => ....
      when SSELECT => ...
  end process;
 grant(0) <= '1' when EA= and sel="00" else '0';
 grant(1) <= .....
 grant(2) <= .....
 grant(3) <= .....
 process(....)
  begin
   if reset='1' then
     sel <= "00":
   elsif rising edge(.....) then
      if EA=SSELECT then
       if reg(CONV INTEGER(sel+1))='1' then
         sel <= sel + 1:
      end if;
    end if:
  end process;
                       Registrador sel diz quem
end ab;
                       está sendo atendido
```

architecture ab of arbitro is


FSM 4 - Test bench para o árbitro




FSM 5 - Transmissão de Dados Serial


Considere o circuito abaixo – TX, o qual implementa uma transmissão serial de dados. A "linha" de dados (saída do circuito) está por default em '1', indicando que não há transmissão de dados. O protocolo de transmissão é o seguinte:

- 1. O mundo externo ao TX (test bench) coloca um byte válido em "palavra", e sobe o sinal "send", indicando a TX que há dado a ser enviado para a "linha".
- 2. No primeiro ciclo de *clock* após a subida de "send" o módulo TX sobe o sinal de "busy", impedindo que o mundo externo solicite novos dados. Concorrentemente a esta ação a linha sai do repouso, indo a zero por um ciclo (bit denominado start bit).
- 3. Nos próximos 8 ciclos de *clock* o dado escrito em palavra é colocado bit a bit na "linha"
- 4. No décimo ciclo de *clock* após a detecção do *send* a linha vai a zero (stop bit) e o *busy* desce no final do ciclo.




DICA: a máquina de estados tem 11 estados. A controle da saída "linha" pode ficar dentro do processo combinacional da máquina de estados. O sinal de "busy" pode ser implementado como uma atribuição concorrente fora dos processes.





```
library IEEE;
use IEEE.std_logic_1164.all;
entity ex5 is
  port ( clock,reset,send: in _____;
      palavra: in _____;
      busy, linha: out ____
end ex5;
architecture transmissor of ex5 is
  type STATES is (___
  signal EA, PE: STATES;
begin
 process(reset,clock)
     begin
          if reset='1' then
             EA <= ;
          elsif rising_edge(clock) then
             EA \leq PE;
          end if:
     end process;
     process(EA, send)
     begin
          case EA is
          end case;
     end process;
     busy <= _____;
     linha <= ____;
```




end transmissor;

Transmissão de Dados Serial

Para a validação usar o test bench abaixo:

```
library ieee;
use ieee.std logic 1164.all;
entity transmissor tb is
end transmissor tb;
architecture TB ARCHITECTURE of transmissor tb is
  signal busy, linha, reset, send: std logic;
  signal palavra : std logic vector(7 downto 0);
  signal clock : std logic := '0';
begin
           UUT : entity work.transmissor
                      port map (clock => clock, reset => reset, send => send,
                                 palavra => palavra, busy => busy, linha => linha );
           clock <= not clock after 10 ns;</pre>
           reset <= '1', '0' after 3 ns;
           send <= '0', '1' after 23 ns, '0' after 50 ns, '1' after 300 ns, '0' after 320 ns;
           palavra <= "11010001", "00100110" after 300ns;</pre>
end TB ARCHITECTURE;
```

Transmissão de Dados Serial



- 1. Indicação de send com palara 1101 0001
- 2. busy fica ativo durante toda a transmissão

Na linha de dados temos {start bit, 1, 1, 0, 1, 0, 0, 0, 1, stop bit}


Você é responsável por desenvolver um módulo que calcula a exponenciação x^y. Assuma que exista um módulo de multiplicação que possui a seguinte interface:

```
entity mult_serial is
    port( clock, reset : in std_logic;
        start: in std_logic;
        A: in std_logic_vector(31 downto 0);
        B: in std_logic_vector(31 downto 0);
        end : out std_logic;
        resultado: out std_logic_vector(63 downto 0)
    );
end mult_serial;
```

Este é o multiplicador serial visto anteriormente. O início da multiplicação é dado por *start=1* e o final da multiplicação é sinalizado por *end=1*.

O protocolo do módulo de exponenciação (mod_exp) é o mesmo do multiplicador. Quando o sinal de start for '1', os valores X (8 bits) e Y (4 bits) são capturados em registradores internos, e inicia-se o processo de exponenciação por multiplicações sucessivas. O processo de exponenciação termina quando end=1. Saída de 32 bits.

- A. Defina em VHDL a entidade do mod exp.
- B. Desenhe a máquina de estados (FSM) do *mod_exp*, atribuindo valores aos sinais de controle e definindo as transições entre cada estado.
- C. Descreva em VHDL <u>apenas</u> a máquina de estados, explicando os sinais utilizados para as transições entres os estados.





Em fim
end_exp← 1
resultado← produto

end exponenciador:

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_UNSIGNED.all:
entity exponenciador is
         port( clock, reset : in std_logic;
               start : in std_logic;
               X : in std_logic_vector(7 downto 0);
               Y : in std_logic_vector(3 downto 0);
               end_expo : out std_logic;
               resultado : out std_logic_vector(63 downto 0)
end exponenciador;
architecture exponenciador of exponenciador is
    type states is (init, start_multip, multip, laco, fim);
    signal EA, PE : states;
    signal end_mul, start_mul: std_logic;
    signal cont : std_logic_vector(3 downto 0):
    signal produto, op2 : std_logic_vector(63 downto 0);
    signal op1: std_logic_vector(31 downto 0);
begin
```

Completar aqui com a FSM





- 1. 24 ^ 7
- 2. Controle de início da exponenciação
- 3. Contador que indica o número de multiplicações realizadas
- 4. Final da exponenciação
- 5. Resultado: 24 ^7 = 4.586.471.424