# LABORATÓRIOS 5 - MICROELETRÔNICA

## Revisado em 03/outubro/2022


## Baixar os arquivos de simulação:

wget http://www.inf.pucrs.br/~moraes/microel/lab5/ffs.sp --no-check-certificat wget http://www.inf.pucrs.br/~moraes/microel/lab5/st65.scs --no-check-certificat

Parâmetros de simulação (linha 10 do ffs.sp): .param Wp=0.3 Wn=0.15 Cload=3fF

## 1) [1,5 pt] SIMULAÇÃO DO CIRCUITO LATCH


No arquivo ffs.sp a latch é implementada com buffer tristate – consultar lâminas da aula.



\*\*\*\* parte 1 - LATCH (linha 100 do ffd.sp)

\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*
X1 D q\_latch CK nCK vcc latch
C1 q\_latch 0 Cload

Simular o arquivo fornecido, observar os sinais clk, D,  $q_latch$ . A figura abaixo mostra as formas de onda resultantes (em destaque a violação de tempo de setup).



#### Responder:

- 1.1. Para qual nível a latch é "transparente" (ou "passante", ou "seguidor")?
- 1.2. **Tempo de setup**. Observe que a entrada D muda no mesmo instante que o *clock* em 4,55 ns, não havendo alteração na saída. Altere a transição de D para 4.4 ns e diga o que ocorreu, o motivo, e o **novo gráfico de simulação** altere o comando *pwl* que gera o valor de D:


De (linha 156): Para:

+	3.803n 0 <mark>4.55n</mark> 0	+	3.803n 0 <mark>4.45n</mark> 0
+	<mark>4.553n</mark> 1)	+	<mark>4.453n</mark> 1)


#### 2) SIMULAÇÃO DOS FLIP-FLOPS MESTRE-ESCRAVO

→ Descrever o FF MS estático, cujo diagrama elétrico está apresentado abaixo







→ Descrever o FF TSPC, cujo diagrama elétrico está apresentado abaixo.



→ Descrever o FF MS pulsado, cujo diagrama elétrico está apresentado abaixo (de fato o circuito apresentado na figura é uma latch TSPC.



**Gerador de pulso** (fornecido) - transistor  $M_N$  com L=0,4 $\mu$ m para o gerador de pulso operar corretamente:



Instanciar no arquivo os flip-flops como abaixo:

```
**** parte 2 - FLOPS MESTRE ESCRAVO

X2 D qE nqE CK nCK vcc ff_static

X3 D qT nQT CK vcc ff_tspc

X4 D qP clkG vcc ff_pulse

X5 CK clkG vcc clckg


C21 qE 0 Cload

C31 qT 0 Cload

C41 qP 0 Cload
```

#### Pede-se [5,5 pts]:

- [1,5] Apresentar no relatório a descrição SPICE dos sub-circuitos ff\_static, ff\_tspc, ff\_pulse. 2.1.
- [0,5] Qual o número de transistores para cada flip-flop (desconsiderando o gerador de pulsos para off pulse)?
- 2.3. [2,0] Apresentar o diagrama de tempos para os sinais clkG, CK, D, qE, qT, qP (6 ns iniciais de simulação), como abaixo.




- 2.4. [0,5] Estes flip-flops MS são sensíveis à qual borda? Indicar no diagrama de tempos. Sugestão: inserir uma linha pontilhada nas bordas em que ocorre a transição.
- 2.5. [1,0] Preencher a tabela abaixo, destacando o flip-flop mais rápido (o tempo do flip-flop é o pior caso entre o tempo de subida e descida). Os tempos indicados na tabela são os labels do arquivo *measure*. O resultado é o esperado? Por quê?

	Tempo de descida (ps)	Tempo de subida (ps)
Flip-flop estático	t1_F_ffd	t1_R_ffd
Flip-flop TSPC	t2_F_tspc	t2_R_tspc
Flip-flop Glitch	t3_F_pulsado	t3_R_pulsado

#### 3) [1,5 pt] DIVISOR DE RELÓGIO

Insira uma nova instância do flip-flop D MS estático, realimentando o sinal **nq** com a entrada **D**. O resultado é a divisão do sinal de relógio, gerando a metade da frequência.

```
** parte 3 - divisor de clock ********
X6 nq4 q4 nq4 CK nCK vcc ff static
C61 q4 0 clms
```



Utilizar como capacitância de saída o valor clms assumindo os valores {20fF, 80fF, 140fF}. Inserir o código abaixo antes do comando ".end":


- .param clms=20fF .alter
- .param clms=80fF
- .alter .param clms=140fF
- .end
- a) [0,7] Apresente um diagrama de tempos contendo o **CK** e os 3 valores de q4 sobrepostos.
- b) [0,8] Considerando o nível lógico '0' entre 0 e 0.2V, e '1' entre 0.8V e 1V, anote a excursão do sinal:

$$80 \text{fF} = \{ \_\_, \_\_ \}, 140 \text{fF} = \{ \_\_, \_\_ \} \}$$

Discuta o que ocorreu, e se em algum caso o flip-flop deixar de operar corretamente, apresente uma solução (com forma de onda) que mostre a correta operação do flip-flop, mantendo estas cargas de saída.

# 4) [1,5 pt] CONTADOR ASSÍNCRONO DE 4 BITS

Utilizando o flip-flop D mestre-escravo estático, implemente um contador assíncrono de 4 bits conforme o diagrama abaixo.



• Inserir 4 instanciações do ffd estático. Exemplo para o primeiro FF, com carga no sinal Q.

```
** parte 4 - contador **********
.ic v(f0)=0 v(f1)=0 v(f2)=0 v(f3)=0 v(nf0)=1 v(nf1)=1 v(nf2)=1 v(nf3)=1
Xc0 nf0 f0 nf0 CK nCK vcc ff_static
Xc1 ...
Xc2 ...
Xc3 ...
c5 f0 0 Cload
c6 ...
c7 ...
c8 ...
```

#### Pede-se:

- 4.1 [0,5] Apresente no relatório a descrição SPICE referente apenas ao trecho de código do contador.
- 4.2 [1,0] Plote os sinais **CK**, **f0**, **f1**, **f2**, **f3**. Todos os 16 estados devem aparecer na janela de forma de ondas, um abaixo do outro. Considerando f=1GHz, teremos 2<sup>4</sup> estados, ou seja 16 ns para simular os 16 estados. Apresente a janela de simulação de **0 a 20 ns**. O contador está contando de forma crescente ou decrescente? Por quê?

**FIM DO LABORATÓRIO 5**