
人口模块构成,每个模块内容和发现的 module和 第2章作业 end module 之间,模块的种质的新发验

- 2.2 Verilog HDL 程序开始和结束的关键词是什么? module end module
- 2.3 编译器指令'timescale 的作用是什么?'这文模 欠功 仿其 对问案这 和 精巧
- 2.4 下面的程序是用来测试 1 位全加器功能的激励块,它调用了例题 2.4.1 中的设计块,试在空格线上说明相应语句的作用,并画出激励信号 Pa、Pb 和 Pcin 的波形。

11/32 Mio Je Ins, notion 18 Ins 'timescale lns/lns module Test 1Bit adder; reg Pa, Pb, Pcin; wire Psum, Pcout; //实例引用例 2. 4. 1 中 1 位全加器的设计块,端口按照排列位置进行连接 1Bit adder Ul (Pa, Pb, Pcin, Psum, Pcout); 11约为四建模的 建造结构度间,内部只知约一次 initial 向块的名字为 Block_only once begin:Block_only_once reg [3:0] temp; 11 forsthat 语的从tempo 新temp7 for (temp=0; temp<8; temp=temp+1) begin {Pa, Pb, Pcin} <= temp; # 5 \$display (\$time, ":: Pa, Pb, Pcin= \$b\$ b\$b", Pa, Pb, Pcin,
Pcout, Psum= \$b\$b", Pcout, Psum); // 基本意见 对有话具对的, 概就定于例为 Pa, Pb. "::: Pcout, Psum=%b%b", Pcout, Psum); end Pcin, Pcont, Psum 54 3/3 end endmodule

第6章作业


6.1 选择填空。



- 6.2 判断正误,正确打√,错误打 x。
 - (✓ 1. FPGA 是一种可编程的大规模集成电路。
 - (X) 2. CPLD 和 **P A** 实现逻辑函数的原理是相同的。
 - 3. 可编程逻辑器件都是基于 E²PROM 技术制造的。
- ✓ 4. GAL 器件是用电可擦除工艺制造的,具有 CMOS 的低功耗特性。
- (人 5. GAL 器件具有输出逻辑宏单元/使用户能够按需要对输出进行组态。

- 6.3 什么是在系统可编程技术? 代码,而不是要从格验板上放下器件,巴哈拉西岛6.4 试分析图题 6.4 的逻辑电路,写出输出逻辑函数表达式。件也可以用 ZSP 就能的 IP

L= ABCD + ABCD +BCD +ABCD +ABCD



6.5 FPGA 在结构上由哪几个部分组成? 各部分的主要功能是什么?

双面

互联资源IR:在FAGA Y的各个CLB与IDBIOJ 实现透底