2 Verilog HDL入门与功能仿真

- 2.1 硬件描述语言简介
- 2.2 Verilog HDL程序的基本结构
- 2.3 逻辑功能的仿真验证过程
- 2.4 ModelSim仿真软件的使用
- 2.5 Verilog HDL功能仿真常用命令



2.1 硬件描述语言简介

- □ 硬件描述语言HDL(Hardware Description Languag) 类似于高级程序设计语言. 它是一种以文本形式来描述 数字系统硬件的结构和行为的语言, 用它可以表示逻辑 电路图、逻辑表达式, 复杂数字逻辑系统的逻辑功能。 用HDL编写设计说明文档易于存储和修改, 并能被计算 机识别和处理.
- □ HDL是高层次自动化设计的起点和基础.目前, IEEE推出两种标准: VHDL和Verilog HDL

(1) VHDL的起源与发展

- <u>V</u>ery high speed integrated <u>H</u>ardware <u>D</u>escription <u>L</u>anguage (VHDL)
- 它是70年代末和80年代初,起源于美国国防部提出的超高速 集成电路VHSIC研究计划,目的是为了把电子电路的设计 意义以文字或文件的方式保存下来,以便其他人能轻易地了 解电路的设计意义。1981年6月成立了VHDL小组。
- 1983年第三季度,由IBM公司、TI公司、Intermetric 公司 成立开发小组。
- 1986年3月,IEEE开始致力于VHDL的标准化工作,讨论 VHDL语言标准。
- IEEE于1987年12月公布了VHDL的标准版本(IEEE STD 1076/1987);
- 1993年VHDL修订,形成新的标准即IEEE STD 1076-1993)。

(2) Verilog HDL的起源与发展

- 1981年Gateway Automation硬件描述语言公司成立;
- 1983~84年间该公司发布"Verilog HDL"及其仿真器 Verilog -XL;
- 1986年Phil Moorby提出快速门级仿真的XL算法并获得成功, Verilog语言迅速得到推广。 Verilog-XL较快,特别在门级,能处理万门以上的设计。
- 1987年Synonsys公司开始使用Verilog行为语言作为它综合工具的输入:
- · 1989年12月 Cadence公司并购了Gateway公司;
- 1990年初Cadence公司把Verilog HDL和Verilog-XL分成单独产品,公开发布了Verilog HDL,与VHDL竞争。并成立Open Verilog International(OVI)组织,负责Verilog的发展和标准的制定。

(2) Verilog HDL的起源与发展

- 1993年 几乎所有ASIC厂商支持Verilog HDL,认为Verilog-XL是最好的仿真器。OVI推出2.0版本的Verilog HDL规范, IEEE接受了将OVI的Verilog2.0作为IEEE标准的提案。
- 1995年12月,定出Verilog HDL的标准IEEE 1364。
- 2001年3月IEEE正式批准了Verilog-2001标准(即IEEE 1364-2001)。
- Verilog-2001标准在Verilog-1995的基础上有几个重要的改进。新标准有力地支持可配置的IP建模,大大提高了深亚微米(DSM)设计的精确性,并对设计管理作了重大改进。

(3) 两种语言的比较(能力、数据类型、易学性、效率)

• 能力(capability)

结构建模

VHDL 抽象能力强

系统级一算法级一RTL级一逻辑级一门级

结构建模

Verilog 具体物理建模能力强

算法级一RTL级一逻辑级一门级一版图级

· 数据类型(data type)

VHDL

是一种数据类型性极强的语言。支持用户定义的数据类型。当对象的数据类型不一样时必须用类型转换函数转换。可以使用抽象(比如枚举)类型为系统建模。能利用数据类型检查编程的错误。

Verilog

数据类型简单。只能由语言本身定义,不能由用户定义。适于硬件结构的建模,不适于抽象的硬件行为建模。

· 易学性 (easiest to learn)

是一种数据类型很强的语言,欠直观。加之同一种 电路有多种建模方法,通常需要一定的时间和经验, VHDL 才能高效的完成设计。

VHDL根植于ADA,有时简洁,有时冗繁,如行为描述简洁,结构描述冗繁。

動化を粉点 and/or/xor

由于Verilog为直接仿真语言,数据类型较简单,语 Verilog 法很直观,故Verilog更易理解和好学。

Verilog更像C,约有50%的结构来自C,其余部分来自ADA。

• 效 率

VHDL 由于数据类型严格,模型必须精确定义和匹配数据类型,这造成了比同等地verilog效率要低。

不同位宽的信号可以彼此赋值,较小位数的信号可 Verilog 以从大位数信号中自动截取自己的位号。在综合过 程中可以删掉不用的位,这些特点使之简洁,效率 较高。

(4) VHDL语言的新进展

近年来,VHDL又有了一些新的发展。例如,为了大幅度提高EDA工具的设计能力,出现了一系列对HDL语言的扩展。00-VHDL(Object-Oriteted VHDL,即面向对象的VHDL)模型的代码比VHDL模型短30%~50%,缩短了开发时间,提高了设计效率。

美国杜克大学扩展的DE-VHDL(Duke Extended VHDL)通过增加3条语句,使设计者可以在VHDL描述中调用不可综合的子系统(包括连接该子系统和激活相应功能)。杜克大学用DE-VHDL进行一些多芯片系统的设计,极大地提高了设计能力。

(5) Verilog HDL语言的新进展

OVI组织1999年公布了可用于模拟和混合信号系统设计的硬件描述语言Verilog-AMS语言参考手册的草案, Verilog-AMS语言是符合IEEE 1364标准的Verilog HDL子集。目前Verilog-AMS还在不断的发展和完善中。

结论

HDL主要用于数字电路与系统的建模、仿真和自动设计。目前有两种标准的硬件描述语言: Verilog和VHDL。由于Verilog简单易学,所以我建议大家学习Verilog HDL语言。

我国国家技术监督局于1998年正式将《集成电路/硬件描述语言Verilog》列入国家标准,国家标准编号为GB/T18349-2001,从2001年10月1日起实施。相信该标准的制定对我国集成电路设计技术的发展有重要的推动作用。

2.2 Verilog HDL程序的基本结构

2.2.1 简单Verilog HDL程序实例

2.2.2 Verilog HDL程序的基本结构


2.2.1 简单Verilog HDL程序实例

so: end module

Verilog使用大约100个预定义的关键词定义该语言的结构

- 1. VerilogHDL程序由模块构成。每个模块的内容都是嵌在关键词 module和endmodule两个语句之间。每个模块实现特定的功能。
- 2. 每个模块先要进行端口的定义,并说明输入 (input)、输出 (output)和双向 (inout),然后对模块功能进行描述。
- 3. 除了endmodule语句外,每个语句后必须有分号。
- 4. 可以用/* --- */和//.....,对VerilogHDL程序的任何部分做注释。

2.2.1 简单Verilog HDL程序实例




2.2.1 简单Verilog HDL程序实例

```
/* Dataflow description of a half adder */
  module HalfAdder DF(A, B, Sum, Carry);
    input A ,B ;
    output Sum , Carry ;
                                                        S = A \oplus B
wire A ,B, Sum ,Carry ;
Sum = A ^ B;


Carry = A & B;

Andmodule

Andmodule
                                           约斯勒基
 /* Behavioral description of a half adder */
 module HalfAdder BH(A, B, Sum, Carry);
   input A ,B ;
   output Sum , Carry ;
   reg Sum , Carry ; //声明端口数据类型为寄
   always (A or B) begin
    1 ( Sum = A ^ B; //用过程赋值语句描述逻辑功能
                    always & Roy & Boy Bagin -- end
    Carry = A & B;
 endmodule
                                                            16
```



例 2选1数据选择器的程序实例



例 2选1数据选择器的程序实例

行为描述

```
module mux2 1(out, a, b, sel);
  output out;
  input a, b;
  input sel;
  reg out;
always @(sel or a or b)
 begin )
   if (šel)()
          out = b;
   else out = a;
 end()
endmodule
```

```
module mux2 1(out, a, b, sel);
  output out;
  input a, b;
  input sel;
  reg out;
always @(sel or a or b)
begin
  case (sel)
    1' b0: out = a;
    1' b1: out = b;
  endcase
end
endmodule
```

2.2.2 Verilog HDL程序的基本结构

模块定义的一般语法结构如下:

module 模块名 (端口名1,端口名2,端口名3,…); 端口类型说明(input, output, inout); 参数定义(可选); 数据类型定义(wire, reg等);

实例化低层模块和基本门级元件;

连续赋值语句(assign);

过程块结构(initial和always)

行为描述语句;

逻辑功能描述部分,其顺序是任意的

endmodule



几种描述方式小结:

•结构描述(门级描述)方式:

一般使用Primitive(内部元件)、自定义的下层模块对电路描述。主要用于层次化设计中。

•数据流描述方式:

一般使用assign语句描述,主要用于对组合逻辑电路建模。

•行为描述方式:

- 一般使用下述语句描述,可以对组合、时序逻辑电路建模。
 - 1) initial 语句
 - 2) always 语句


2.3 逻辑功能的仿真验证过程

HDL产生的最初动因就是为了能够模拟硬件系统,可以分析系统的性能,验证其功能是否正确。

要测试一个设计块是否正确,就要用Verilog再写一个测试模块。这个测试模块应包括以下三个方面的内容:

- •测试模块中要调用到设计块,只有这样才能对它进行测试;
- ·测试模块中应包含测试的激励信号源;
- ·测试模块能够实施对输出信号的检测,并报告检测结果;

写出测试模块的过程又称为搭建测试平台 (test bench)



例: 2选1数据选择器的测试模块:


```
module test mux;
  reg a,b,s;
  wire out;
  mux2to1 u1(out, a, b, s);
  initial
  begin
a=0; b=1; s=0;
#10 a=1; b=1; s=0;
#10 a=1; b=0; s=0;
#10 a=1; b=0; s=1;
#10 a=1; b=1; s=1;
#10 a=0; b=1; s=1;
#10 $finish;
   end
 initial
$monitor($time, "a=%b
b=%b s=%b out=%b"
a,b,s,out);
endmodule
```

```
module
mux2to1(out,a,b,sel);
output out;
input a,b,sel;

not (selnot, sel);
and (a1, a, selnot);
and (b1, b, sel);
or (out1, a1, b1);
endmodule
```

```
0 a=0 b=1 s=0 out=0
10 a=1 b=1 s=0 out=1
20 a=1 b=0 s=0 out=1
30 a=1 b=0 s=1 out=0
40 a=1 b=1 s=1 out=1
50 a=0 b=1 s=1 out=1
```

测试激励块与设计块之间的关系



- ·仿真时,信号线a、b、s上要加一组测试激励信号,这组激励信号的产生,是通过initial内部的过程语句产生的,而过程语句只能给reg型变量赋值。
- ·仿真时,信号线a、b、s上的激励信号是不能消失的,需要有"寄存"效应,能够描述这种"寄存"行为的,只能是req型。

2.3.2 仿真过程简介

□ 使用软件ModelSim-Altera 6.5b Starter Edition 进行仿真验证的大致过程




图 2.3.1 基于工作库仿真的基本流程





图2.3.2 基于工程项目仿真的基本流程


2.4 ModelSim仿真软件的使用


- □ 创建一个工作目录
- □ 输入源文件
- □ 建立工作库






□ 编译设计文件








□ 装入设计文件到仿真器



□ 运行仿真器









2.5 Verilog HDL功能仿真常用命令

- 2.5.1系统任务 (System Tasks)
- 1. 显示任务 (Display Task)

\$display是Verilog中最有用的任务之一,用于将指定信息(被引用的字符串、变量值或者表达式)以及结束符显示到标准输出设备上。其格式如下:

\$monitor任务的参数格式与\$display的相同



2.5 Verilog HDL功能仿真常用命令

表 2.5.1 字符串的显示格式说明

格式符	显示说明	格式符	显示说明
%d or %D	用十进制数显示变量	%v or %V	显示强度
%b or %B	用二进制显示变量	%o or %0	用八进制显示变量
%s or %S	显示字符串	%t or %T	显示目前时间格式
%h or %H	用十六进显示变量	%e or %E	用科学记数方式显示实数(例如
			3e10)
%c or %C	显示 ASCII 字符	%f or %F	用十进制方式显示实数(例如 2.13)
&m or &M	显示层次名(不需参数)	%g or %G	选择科学记数和十进制方式中较短的
	亚尔/人名 (八十四 多 90)	*9 OI *G	来显示实数

2.5.1系统任务 (System Tasks)

- 3. 仿真的中止 (Stopping) 和 完成(Finishing)任务
- □ \$stop; //在仿真期间,停止执行,未退出仿真环境。
- □ \$finish; //仿真完成,退出仿真环境,并将控制权返 回给操作系统
- □ 系统任务\$stop使得仿真进入交互模式,然后设计者可以进行调试。当设计者希望检查信号的值时,就可以使用\$stop使仿真器被挂起。然后可以发送交互命令给仿真器继续仿真。

2.5.2 編译器指令(Compiler Directives)

以`(反撇号,用键盘上左边与~共用的键输 **入**) 开头的标识符就是编译指令,用来控制代 码的整个过程。在Verilog代码编译的整个过 程中,编译器指令始终有效(编译过程可能跨 越多个文件),直至遇到其他不同的编译器指 今为止。
Timescale time_unit/time_precision include "../../header.v " `define WORD_SIZE 32 //定义文本宏