
[4-1] 分析如题图 4-1 所示两个逻辑电路的逻辑功能是否相同?要求写出逻辑表达式,列出真值表。




题图 4-1

解:  $Y_1 = AB$ ,  $Y_2 = \overline{AB}$ 

A	В	<i>Y</i> <sub>1</sub>	$Y_2$
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0

[4-2] 写出如题图 4-2 所示电路输出信号的逻辑表达式,并说明电路的逻辑功能。




解:功能:判奇电路,当输入变量为奇数个1时,输出为1;否则为0。

 $Y = A \oplus B \oplus C ,$ 

A	В	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1


[4-3] 写出如题图 4-3 所示各电路输出信号的逻辑表达式,并说明电路的逻辑功能。



题图 4-3

解:  $Y_1=A\oplus B\oplus C\oplus D$ ,判奇电路,当输入变量为奇数个 1 时,输出为 1;否则为 0。  $Y_2=A\oplus B\oplus C, Y_3=\big(A\oplus B\big)C+AB$ ,全加器,  $Y_2$  为本位和,  $Y_3$  为进位。

[4-4] 分析在如题图 4-4 所示 74HC153 双 4 选 1 数据选择器的工作原理,写出功能表。




题图 4-4

74HC153 功能表								
$\overline{S_1}$	$\overline{S_2}$	$A_1$	$A_0$	$Y_2$	$Y_1$			

1	1	×	X	0	0
0	0	0	0	$D_{20}$	$D_{\!\scriptscriptstyle 10}$
0	0	0	1	$D_{21}$	$D_{11}$
0	0	1	0	$D_{22}$	$D_{12}$
0	0	1	1	$D_{23}$	$D_{13}$

[4-5] 题图 4-5 是对十进制数 9 求补的集成电路 CC4561 的逻辑图,写出当 COMP=1、Z=0 和 COMP=0、Z=0 时, $Y_1 \sim Y_4$  的逻辑式,列出真值表。



【解】

(1) COMP=1、Z=0 时输出的逻辑式为

$$\begin{cases} Y_1 = \overline{A}_1 \\ Y_2 = A_2 \\ Y_3 = A_2 \oplus A_3 \\ Y_4 = \overline{A_2 + A_3 + A_4} \end{cases}$$

(2) COMP=0、Z=0 时输出的逻辑式为

$$\left\{egin{aligned} Y_1 &= A_1 \ Y_2 &= A_2 \ Y_3 &= A_3 \ Y_4 &= A_4 \end{aligned}
ight. (即不变换,真值表从略)$$


COMP=1、Z=0 时的真值表

				. L1 H12	т			
十进制数	$A_4$	$A_3$	$A_2$	$A_{\rm l}$	$Y_4$	$Y_3$	$Y_2$	$Y_1$
0	0	0	0	0	1	0	0	1
1	0	0	0	1	1	0	0	0
2	0	0	1	0	0	1	1	1
3	0	0	1	1	0	1	1	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	0	0
6	0	1	1	0	0	0	1	1
7	0	1	1	1	0	0	1	0
8	1	0	0	0	0	0	0	1
9	1	0	0	1	0	0	0	0
伪	1	0	1	0	0	1	1	1
1/3	1	0	1	1	0	1	1	0
	1	1	0	0	0	1	0	1
	1	1	0	1	0	1	0	0
码	1	1	1	0	0	0	1	1
11-7	1	1	1	1	0	0	1	0

[4-6] 某高校毕业班有一个学生还需修满 9 个学分才能毕业,在所剩的 4 门课程中,A 为 5 个学分,B 为 4 个学分,C 为 3 个学分,D 为 2 个学分。试用与非门设计一个逻辑电路,其输出为 1 时表示该生能顺利毕业。

解:  $Y = \overline{AB} \cdot \overline{BCD} \cdot \overline{ACD}$ 


A	В	С	D	Y
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0




1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1 1
1	1	1	0	1
1	1	1	1	1

[4-7] 试设计一个温度控制电路,其输入为 4 位二进制数 ABCD,代表检测到的温度,输出为 X 和 Y,分别用来控制暖风机和冷风机的工作。当温度低于或等于 5 时,暖风机工作,冷风机不工作;当温度高于或等于 10 时,冷风机工作,暖风机不工作;当温度介于 5 和 10 之间时,暖风机和冷风机都不工作。

解:  $X = \overline{AB} + \overline{AC}$  (暖风机), Y = AB + AC (冷风机)。工作—1 不工作--0



[4-8] 设计一个组合逻辑电路,使其输出信号 F 与输入信号 A 、 B 、 C 、 D 的关系满足题图 4-6 所示的波形图。



题图 4-6


$\boldsymbol{A}$	В	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1
1	1	1	0	0

解:由卡诺图得

$$F = A\overline{B}\overline{D} + \overline{B}C + \overline{A}B\overline{D} + B\overline{C}D + ABD$$

其中前两项是必有的,后面三项化简结果不唯一。

[4-9] 有一水箱由大、小两台泵  $M_L$ 和  $M_S$  供水,如题图 4-8 所示。水箱中设置了 3 个水位 检测元件 A、B、C。水面低于检测元件时,检测元件给出高电平;水面高于检测元件时,检测元件给出低电平。现要求当水位超过 C 点时水泵停止工作;水位低于 C 点而高于 B 点时  $M_S$  单独工作;水位低于 B 点而高于 A 点时  $M_L$  单独工作;水位低于 A 点时  $M_L$ 和  $M_S$ 同时工作。试用门电路设计一个控制两台水泵的逻辑电路,要求电路尽量简单。



【解】


图 4-8 的真值表


A	В	C	$M_{s}$	$M_{L}$
0	0	0	0	0
0	0	1	1	0
0	1	0	×	×
0	1	1	0	1
1	0	0	×	×
1	0	1	×	×
1	1	0	×	×
1	1	1	1	1


真值表中的 $\overline{ABC}$ 、 $A\overline{BC}$ 、 $A\overline{BC}$ 、 $AB\overline{C}$  为约束项,利用卡诺图化简后得到

$$\begin{cases} M_{S} = A + \overline{B}C \\ M_{L} = B \end{cases}$$

 $(M_S, M_L$ 的 1 状态表示工作,0 状态表示停止)








[4-10]试画出用 1 片 8 线-3 线优先编码器 CD4532 组成 8421BCD 优先编码器的逻辑图。允许附加必要的门电路,设输入为  $I_9$  -  $I_0$  ,且高电平有效,编码优先顺序为  $I_9$  —  $I_0$  ,输出为  $I_0$  、 $I_0$ 

解:


功能表

	输入								输	出				
S	$I_9$	$I_8$	$I_7$	$I_6$	$I_5$	$I_4$	$I_3$	$I_2$	$I_1$	$I_0$	$A_3$	$A_2$	$A_{\rm l}$	$A_0$
0	×	×	×	×	×	×	×	×	×	×	0	0	0	0
1	1	×	×	×	×	×	×	×	×	×	1	0	0	1
1	0	1	×	×	×	×	×	×	×	×	1	0	0	0
1	0	0	×	×	×	×	×	×	×	×	0	$Y_2$	$Y_1$	$Y_0$

由功能表列出表达式如下:  $A_3=S(I_9+\overline{I_9}I_8)$  ,  $A_2=\overline{I_9}\overline{I_8}Y_2$  ,  $A_1=\overline{I_9}\overline{I_8}Y_1$  ,  $A_0=I_9S+\overline{I_9}\overline{I_8}Y_0$  ,




**[4-11]** 已知题图 4-8 (a) 所示的 3 线- 8 线译码器 74LS138,输入信号的波形如题图 4-8 (b) 所示。试画出译码器  $\overline{Y_0} \sim \overline{Y_7}$  输出的波形。



题图 4-8

[4-12] 试画出用 3 线-8 线译码器 74LS138 和门电路产生多输出逻辑函数的逻辑图。





[4-13] 画出用 4 线-16 线译码器 74LS154 和门电路产生如下多输出逻辑函数的逻辑图。题图 4-9 是 74LS154 的逻辑框图,图中  $\overline{S}_A$ 、 $\overline{S}_B$  是两个控制端(亦称片选端)译码器工作时应使  $\overline{S}_A$ 、 $\overline{S}_B$  同时为低电平,输入信号  $A_3$ 、 $A_2$ 、 $A_1$ 、 $A_0$ 为 0000~1111 这 16 种状态时,输出端从  $\overline{Y}_0$  到  $Y_{15}$  依次给出低电平输出信号。

$$\begin{split} Y_1 &= \overline{A} \ \overline{B} \ \overline{C}D + \overline{A} \ \overline{B}C\overline{D} + A\overline{B} \ \overline{C} \ \overline{D} + \overline{A}B\overline{C} \ \overline{D} \\ Y_2 &= \overline{A}BCD + A \ \overline{B}CD + AB\overline{C}D + ABC\overline{D} \\ Y_3 &= \overline{A}B \end{split}$$

[解]:

$$\begin{split} Y_1 &= \overline{A} \ \overline{B} \ \overline{C}D + \overline{A} \ \overline{B}C\overline{D} + A\overline{B} \ \overline{C} \ \overline{D} + \overline{A}B\overline{C} \ \overline{D} = \sum m(1,2,4,8) = \overline{\overline{Y_1}\overline{Y_2}\overline{Y_4}\overline{Y_8}} \\ Y_2 &= \overline{A}BCD + A \ \overline{B}CD + AB\overline{C}D + ABC\overline{D} = \sum m(7,11,13,14) = \overline{\overline{Y_7}\overline{Y_{11}}\overline{Y_{13}}\overline{Y_{14}}} \\ Y_3 &= \overline{A}B = \sum m(4,5,6,7) = \overline{\overline{Y_4}\overline{Y_5}\overline{Y_6}\overline{Y_7}} \end{split}$$





[4-14]用 3 线-8 线译码器 74LS138 和门电路设计 1 位二进制全减器电路。输入为被减数  $P_i$ 、减数  $Q_i$  和来自低位的借位  $B_{i,j}$ ,输出为两数之差  $D_i$  及向高位的借位信号  $B_i$ 。

数 $Q_i$ 和来自低位的借位 $B_{i-1}$ ;	输出为两数之差 $D_i$ 及向高位的借位信号 $B_i$ 。

	一位全减器的真值表								
$P_{i}$	$Q_i$	$B_{i-1}$	$D_{i}$	$B_{i}$					
0	0	0	0	0					
0	0	1	1	1					
0	1	0	1	1					
0	1	1	0	1					
1	0	0	1	0					
1	0	1	0	0					
1	1	0	0	0					
1	1	1	1	1					

由真值表得到 $D_i$ 和 $B_i$ 的逻辑式为:

【解】

$$D_{i} = \sum (1, 2, 4, 7) = \overline{\overline{Y_{1}}} \overline{\overline{Y_{2}}} \overline{\overline{Y_{4}}} \overline{\overline{Y_{7}}} \qquad B_{i} = \sum (1, 2, 3, 7) = \overline{\overline{Y_{1}}} \overline{\overline{Y_{2}}} \overline{\overline{Y_{3}}} \overline{\overline{Y_{7}}}$$


$$P_{i} \qquad A_{2} \qquad \overline{\overline{Y_{0}}} \qquad \overline{\overline{Y_{0}}} \qquad B_{i}$$

$$Q_{i} \qquad A_{1} \qquad \overline{\overline{Y_{0}}} \qquad \overline{\overline{Y_{0}}} \qquad B_{i}$$

$$B_{i-1} \qquad S_{1} \qquad \overline{\overline{Y_{0}}} \qquad \overline{\overline{Y_{0}}} \qquad B_{i}$$

$$S_{1} \qquad \overline{\overline{Y_{0}}} \qquad \overline{\overline{Y_{0}}} \qquad D_{i}$$

[4-15] 分析题图 4-10 所示电路,74HC151 写出输出 Z 的逻辑函数式。



[解] 由题意已知,

$$A = A_0$$
  $B = A_1$   $C = A_2$   $D_0 = D_1 = D_4 = D_5 = D$ ,  $D_2 = 1$ ,  $D_3 = D_7 = 0$ ,  $D_6 = \overline{D}$ 

$$Z = D_0 m_0 + D_1 m_1 + ... + D_7 m_7$$


$$= D\overline{C}\overline{B}\overline{A} + D\overline{C}\overline{B}A + 1 \cdot \overline{C}B\overline{A} + 0 \cdot \overline{C}BA + DC\overline{B}\overline{A} + DC\overline{B}A + \overline{D}CB\overline{A} + 0 \cdot CBA$$

$$= D\overline{C}\overline{B}\overline{A} + D\overline{C}\overline{B}A + \overline{C}B\overline{A} + DC\overline{B}\overline{A} + DC\overline{B}A + \overline{D}CB\overline{A}$$

$$= D\overline{B} + \overline{C}B\overline{A} + \overline{D}B\overline{A}$$
  $\overrightarrow{\mathbf{D}} = D\overline{B} + D\overline{C}\overline{A} + \overline{D}B\overline{A}$ 

## [4-16] 试用 4 选 1 数据选择器产生逻辑函数 $Y = A\overline{B} \ \overline{C} + \overline{A} \ \overline{C} + BC$ 。

『解』:  $Y = A\bar{B}\ \bar{C} + \bar{A}\ \bar{C} + BC = A\bar{B}\ \bar{C} + \bar{A}\ B\bar{C} + \bar{A}\ B\bar{C} + BC = \bar{B}\bar{C} + \bar{A}\ B\bar{C} + BC$ ,将 A 变量分离出来,B 为地址高位,C 为地址低位,则有  $Y = m_0 + \bar{A}m_2 + m_3$ ,即  $D_0 = D_3 = 1$ ,  $D_1 = 0$ ,  $D_2 = \bar{A}$  。也可将 B 或 C 变量分离出来(过程略)。



[4-17] 用双 4 选 1 数据选择器 74HC153 实现 1 位全加器电路。74HC153 原理图参看习题 [4-4]。设  $A_i$  和  $B_i$  分别表示被加数、加数输入, $C_{i-1}$  表示来自相邻低位的进位输入。 $S_i$  为本位和输出, $C_i$  为向相邻高位的进位输出。

解: 由全加器真值表有:

表 4-12 全加器的真值表

	输 入		输	出
$A_i$	$\mathbf{B}_{i}$	$C_{i-1}$	$S_i$	$C_i$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S_i = \overline{A}_i \overline{B}_i C_{i-1} + \overline{A}_i B_i \overline{C}_{i-1} + A_i \overline{B}_i \overline{C}_{i-1} + A_i B_i C_{i-1}$$

$$C_{i} = B_{i}C_{i-1} + A_{i}\overline{B}_{i}C_{i-1} + A_{i}B_{i}\overline{C}_{i-1}$$


将 $A_i$ 变量分离出来, $B_i$ 为地址高位, $C_{i-1}$ 为地址低位,则有

$$S_{i} = A_{i}m_{0} + \overline{A}_{i}m_{1} + \overline{A}_{i}m_{2} + A_{i}m_{3},$$


$$\mathbb{P} D_{10} = D_{13} = A_i, D_{11} = D_{12} = \overline{A}_i$$

以及
$$C_i = A_i m_1 + A_i m_2 + m_3$$
,


- 
$$\square D_{20} = 0, D_{21} = D_{22} = A_i, D_{23} = 1.$$



[4-18] 试用两片双 4 选 1 数据选择器 74LS153 和 3 线-8 线译码器 74LS138 接成 16 选 1 数据选择器。



[4-19] 题图 4-11 是用两个 4 选 1 数据选择器组成的逻辑电路,试写出输出 Z 与输入 M、N、P、Q 之间的逻辑函数。




[解]设左片为片 1,右片为片 2

$$\begin{split} N &= A_1 \quad M = A_0 \quad D_{10} = D_{11} = D_{22} = D_{23} = 0 \text{ , } D_{12} = D_{13} = D_{20} = D_{21} = Q \\ \overline{S}_1 &= P, S_1 = \overline{P} \text{ ; } \overline{S}_2 = \overline{P}, S_2 = P \\ Y_1 &= (D_0 m_0 + D_1 m_1 + D_2 m_2 + D_3 m_3) S_1 = (N \overline{M} Q + N M Q) \overline{P} \\ Y_2 &= (D_0 m_0 + D_1 m_1 + D_2 m_2 + D_3 m_3) S_1 = (\overline{N} \overline{M} Q + \overline{N} M Q) P \\ Z &= Y_1 + Y_2 = (N \overline{M} Q + N M Q) \overline{P} + (\overline{N} \overline{M} Q + \overline{N} M Q) P = N Q \overline{P} + \overline{N} Q P \end{split}$$

[4-20] 用 8 选 1 数据选择器 74HC151 产生逻辑函数

$$Y = AC + \overline{A}B\overline{C} + \overline{A} \cdot \overline{B}C$$

解: 另 A 为高位,C 为低位,有  $Y = \sum m(1,2,5,7)$ ,故  $D_1 = D_2 = D_5 = D_7 = 1, D_0 = D_3 = D_4 = D_6 = 0$ ,逻辑图如下。



[4-21]设计用 3 个开关控制一个电灯的逻辑电路,要求改变任何一个开关的状态都控制电灯由亮变灭或由灭变亮。要求用数据选择器来实现。

解:由题意列真值表如下,设开关全部断开时灯灭为情况Y,否则为Y,

A	В	С	$Y_1$	$Y_2$
0	0	0	0	1
0	0	1	1	0
0	1	1	0	1
0	1	0	1	0
1	1	0	0	1
1	1	1	1	0
1	0	1	0	1
1	0	0	1	0

以  $Y_1$  为例,  $Y_1 = \sum m(1,2,4,7)$  利用八选一数据选择器,A 接地址高位,C 接低位,则有,  $D_1 = D_2 = D_4 = D_7 = 1, D_0 = D_3 = D_5 = D_6 = 0$ ,逻辑图略。

[4-22] 用 8 选 1 数据选择器设计一个函数发生器电路,它的功能表如题表 4-1 所示。设  $S_1S_0A=A_2A_1A_0$ 。


题表 4-1					
S <sub>1</sub> S <sub>0</sub>	Y				

0 0	A • B
0 1	A+B
1 0	$A \oplus B$
1 1	$\overline{\overline{A}}$

解: 由题意得:  $Y = \overline{S_1}\overline{S_0}AB + \overline{S_1}S_0(A+B) + S_1\overline{S_0}(A \oplus B) + S_1S_0\overline{A}$  展开分离 B 变量有:

$$Y = B\overline{S_1}\overline{S_0}A + \overline{S_1}S_0A + B\overline{S_1}S_0A + B\overline{S_1}S_0\overline{A} + \overline{B}S_1\overline{S_0}A + BS_1\overline{S_0}\overline{A} + S_1S_0\overline{A}$$
  
=  $Bm_1 + m_3 + Bm_2 + \overline{B}m_5 + Bm_4 + m_6$ 


即: 
$$D_0 = D_7 = 0, D_1 = D_2 = D_4 = B, D_5 = \overline{B}, D_3 = D_6 = 1$$
, 逻辑图如下。



[4-23] 试用 4 位并进行加法器 74LS283(见图 4-29)设计一个加/减运算电器。当控制信号 M=0 时它将两个输入的 4 位二进制数相加,而 M=1 时它将两个输入的 4 位二进制数相减。允许附加必要的电路。

[解] 电路如图 A3.23。

M=0 时,  $S_3S_2S_1S_0=P_3P_2P_1P_0+Q_3Q_2Q_1Q_0$ ,




[4-24] 能否用一片 4 位并行加法器 74LS283(见图 4-29)将余 3 代码转换成 8421 的二十进制代码?如果可能,应当如何连线?

【解】 由第一章的表 1-2 可知,从余 3 码中减去 3(0011)即可得到 8421 码.减 3 可通过加它的补码来实现.若输入的余 3 码位 D<sub>3</sub>D<sub>2</sub>D<sub>1</sub>D<sub>0</sub>,输出的 8421 码为 Y<sub>3</sub>Y<sub>2</sub>Y<sub>1</sub>Y<sub>0</sub>,则有

## $Y_3Y_2Y_1Y_0=D_3D_2D_1D_0+[-3] = D_3D_2D_1D_0+1101$

于是得到图 A4.24 电路



[4-25] 已知输入为 8421 码二——十进制数,要求当输入小于 5 时,输出为输入数加 2,当输入大于、等于 5 时,输出为输入数加 4,试用一片中规模集成四位加法器 74LS283 及"与或非"门、"非"门实现电路,请画出逻辑图。提示: 设输入为 A、B、C、D 并从  $B_3$ 、 $B_2$ 、 $B_1$ 、 $B_0$ 输入;输出端为  $S_3$ 、 $S_2$ 、 $S_1$ 、 $S_0$ ,令来自低位进位  $C_1$  = 0 。

解: 加 2 则为 0010,加 4 则为 0100,故被加数  $A_3 = A_0 = 0$ , $A_2$ 、 $A_1$  相反,通过真值表(卡诺图)求得表达式:  $A_2 = A + BD + BC$ ,  $A_1 = \overline{A_2}$  (不唯一)

化为与或非式有:  $A_2 = \overline{\overline{A \cdot BD \cdot BC}}$  及  $A_1 = \overline{A_2}$  ,逻辑图略。

A	В	С	D	$A_2$	$A_1$		
0	0	0	0	0	1		
0	0	0	1	0	1		
0	0	1	0	0	1		
0	0	1	1	0	1		
0	1	0	0	0	1		
0	1	0	1	1	0		
0	1	1	0	1	0		
0	1	1	1	1	0		
1	0	0	0	1	0		
1	0	0	1	1	0		
以下为无关项							

[4-26] 设计一个乘法器,输入是两个 2 位二进制数  $A=A_1A_0$ 、 $B=B_1B_0$ ,输出是两者的乘积(一个 4 位二进制数) $Y=Y_3Y_2Y_1Y_0$ 。


解: 由真值表及卡诺图有  $Y_3=A_1A_0B_1B_0$ ,  $Y_2=A_1\overline{A_0}B_1+A_1B_1\overline{B_0}$ ,

 $Y_1 = \overline{A_1} A_0 B_1 + A_0 B_1 \overline{B_0} + A_1 \overline{B_1} B_0 + A_1 \overline{A_0} B_0$  ,  $Y_0 = A_0 B_0$  , 根据表达式画出逻辑图,略。

$A_1$	$A_0$	$B_1$	$B_0$	$Y_3$	$Y_2$	$Y_1$	$Y_0$

0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1


[4-27] 用 5 片 74LS85 采用并联方式组成 16 位二进制数比较器如图 4-12 所示,试分析其工作原理



[4-28] 若使用 4 位数值比较器 74LS85 组成 10 位数值比较器,需要用几片?各片之间的应如何连接?


## [解]

需要用三片。根据 CC14585 的功能表,各片之间的连接方法如图 A3.26 所示。




[4-29] 试用两个 4 位数值比较器组成三个数的判断电路。要求能够判别三个 4 位二进制数  $A(a_3a_2a_1a_0)$ 、 $B(b_3b_2b_1b_0)$ 、 $C(c_3c_2c_1c_0)$ 是否相等、A 是否最大、A 是否最小,并分别给出"三个数相等"、"A 最大"、"A 最小"的输出信号。可以附加必要的门电路。

[解] 如图 A3.27 所示。



[4-30] 试分析题图 4-13 电路当中  $A \times B \times C \times D$  单独一个改变状态时是否存在竞争-冒险现象? 如果存在竞争-冒险现象,那么都发生在其他变量为何种取值的情况下?



【解】 由题图 4-11 得到输出的逻辑式为

$$Y = \overline{A}CD + A\overline{B}D + B\overline{C} + C\overline{D}$$

- (1) 当 B=0,C=D=1 时,输出逻辑式化简为  $Y = A + \overline{A}$  故 A 改变时存在竞争-冒险现象。
- (2) 当 A=1, C=0,D=1 时输出的逻辑式简化为  $Y=B+\bar{B}$  故 B 改变时存在竞争-冒险现象。
- (3) 当 B=1, 且 A、D 至少有一个为 0 时,,输出的逻辑式简化为  $Y = C + \bar{C}$  故 C 改变时存在竞争-冒险现象。
- (4) 当 C=1,且 A、B 至少有一个为 0 时,输出的逻辑式简化为  $Y = D + \bar{D}$  故 D 改变时存在竞争-冒险现象。