

一、语法记忆

1. if-else 和 C 语言的一致，大括号替换成 begin...end 对。
2. switch 改为 case，内部不用写 case 直接写“值：”，不用 break。要写 endcase。

二、语法注意点

1. 功能模块的输入 input，输出 output reg。
2. 测试平台的输入要 reg，输出要 wire。
3. input [2:0]D 要另起一行。
4. module name(...)后面要有分号。

三、有限状态机：三 always 模块写法

1. 对 next_state 赋值

```
always@(current_state, 输入)
begin
    case(current_state)
        S0:
            begin
                if(...)      next_state<=S1;
                else         next_state<=S2;
            end
        S1: ...
        S2: ...
        default: ...
    endcase
end
```

2.对 current_state 赋值

```
always@(posedge clk, posedge reset)
begin
    if(reset)
        current_state<=S0;
    else
        current_state<=next_state;
end
```

3.对输出赋值

```
always@(current_state)
    输出=(current_state==S5)||(current_state==S6);
```