جبراني پايانترم طراحي سيسيتمهاي ديجيتال، سوال 8

سؤال ٨:

مداری برای مدیریت پارکینگ دانشگاه طراحی کنید که امکانات زیر را داشته باشد:

- ۱) اولویت فضای پارکینگ با اساتید و کارمندان دانشگاه است و این ظرفیت بر اساس آمار حداکثر ۵۰۰ خودرو تعیین گردیده است.
 - ۲) باتوجهبه اینکه فضای کل پارکینگ ۷۰۰ خودرو است از ساعت ۸ تا ۱۳ فقط ۲۰۰ ظرفیت خالی برای ورود آزاد موجود است.
- ۳) از ساعت ۱۳ تا ۱۶ به ازای هر ساعت ظرفیت ورود آزاد ۵۰ خودرو افزایش می یابد و در ساعت ۱۶ ظرفیت ورود آزاد به ۵۰۰ خودرو می رسد.

ا**لف**) اگر در هنگام ورود/خروج خودرو یک سیگنال ورودی به مدار نوع آن را مشخص کند (دانشگاه∛زاد)؛ با زبان وریلاگ مداری را توصیف کنید که دارای ورودیها/خروجیهای زیر باشد:

	خروجیها
uni_parked_car	تعداد خودروهایی متعلق به دانشگاه که در پارکینگ پارک شدهاند.

parked_care	تعداد خودروهای پارک شده در پارکینگ مربوط به ظرفیت آزاد
uni_vacated_space	تعداد فضای خالی متعلق به دانشگاه
vacated_space	تعداد فضاهای خالی مربوط به ظرفیت أزاد
uni_is_vacated_space	آیا فضای خالی برای دانشگاه موجود است؟
is_vacated_space	آیا فضای خالی برای ظرفیت آزاد موجود است؟
	ورودىها
car_entered	ورود یک خودرو
is_uni_car_entered	آیا خودرو وارد شده متعلق به دانشگاه است؟
car_exited	خروج یک خودرو
is_uni_car_ exited	آیا خودرو خارج شده متعلق به دانشگاه است؟

درصورتی که نیاز به ورودی ها/خروجی های دیگری هم است آن را با ذکر دلیل به طراحی خود بیغزایید و جهت اطمینان از صحت عملکرد مدار، مدار خود را مورد آزمون قرار دهید (۵۰ نمره).

ب) مدار خود را برای یک FPGA به انتخاب خود سنتز کنید. از گزارشهای سنتز، بیشترین فرکانس ممکن برای این مدار را با ذکر دلیل مشخص کنید (۱۰ نمره).

الف) ابتدا ماژولی به نام TimeHandler ساختم که در آن با یک پارامتر n، معلوم می شود که هر ساعت چند کلاک پالس است. برای مثال مقدار دیفالت آن را برابر 700 تعیین کردم (برای اینکه ظرفیت پارکینگ 700 نفر است و برای اینکه بتوانم در هر ساعت، تمامی ظرفیت را پر یا خالی کنم)

ماژول TimeHandler در زیر موجود است:

```
module TimeHandler #(parameter n = 700) (input CLK, Start, output reg [4:0]hour);
         reg [31:0] counter = 0;
         always @(posedge Start or posedge CLK) begin
              if (Start) begin
                  hour = 32'd0;
                  counter = 0;
             end else begin
                 counter = counter + 1;
                 if (counter % n == 0) begin
                      counter = 0;
                     hour = hour + 1;
                     if (hour == 32'd24) begin
                          hour = 32'd0;
         end
     endmodule
19
```

ماژول Parking، ماژول اصلی برنامه است، بدین صورت که علاوه بر سیگنالهای ورودی و خروجی گفته شده در فایل سوالات میانترم، تعدادی ورودی و خروجی به آن افزوده شده که در زیر بیان میشود:

CLK: کلاک دستگاه

Start: سیگنال استارت که می توان آن را به عنوان ریست نیز درنظر گرفت، می توان با 1 کردن آن، شمارش ساعات را از اول آغاز کرد و مدار از ساعت 0 مجدد شروع به کار می کند.

overflow: حالتی را در نظر بگیرید که در ساعت 7 صبح هستیم و ظرفیت ماشینهای اساتید و کارکنان برابر 200 و ظرفیت ماشینهای آزاد برابر 500 است. همچنین فرض کنید تعداد ماشینهای اساتید و کارکنان برابر 100 و ماشینهای آزاد برابر 500 باشد. حال اگر ساعت 8 صبح شود، طبق گفته سوال، ظرفیت ماشینهای آزاد برابر 200 خواهد شد و این یعنی آن 400 ماشین آزاد، دیگر در ظرفیت 200 تایی جا نمی شوند! از آنجا که در سوال گفته نشده در این شرایط چه باید کرد، بنده فرض کردم که ناگهان 200 تا ماشین اضافی از پارکینگ خارج می شوند (!) و پارکینگ با 200 ماشین آزاد از ظرفیت آزاد پر خواهد شد و سیگنال overflow برابر 1 می شود.

Overflow_uni: همین حالت قبل را اینبار برای زمانی فرض کنید که ظرفیت تعداد ماشینهای اساتید و کارکنان، بدلیل تغییر ساعت، به طور ناگهانی کمتر از تعداد ماشینهای اساتید و کارکنان موجود در پارکینگ شود، در اینصورت همان اتفاق مشابه بالا رخ خواهد داد و سیگنال overflow_uni برابر یک می شود.

Rejected: این سیگنال زمانی 1 می شود که تعداد ماشینهای آزاد در پارکینگ برابر 0 باشد و car_exited مساوی 1 شود. در اینصورت چون خروج ماشینی که وجود ندارد (!) غیر ممکن است، درخواست reject می شود. همچنین اگر ظرفیت ماشینهای آزاد پر شده باشد و قصد افزودن ماشین جدید داشته باشیم همین اتفاق رخ می دهد.

Rejected_uni: این سیگنال مشابه سیگنال rejected اما برای ماشینهای اساتید و کارکنان است.

حال کد ماژول Parking را در زیر قرار می دهم:

```
CLK, Start, car_entered, is_uni_car_entered, car_exited, is_uni_car_exited,
output reg [9:0]uni_parked_car, output reg [9:0]parked_car, output reg[9:0]uni_vacated_space, output reg[9:0]vacated_space,
output reg uni_is_vacated_space, is_vacated_space, overflow_uni, overflow, rejected_uni, rejected, output wire [4:0] hour);
reg [9:0]uni_space;
reg [9:0]space;
TimeHandler #(700) th(CLK, Start, hour);
always @(Start or CLK or hour) begin
      overflow = 0;
   if (hour == 8) begin
       space = 10'd200;
       uni_space = 10'd500;
       if (space < parked_car) begin</pre>
           parked_car = space;
           vacated space = 0;
           uni vacated space = uni space - uni parked car;
       end else begin
           vacated_space = space - parked_car;
   end else if (hour >= 13 && hour < 16) begin
       uni_space = uni_space - 50;
       if (uni_space < uni_parked_car) begin</pre>
           uni_parked_car = uni_space;
           uni_vacated_space = uni_space - uni_parked_car;
    end else if (hour == 16) begin
       uni_space = 200;
```

```
if (uni_space < uni_parked_car) begin</pre>
        overflow uni = 1;
        uni_parked_car = uni_space;
        vacated_space = space - parked_car;
        uni_vacated_space = 0;
        vacated_space = space - parked_car;
        uni_vacated_space = uni_space - uni_parked_car;
    end
end
if (Start) begin
    uni_parked_car = 0;
    parked_car = 0;
    uni_vacated_space = 10'd200;
    vacated_space = 10'd500;
    space = 10'd500;
    uni_space = 10'd200;
    uni is vacated space = 1;
    is_vacated_space = 1;
    rejected = 0;
    overflow = 0;
    rejected uni = 0;
    overflow_uni = 0;
end else if (car_entered == 1) begin
    if (is_uni_car_entered) begin
        if (uni_vacated_space == 0) begin
            rejected_uni = 1;
            rejected_uni = 0;
            uni_vacated_space = uni_vacated_space - 1;
            uni_parked_car = uni_parked_car + 1;
        end
        if (vacated_space == 0) begin
```

```
rejected = 1;
                              rejected = 0;
                               vacated_space = vacated_space - 1;
                               parked_car = parked_car + 1;
                      end
                  end else if (car_exited == 1) begin
                      if (is_uni_car_exited) begin
                          if (uni_parked_car == 0) begin
                              rejected uni = 1;
                              rejected_uni = 0;
                              uni vacated space = uni vacated space + 1;
                              uni_parked_car = uni_parked_car - 1;
                          end
                          if (parked_car == 0) begin
                              rejected = 1;
                          end else begin
                              rejected = 0;
                              vacated_space = vacated_space + 1;
                              parked_car = parked_car - 1;
      endmodule
100
```


حال برای اطمینان از صحت عملکرد این ماژولها، یک تست بنچ نوشتم که حالات بحرانی (مثل حالاتی که سیگنالهای اورفلو برابر 1 میشوند.) را در آن تست کرده ام: کد ماژول تست بنچ:

```
reg CLK, Start, car_entered, is_uni_car_entered, car_exited, is_uni_car_exited;
wire [9:0]uni_parked_car, parked_car, uni_vacated_space, vacated_space;
wire uni_is_vacated_space, is_vacated_space, overflow_uni, overflow, rejected_uni, rejected;
wire [4:0] hour;
Parking p(CLK, Start, car_entered, is_uni_car_entered, car_exited, is_uni_car_exited,
   uni_parked_car, parked_car, uni_vacated_space, vacated_space,
   uni_is_vacated_space, is_vacated_space, overflow_uni, overflow, rejected_uni, rejected, hour
   Start = 1;
   #1
   Start = 0;
    for (i = 0; i < 100; i = i + 1) begin
       car entered = 1;
        is_uni_car_entered = 1;
    for (i = 0; i < 500; i = i + 1) begin
       car_entered = 1;
        is_uni_car_entered = 0;
       #2:
   car_entered = 0;
   #(1400 * 8); // 8 hours later -- uni_parked_car = 100, parked_car = 200 (overflow = 1)
    for (i = 0; i < 300; i = i + 1) begin
       car entered = 1;
        is_uni_car_entered = 1;
```

جبراني پايانترم - سوال 8

```
car_entered = 0;
for (i = 0; i < 100; i = i + 1) begin
   car_exited = 1;
    is_uni_car_exited = 0;
car_exited = 0;
#(1400 * 5); // 5 hours later
#(1400 * 3); // 3 hours later -- uni_parked_car = 200, parked_car = 100
for (i = 0; i < 200; i = i + 1) begin
    car_exited = 1;
    is_uni_car_exited = 1;
for (i = 0; i < 200; i = i + 1) begin
   car exited = 1;
    is_uni_car_exited = 0;
car exited = 1;
is_uni_car_exited = 0;
car_exited = 1;
is_uni_car_exited = 1;
car_exited = 0;
```


در خود کد تست بنچ به صورت کامنتریال مقادیر مورد انتظار در هر گام را مشخص کرده ام. حال تصاویر ویو فرم را قرار میدهم: همانطور که از تصویر کلی ویوفرم معلوم است، شبیه سازی را برای 17 ساعت و تعداد بالا ماشین انجام داده ام که به بخشهای مهم آن اشاره میکنم:



مرحله اول تست بنچ (افزودن 100 ماشین کارکنان و اساتید و 500 ماشین آزاد):




در تصویر آخر به ریجکت شدن سیگنال:




تصویر قبل نقطه بحرانی در ساعت 8 را نشان میدهد که اورفلو رخ میدهد.

در مرحله زیر، قصد داریم تعداد ماشین اساتید و کارکنان را به 500 برسانیم.


و همچنین تعداد ماشینهای آزاد را به 0 میرسانیم:



از ساعت 13 تا ساعت 16، ساعت ساعات بحراني خواهيم بود: (ظرفيت ها 50 تا 50 تا انتقال مييابند) عكس در زير:



و ناگهان در ساعت 16، انتقال ناگهانی ظرفیت رخ میدهد:



در نهایت هم پارکینگ را از هر ماشینی خالی می کنم:

/Parking_TB/Start	1'h1 1'h0 1'h0																												
/Parking_TB/car_entered /Parking_TB/is_uni_car_entered		=																											
		1																						\vdash					
		26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	(11	10	[9	8	₹7	6	5	4	[3	2	1	0	
		0																											
■→ /Parking_TB/uni_vacated_space		174	175	176	177	178	179	180	181	182	183	184	185	186	187	188	189	190	191	192	193	194	195	196	197	198	199	200	
□→ /Parking_TB/vacated_space		500																											
/Parking_TB/uni_is_vacated_s																													
/Parking_TB/is_vacated_space																													
/Parking_TB/overflow_uni																													
/Parking_TB/overflow																													
/Parking_TB/rejected_uni																													
/Parking_TB/rejected																													
□- <pre>/Parking_TB/hour</pre>	5'd16	17																											

ب) برای سنتز، از ابزار سنتز کوآرتوس استفاده کردم:

فایل حاصل سنتز این مدار در پیوست قرار گرفته است. همچنین بخش حداکثر فرکانس نیز در بخش Slow 1100mV 85C model برای Cyclone V FPGA به شکل زیر است:

فرزام کوهی رونقی – 401106403

	Fmax	Restricted Fmax	Clock Name	Note
1	14.81 MHz	14.81 MHz	CLK	
2	28.71 MHz	28.71 MHz	TimeHandler:th hour[0]	
3	34.01 MHz	34.01 MHz	car_entered	

که طبق آن باید کوچکترین فرکانس را به عنوان ماکسیمم فرکانس انتخاب کنیم تا تمام دستگاه بتواند همگام بماند، بنابراین، 14MHz را به عنوان فرکانس دستگاه انتخاب میکنم.