WILLIAM AMOUNT OF THE PROPERTY OF THE PROPERTY

厦门大学《计算机组成原理》课程期末试卷

信息学院 软件工程系

软件工程系 2020 届毕业班提前考

主考教师: 曾文华

试卷类型: (C卷)答案

→ ,		选择唯一的一个正确答案,15 小题,4 写答案时请写上每小题的对应编号)	每小		
1.		3。 L访问并顺序执行指令 器按内容选择地址			
2.	在 CPU 中跟踪指令后续地址的寄存器是 <u>C</u> 。 A. MAR B. IR				
	C. PC D. MDR				
3.	不同的信号共用一组信号线,分时传送,这种 A.猝发 B.并行 C.复用 D.串行	总线传输方式是 <u>C</u> 。			
4.	在同步通信中,一个总线周期的传输过程是	 地址,再传输数据			
5.	下列器件中存取速度最快的是。 A.Cache B.主存 C.辅助存储器 D. 寄存器				
6.		字的存取空间 字的速度			
	在程序的执行过程中,Cache 与主存的地址映 A.操作系统来管理的 B.程序员说 C. 编译器完成的 D.由硬件				
8.		度提高一倍 查找时间			
9.	采用 DMA 方式传送数据时,每传送一个数据A.一个指令周期 B.一个机器周期 C.一个存储周期 D.一个总线周期	要占用 <u>C</u> 的时间。			

10.	在中断响应周期,置"0"允许中断触发器是由A 完成的。 A.硬件自动 B.程序员在编制中断服务程序时设置的 C.开中断指令 D.关中断指令
11.	I/O 采用统一编址时,进行输入输出操作的指令是
12.	在浮点表示时,若用全 0 表示机器零,则阶码应采用A。 A.移码
13.	对真值 0 表示形式唯一的机器数是B A.原码 B.补码和移码 C.反码 D.原码和补码
14.	将一个十进制数 x = -8192 表示成补码时,至少采用 <u>B</u> 位二进制代码表示。 A.13 B.14 C.15 D.16
15.	设寄存器内容为 FFH, 若它等于-1, 则为 <u>B</u> 。 A.原码 B.补码 C.反码 D.移码
	、 填空题(10 个空,每一空 1 分,共 10 分;在答题纸填写答案时请写上每个空格的对应编号)
1.	在异步通信中,没有固定的总线传输周期,通信双方通过
2.	三态门有三种状态,分别是:逻辑"0"、逻辑"1"和②高阻态。
3.	层次化存储器结构设计的依据是 <u>③程序访问的局部性</u> 原理。
4.	相联存储器是按
5.	通常可将存储系统分为 Cache-主存层次和主存-辅存层次,前者主要解决存储系统的 <u>⑤速度</u> 问题,后者主要解决存储系统的 <u>⑥容量</u> 问题。
6.	海明码可以发现并纠正 ⑦1 位错误。
7.	14、设有一个四体低位交叉的存储器,每个体的容量为 256KX64 位,存取周期为 200ns,则 CPU 连续读 4 个字所需的最多时间是 <u>⑧350</u> ns。 (200ns + (4-1) *50ns)

8.	CPU 在
=	、 判断题(下列表述正确的打√,错误的打×,10 小题,每小题 1分,共 10 分;在答题纸填写答案时请写上每小题的对应编号)
1.	用以指定待执行指令所在地址的寄存器是指令寄存器。 (×)
2.	在计数器定时查询方式下,若每次计数从上一次计数的终止点开始,则每个设备使用总线的机会相等。 (√)
3.	由容量为 16KB 的 Cache 和容量为 16MB 的主存构成的存储系统的总容量为 16MB。 (✓)
4.	中断接口电路通过数据总线将向量地址送至 CPU。 (√)
5.	一个更高级的中断请求一定可以中断另一个中断处理程序的执行。 (×)
6.	中断向量就是中断服务程序入口地址。 (×)
7.	多重分组跳跃进位链是组内并行、组间串行的进位链。
8.	$[-x]_{44} = -[x]_{44} . \qquad ($
9.	在浮点机中,尾数的第一数位为1时,即为规格化形式。 (×)
10.	RISC 的主要目标是减少指令数,因此允许采取增加每条指令功能的方法来减少指令系统所包含的指令数。 (X)
四	、 名词解释(请写出下列英文缩写的中文全称,10 小题,每 1 小题 1 分,共 10 分;在答题纸填写答案时请写上每小题的对应编号)
	CPI: 每条指令的平均时钟周期数 FLOPS: 每秒执行的浮点运算次数 EPROM: 可擦除可编程只读存储器 LRU: 近期最少使用

CRC: 循环冗余校验码
 RAID: 独立磁盘冗余阵列
 RISC: 精简指令系统计算机

8. VLIW: 超长指令字

- 9. VHDL: 超高速集成电路硬件描述语言(硬件描述语言)
- 10. DDR SDRAM: 双倍速率同步动态随机存储器
- 五、 问答题(5小题,每小题3分,共15分:在答题纸填写答案时请写上每小 题的对应编号)
- (3分)设一个32位微处理器配有16位的外部数据总线,时钟频率为50MHz,若总线传输的最短周 期为 4 个时钟周期, 试问处理器的最大数据传输率是多少? 若想提高一倍数据传输率, 可采用什么措 施?

答:

(1) 最大数据传输率=2B/(4*(1/50MHz))=25MBps

(1.5分)

(2) 提高一倍数据传输率,可采用以下措施:

(1.5分)

- ①增加数据总线位数: 16 位增加到 32 位
- ②提高时钟频率: 50MHz 提高到 100MHz
- ③减少总线传输周期: 4个时钟周期减少到2个时钟周期
- 2. (3分)什么是"程序访问的局部性"原理?存储系统中哪一级采用了程序访问的局部性原理? 答:
 - (1) 所谓"程序访问的局部性"即程序执行时对存储器的访问是不均匀的,这是由于指令和数据在 主存的地址分布不是随机的,而是相对地簇聚。 (1分)
 - (2)存储系统的 Cache-主存级和主存-辅存级都用到程序访问的局部性原理。

(2分)

(3分) 在什么条件和什么时间,CPU 可以响应 I/O 的中断请求? **3.**

答:

(1)条件:允许中断触发器为"1",I/O本身有中断请求且未被屏蔽;经排队后又被选中。

(1.5分)

- (2) 时间: 每条指令执行阶段的结束时刻。因为此时由 CPU 发出中断查询信号,才能获取 I/O 的中 断请求信号。 (1.5分)
- 4. (3分)如何判断定点补码加减运算、浮点补码加减运算是否溢出。

(1) 定点补码加减运算溢出的判断方法:

采用1位符号位运算;当符号位的进位与最高数值位的进位不同时,即为溢出。 (1分)

采用双符号位: 当运算结果的两个符号位不同时, 即为溢出。

(1分)

- (2) 浮点比较暗加减运算溢出的判断方法:根据运算结果的阶码来判断是否溢出,当阶码大于最大 正阶码时,即为溢出。 (1分)
- 5. (3分) 微指令的编码方式主要有哪几种? 微指令序列地址(后续微指令的地址)的形成方法主要有 哪几种?

答:

- (1) 微指令的编码方式主要有直接编码(直接控制)方式、字段直接编码方式、字段间接编码方式、 混合编码方式等。 (1.5分)
- (2) 微指令序列地址(后续微指令的地址)的形成方法主要有直接由微指令的下地址字段指出、根 据机器指令的操作码形成等。 (1.5分)

- 六、 设计题(4 小题, 共 40 分; 在答题纸填写答案时请写上每小题的对应编号)
- 1. (6分)设某计算机采用直接映射 Cache,已知主存容量为 4MB, Cache 容量为 4KB,字块长度为 8个字(32位/字)。
 - (1) 画出反映主存与 Cache 映射关系的主存地址各字段分配框图,并说明每个字段的名称及位数。
 - (2) 设 Cache 初态为空,CPU 依次从主存第 0、1、2、...、99 号单元读出 100 个字(主存一次读出 1 个字),并重复此次序读 10 次,问命中率是多少?
 - (3) 如果 Cache 的存取时间是 50ns, 主存的存取时间是 500ns, 根据(2) 求出的命中率, 求平均存取时间。
 - (4) 计算 Cache-主存系统的效率。

注:由于考场不允许带计算器,该题计算命中率、平均存取时间、效率时,只需列出计算式子,不需给出计算结果。

答:

(1)主存字块标志=10位	Cache 字块地址=7 位	字块内地址=5 位	(2分)	
(2) 命中率=(100*10-13)/(100*10)=98.7%				
(3) 平均访问时间=0.987*50ns+(1-0.987) *500ns=55.85ns				
(4) Cache-主存系统的效率=	50ns/55.85ns=89.5%		(1分)	

- 2. (10 分)设机器字长为 32 位,写出下列各种情况下它能表示的数的范围(用十进制表示)。假设定点数采用 1 位符号位,浮点数阶码为 8 位(含 1 位符号位)、尾数为 24 位(含 1 位符号位)。
 - (1) 无符号数;
 - (2) 原码表示的定点整数:
 - (3) 补码表示的定点整数;
 - (4) 原码表示的定点小数;
 - (5) 补码表示的定点小数:
 - (6) 原码规格化表示的浮点数,其对应的正数和负数范围;
 - (7) 补码规格化表示的浮点数,其对应的正数和负数范围。

答:

(1) 无符号数:

 $0 \sim 2^{32}-1$

 $(00...00 \sim 11...11)$

(2) 原码表示的定点整数:

 $-(2^{31}-1) \sim +(2^{31}-1)$

 $(1,1\cdots 11 \sim 0,1\cdots 11)$

(3) 补码表示的定点整数:

 -2^{31} \sim + $(2^{31}-1)$

 $(1,0\cdots00 \sim 0,1\cdots11)$

(4) 原码表示的定点小数:

 $-(2^{31}-1)/2^{31} \sim +(2^{31}-1)/2^{31}$

 $(1.1 \cdots 11 \sim 0.1 \cdots 11)$

(5) 补码表示的定点小数:

 $\sim +(2^{31}-1)/2^{31}$

 $(1.00\cdots00 \sim 0.1\cdots11)$

(6) 原码规格化表示的浮点数,其对应的正数和负数范围:

正数: 2-127 * 2-1 ~ 2127 * (1-2-23)

 $(1,11111111 0.1\cdots00 \sim 0,1111111 0.1\cdots11)$

负数: -2¹²⁷ * (1-2⁻²³) ~ -2⁻¹²⁷ * 2⁻¹

 $(0,11111111 \quad 1.1 \dots 111 \quad \sim \quad 1,1111111 \quad 1.1 \dots 00)$

(7) 补码规格化表示的浮点数,其对应的正数和负数范围:


正数: 2-128 * 2-1 ~ 2127 * (1-2-23)

 $(1,00000000 \quad 0.10\cdots00 \quad \sim \quad 0,11111111 \quad 0.11\cdots11)$

负数: 2¹²⁷ * (-1) ~ 2⁻¹²⁸ * [-(2⁻¹+2⁻²³)]

 $(0,11111111 \quad 1.00\cdots00 \quad \sim \quad 1,0000000 \quad 1.01\cdots11)$

- 3. (10 分)已知 74181 和 74182 芯片的外特性如图 1 所示。现要完成两个 32 位数 A 和 B 的加法,记 $A=A_{31}A_{30}...A_0$, $B=B_{31}B_{30}...B_0$,运算结果为 $S=S_{31}S_{30}...S_0$,最低位进位为 C_{in} ,最高位进位为 C_{out} 。请采 用这两个芯片设计以下两种方案的 32 位加法器。
 - (1) 采用单重分组进位结构;
 - (2) 采用双重分组进位结构。







图 1 74181、74182 芯片的外特性

答:


(1) 采用单重分组进位结构如下:

(5分)



(2) 采用双重分组进位结构如下:

(8分)



- 4. (14分)设 CPU 内部结构如图 2 所示,且 PC 有自动加 1 功能。此外还有 B、C、D、E、H、L 六个 寄存器(图中未画),它们各自的输入端和输出端都与内部总线 Bus 相连,并分别受控制信号控制。 要求写出完成下列指令组合逻辑控制单元所发出的微操作命令及节拍安排。
 - (1) ADD B, C
- (B) + (C) -> B
- (2) SUB E, @H
- $(E) ((H)) \rightarrow E$
- 寄存器间接寻址

- (3) STA @mem
- ; ACC -> ((mem))
- 存储器间接寻址




图 2 CPU 内部结构框图

答:(1) ADD B,C 指令

取指周期:

T0 PC -> Bus -> MAR, 1 -> R

T1 $M(MAR) \rightarrow MDR, (PC) + 1 \rightarrow PC$

T2 MDR -> Bus -> IR, OP(IR) -> 微操作命令形成部件

执行周期:

 $T0 \qquad C \rightarrow Bus \rightarrow R1$

T1 (B) + (R1) -> ALU -> R2

 $T2 \qquad R2 \rightarrow Bus \rightarrow B$

(2) SUB E,@H 指令

取指周期:

T0 PC -> Bus -> MAR, 1 -> R

T1 $M(MAR) \rightarrow MDR, (PC) + 1 \rightarrow PC$

T2 MDR -> Bus -> IR, OP(IR) -> 微操作命令形成部件

间址周期:

T0 $H \rightarrow Bus \rightarrow MAR$, $1 \rightarrow R$

 $T1 M(MAR) \rightarrow MDR$

执行周期:

T0 MDR -> Bus -> R1

T1 (E) - (R1) \rightarrow ALU -> R2

 $T2 \qquad R2 \rightarrow Bus \rightarrow E$

(3) STA @mem 指令

取指周期:

- T0 PC -> Bus -> MAR, 1 -> R
- T1 $M(MAR) \rightarrow MDR, (PC) + 1 \rightarrow PC$
- T2 MDR -> Bus -> IR, OP(IR) -> 微操作命令形成部件

间址周期:

- T0 Ad(IR) \rightarrow Bus \rightarrow MAR, 1 \rightarrow R
- T1 $M(MAR) \rightarrow MDR$

执行周期:

- T0 MDR -> Bus -> MAR, 1 -> W
- T1 ACC -> Bus -> MDR
- $T2 \qquad MDR \rightarrow M(MAR)$