《数字逻辑》

（第七讲）

厦门大学信息学院软件工程系 曾文华

2023年12月25日

课程内容

- 全书共9章：

第1章　基本知识

第2章　逻辑代数基础

第3章　集成门电路与触发器

第4章　组合逻辑电路

第5章　同步时序逻辑电路

第6章　异步时序逻辑电路

第7章　中规模通用集成电路及其应用

第8章　可编程逻辑器件

第9章　综合应用举例



第7章　中规模通用集成电路及其应用

- 7.1　常用中规模组合逻辑电路
- 7.2　常用中规模时序逻辑电路
- 7.3　常用中规模信号产生与变换电路

7.1 常用中规模组合逻辑电路

7.1.1 二进制并行加法器
7.1.2 译码器和编码器
7.1.3 多路选择器和多路分配器

• 7.1.1 二进制并行加法器

– 按照进位方式不同分为：串行进位加法器、超前进位加法器等两种类型。

– 1、构成思想

• （1）串行进位二进制并行加法器

– 图7.1：4位串行进位二进制并行加法器的结构框图（由4个全加器FA构成）。

– 缺点：最高位必须等到各低位全部相加完成并送来进位信号后，才能产生运算结果。运算速度较慢，并且位数越多，速度就越低。




图 7.1 4 位串行进位二进制并行加法器的结构框图

- （2）超前进位二进制并行加法器
  - 根据全加器FA的逻辑公式：
    - $F_i=A_i \oplus B_i \oplus C_{i-1}$
    - $C_i=/A_i \cdot B_i \cdot C_{i-1}+A_i \cdot /B_i \cdot C_{i-1}+A_i \cdot B_i \cdot /C_{i-1}+A_i \cdot B_i \cdot C_{i-1}=(A_i \oplus B_i) \cdot C_{i-1}+A_i \cdot B_i$
  - 定义：
    - 进位产生函数：$G_i=A_i \cdot B_i$
    - 进位传递函数：$P_i=A_i \oplus B_i$
  - 则有：
    - $F_i=A_i \oplus B_i \oplus C_{i-1}=P_i \oplus C_{i-1}$
    - $C_i=P_i \cdot C_{i-1}+G_i$
  - 4位二进制并行加法器各位的进位分别为：
    - $C_1=P_1 \cdot C_0+G_1$
    - $C_2=P_2 \cdot C_1+G_2=P_2 \cdot P_1 \cdot C_0+P_2 \cdot G_1+G_2$
    - $C_3=P_3 \cdot C_2+G_3=P_3 \cdot P_2 \cdot P_1 \cdot C_0+P_3 \cdot P_2 \cdot G_1+P_3 \cdot G_2+G_3$
    - $C_4=P_4 \cdot C_3+G_4= P_4 \cdot P_3 \cdot P_2 \cdot P_1 \cdot C_0+P_4 \cdot P_3 \cdot P_2 \cdot G_1+P_4 \cdot P_3 \cdot G_2+P_4 \cdot G_3+G_4$
  - 因为$C_1 \sim C_4$只是$G_1 \sim G_4$、$P_1 \sim P_4$、C_0的函数，而$G_1 \sim G_4$、$P_1 \sim P_4$又只是$A_1 \sim A_4$、$B_1 \sim B_4$的函数，因此$C_1 \sim C_4$只是$A_1 \sim A_4$、$B_1 \sim B_4$、C_0的函数。
  - 因此在输入$A_1 \sim A_4$、$B_1 \sim B_4$、C_0给定后，可以立即得到$C_1 \sim C_4$以及$F_1 \sim F_4$，从而有效地提高运算速度。
  - 根据$G_1 \sim G_4$、$P_1 \sim P_4$产生$C_1 \sim C_4$的电路称为超前进位发生器，采用超前进位发生器的加法器称为超前进位加法器，也称先行进位加法器或并行进位加法器。

– 2、典型芯片

- **74283**为**4位超前进位二进制加法器**芯片，其引脚图及逻辑符号如图**7.2**所示，图中的FC_4即为C_4。





图 7.2　74283 的引脚排列图和逻辑符号



Logisim中的74283芯片

– 3、应用举例

- 利用二进制并行加法器（**74283**芯片）还可以实现代码转换、二进制减法运算、二进制乘法运算、十进制加法运算等功能。

- 例7.1：用4位二进制并行加法器（74283）设计一个8421码转换成余3码的代码转换电路。
- 解：
  - 余3码=8421码+3。
  - 转换电路见图7.3。

表 1.3　常用的 3 种 BCD 码

十进制字符	8421 码	2421 码	余 3 码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1011	1000
6	0110	1100	1001
7	0111	1101	1010
8	1000	1110	1011
9	1001	1111	1100




图 7.3　逻辑电路

- 例7.2：用4位二进制并行加法器（74283）设计一个4位二进制并行加法/减法器。

- 解：
  - A-B=A+/B+1，例如：
    - A=6=0,110　B=5=0,101　/B=1,010　A+/B+1=0,110+1,010+1=0,001=1=6-5。
    - A=5=0,101　B=6=0,110　/B=1,001　A+/B+1=0,101+1,001+1=1,111=-1=5-6。
  - 4位二进制并行加法/减法器电路如图7.4所示。
  - M=0，A=a，B=b⊕0=b，s=F=A+B+C_0=A+B+0=a+b。
  - M=1，A=a，B=b⊕1=/b，s=F=A+B+C_0=a+/b+1=a-b。




图 7.4　逻辑电路

- **例7.3**：用4位二进制并行加法器（74283）设计一个用余3码表示的1位十进制数加法器。

- 解：
  - 余3码加法规则：如果相加结果无进位产生，则“和”需要减3；如果相加结果有进位产生，则“和”需要加3。例如：
    - 1+2=0100+0101=1001　　无进位　　“和”=1001-3=1001-11=0110=3
    - 5+6=1000+1001=10001　　有进位　　“和”=10001+3=10001+11=10100=11

  - 用余3码表示的1位十进制数加法器电路如图7.5所示：第I片74283完成余3码相加，第II片74283对相加结果进行修正。
    - 当第I片相加结果无进位时，进位输出=0，第II片的$A_4 \sim A_1$=1101=-3，即完成减3的操作。
    - 当第I片相加结果有进位时，进位输出=1，第II片的$A_4 \sim A_1$=0011=3，即完成加3的操作。

表 1.3　常用的 3 种 BCD 码

十进制字符	8421 码	2421 码	余 3 码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1011	1000
6	0110	1100	1001
7	0111	1101	1010
8	1000	1110	1011
9	1001	1111	1100




图 7.5　逻辑电路

- **例7.4**：用4位二进制并行加法器（74283）实现4位二进制乘法器的逻辑功能。
- 解：
  - 设$X=x_3x_2x_1x_0$，$Y=y_3y_2y_1y_0$，$Z=X*Y=z_7z_6z_5z_4z_3z_2z_1z_0$，运算过程如下（左下图）。
  - 可以用16个与门、3个4位并行加法器（74283）实现上述运算过程，具体电路如图7.6所示。

第1片74283（右下角）完成红色框中2个4位数的相加

第2片74283（左下角）完成第1片74283相加后结果中的FC_4、F_4、F_3、F_2与蓝色框中4位数的相加

第3片74283（左上角）完成第2片74283相加后结果中的FC_4、F_4、F_3、F_2与紫色框中4位数的相加

	被乘数		x_3	x_2	x_1	x_0	
×	乘数		y_3	y_2	y_1	y_0	
	0		y_0x_3	y_0x_2	y_0x_1	y_0x_0	
	y_1x_3		y_1x_2	y_1x_1	y_1x_0		
	y_2x_3		y_2x_2	y_2x_1	y_2x_0		
	y_3x_3		y_3x_2	y_3x_1	y_3x_0		
乘积	z_7	z_6	z_5	z_4	z_3	z_2	z_1	z_0




图 7.6　逻辑电路

• 7.1.2 译码器和编码器

– 1、译码器

- 译码器（Decoder）的功能是对特定含义的输入代码进行“翻译”，将其转换成相应的输出信号。常见的译码器有：二进制译码器、二-十进制译码器、数字显示译码器。

- （1）二进制译码器

  – 二进制译码器一般具有n个输入端、2^n个输出端和一个（或多个）使能输入端。

  – 常见的有2-4译码器、3-8译码器、4-16译码器。

  – 图7.7：3-8译码器74138芯片的引脚图及逻辑符号。表7.7：74138芯片的真值表。

    » S_1=1，/S_2=0，/S_3=0：输出Y对输入A进行译码。

    » S_1=0，/S_2=d，/S_3=d：输出Y=1。

    » S_1=d，/S_2=1或/S_3=1：输出Y=1。





图 7.7　74138 译码器的引脚排列图和逻辑符号

表 7.1　74138 译码器真值表

输入					输出							
S_1	$\bar{S}_2+\bar{S}_3$	A_2	A_1	A_0	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0
0	d	d	d	d	1	1	1	1	1	1	1	1
d	1	d	d	d	1	1	1	1	1	1	1	1



Logisim中的3-8译码器

- **例7.5**：用3-8译码器74138和与非门实现全减器的功能。
- 解：
  - 全减器：$\{G_i, D_i\} = A_i - B_i - G_{i-1}$。其中$D_i$为差，$G_{i-1}$为低位借位，$G_i$为高位借位。全减器的真值表见表7.2。
  - 由真值表可以得到下面的逻辑公式：
    - $D_i=m_1+m_2+m_4+m_7=/(/m_1\cdot/m_2\cdot/m_4\cdot/m_7)$
    - $G_i=m_1+m_2+m_3+m_7=/(/m_1\cdot/m_2\cdot/m_3\cdot/m_7)$
  - 因为3-8译码器的输出就是8个最小项（$m_0 \sim m_7$），因此可以通过3-8译码器实现上述逻辑公式，具体见图7.8（译码器的输入接A_i、B_i、G_{i-1}，控制端：S_1=1、$/S_2$=0、$/S_3$=0）。

表 7.2　全减器真值表

输入			输出	
A_i	B_i	G_{i-1}	D_i	G_i
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

够减，0-0-0=0，因此D_i=0、G_i=0

不够减，借1位，相当于10+0-0-1=1，因此D_i=1、G_i=1

不够减，借1位，相当于10+0-1-0=1，因此D_i=1、G_i=1

不够减，借1位，相当于10+0-1-1=0，因此D_i=1、G_i=0

够减，1-0-0=1，因此D_i=0、G_i=1

够减，1-0-1=0，因此D_i=0、G_i=0

够减，1-1-0=0，因此D_i=0、G_i=0

不够减，借1位，相当于10+1-1-1=1，因此D_i=1、G_i=1





图 7.8　逻辑电路

- 例7.6：用译码器和与非门实现逻辑函数：F(A,B,C,D)= ∑ m(2,4,6,8,10,12,14)。
- 解：
  - 因为有4个变量，因此需要使用4-16译码器实现上述逻辑函数。
  - 也可以使用2个3-8译码器实现4-16译码的功能（见左下图）。
    - A=0时，第I片3-8译码器工作、第II片3-8译码器不工作，BCD=000～111，对应第I片3-8译码器的8个输出。
    - A=1时，第I片3-8译码器不工作、第II片3-8译码器工作，BCD=000～111，对应第II片3-8译码器的8个输出。
  - 因此可以使用2个3-8译码器实现上述逻辑函数（见图7.9）。






图 7.9　逻辑电路

- （2）二-十进制译码器
  - 二-十进制译码器的输入为4位BCD码，输出为与BCD码对应的10个信号。
  - 图7.10为二-十进制译码器7442芯片的引脚及逻辑符号。
  - 表7.3为二-十进制译码器7442芯片的真值表（当输入出现非法代码时：1010、1011、1100、1101、1110、1111，10个输出全部为1）。






图 7.10　二-十进制译码器 7442 的引脚排列图和逻辑符号


表 7.3　二-十进制译码器 7442 的真值表

输入				输出									
A_3	A_2	A_1	A_0	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$	$\overline{Y}_4$	$\overline{Y}_5$	$\overline{Y}_6$	$\overline{Y}_7$	$\overline{Y}_8$	$\overline{Y}_9$
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0
1	0	1	0	1	1	1	1	1	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1	1
1	1	0	0	1	1	1	1	1	1	1	1	1	1
1	1	0	1	1	1	1	1	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1

- （3）七段显示译码器
  - 七段数码管（七段显示器）可以显示0-9数字以及部分英文字母及符号。
  - 真实的七段数码管（也称八段数码管）有10个输入，除了a～g输入外（7个），还有dp（小数点）、2个GND（接地或接+5V）。
  - 七段数码管分为共阴极和共阳极两种：
    - 共阴极：GND接地，输入（a～g、dp）为高电平时，数码管亮。
    - 共阳极：GND接+5V，输入（a～g、dp）为低电平时，数码管亮。










– 七段码：与七段数码管显示字符对应的代码，分为共阴极七段码和共阳极七段码。

– 例如，字符“0”对应的共阴极七段码=dp g f e d c b a=0 0 1 1 1 1 1 1=3FH，共阳极七段码=dp g f e d c b a=1 1 0 0 0 0 0 0=/3FH=C0H。

– 例如，字符“b”对应的共阴极七段码=dp g f e d c b a=0 1 1 1 1 1 0 0=7CH，共阳极七段码=dp g f e d c b a=1 0 0 0 0 0 1 1=/7CH=83H。







显示字符	共阴极段选码	共阳极段选码	显示字符	共阴极段选码	共阳极段选码
0	3FH	C0H	C	39H	C6H
1	06H	F9H	d	5EH	A1H
2	5BH	A4H	E	79H	86H
3	4FH	B0H	F	71H	84H
4	66H	99H			
5	6DH	92H			
6	7DH	82H			
7	07H	F8H			
8	7FH	80H			
9	6FH	90H	“灭”	00H	FFH
A	77H	88H			⋮
b	7CH	83H			

– 七段显示译码器（七段码译码器）芯片7448：输入为4位二进制数（$A_3 \sim A_0$），输出为七段码（a～g，不包括dp），另有3个控制信号，其中2个为输入信号（/LT、/RBI），1个为输入/输出双向信号（输入时为/BI，输出时为/RBO）。
  - /LT：灯测试输入端（低电平有效）。
  - /RBI：灭零输入端（低电平有效）。
  - /BI或/RBO：熄灭输入端（低电平有效）或灭零输出端（低电平有效）。

– 图7.11：7448的引脚及逻辑符号。表7.4：7448的功能表。图7.12：七段显示译码器与七段显示器（七段数码管）的连接图及4位二进制输入对应的显示字符。




图 7.11　7448 的引脚排列图和逻辑符号

表 7.4　7448 的功能表

十进制数或功能	输入						$\overline{BI}/\overline{RBO}$	输出							说明
	$\overline{LT}$	$\overline{RBI}$	A_3	A_2	A_1	A_0		a	b	c	d	e	f	g	
0	1	1	0	0	0	0	1	1	1	1	1	1	1	0	译码显示
1	1	d	0	0	0	1	1	0	1	1	0	0	0	0	
2	1	d	0	0	1	0	1	1	1	0	1	1	0	1	
3	1	d	0	0	1	1	1	1	1	1	1	0	0	1	
4	1	d	0	1	0	0	1	0	1	1	0	0	1	1	
5	1	d	0	1	0	1	1	1	0	1	1	0	1	1	
6	1	d	0	1	1	0	1	0	0	1	1	1	1	1	
7	1	d	0	1	1	1	1	1	1	1	0	0	0	0	
8	1	d	1	0	0	0	1	1	1	1	1	1	1	1	
9	1	d	1	0	0	1	1	1	1	1	0	0	1	1	
10	1	d	1	0	1	0	1	0	0	0	1	1	0	1	
11	1	d	1	0	1	1	1	0	0	1	1	0	0	1	
12	1	d	1	1	0	0	1	0	1	0	0	0	1	1	
13	1	d	1	1	0	1	1	1	0	0	1	0	1	1	
14	1	d	1	1	1	0	0	0	0	0	1	1	1	1	
15	1	d	1	1	1	1	1	0	0	0	0	0	0	0	
消隐	d	d	d	d	d	d	0	0	0	0	0	0	0	0	熄灭
脉冲消隐	1	0	0	0	0	0	0	0	0	0	0	0	0	0	灭零
灯测试	0	d	d	d	d	d	1	1	1	1	1	1	1	1	测试






图 7.12　七段显示译码工作原理及笔画与字形关系

对应1010输入　　对应1111输入

– **Logisim中的七段码译码器（两种：一种是7447芯片，见左下图；另一种是7-Segment Display Decoder，见右下图）及数码管。**





– 2、编码器

- 编码器（Encoder）的功能恰好与译码器相反，其对输入信号按一定规律进行编码。常见的编码器有：二-十进制编码器、优先编码器。

- （1）二-十进制编码器

  – 二-十进制编码器的输入有10个，输出为4位BCD码（对应10个输入）。

  – 图7.13：按键式8421码编码器；输入有10个，输出除了BCD码外（A、B、C、D），还有1个使用输出标志S（当没有任何输入键按下时，S=0；当有输入键按下时，S=1）。

  – 表7.5：8421码编码器的真值表。




图 7.13　按键式 8421 码编码器

表 7.5　8421 码编码器真值表

输入										输出				
I_9	I_8	I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	A	B	C	D	S
1	1	1	1	1	1	1	1	1	1	0	0	0	0	0
1	1	1	1	1	1	1	1	1	0	0	0	0	0	1
1	1	1	1	1	1	1	1	0	1	0	0	0	1	1
1	1	1	1	1	1	1	0	1	1	0	0	1	0	1
1	1	1	1	1	1	0	1	1	1	0	0	1	1	1
1	1	1	1	1	0	1	1	1	1	0	1	0	0	1
1	1	1	1	0	1	1	1	1	1	0	1	0	1	1
1	1	1	0	1	1	1	1	1	1	0	1	1	0	1
1	1	0	1	1	1	1	1	1	1	0	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	0	0	0	1
0	1	1	1	1	1	1	1	1	1	1	0	0	1	1

- （2）优先编码器
  - 二-十进制编码器（表7.5）不允许出现多个输入同时有效的情况，即表7.5中的输入要么全部是1（全部无效），要么只有一个是0（一个有效），不允许出现多个0（多个有效）。
  - 优先编码器允许多个输入同时有效，此时输出为多个有效输入中优先级最高的那个输入的编码。
  - 图7.14为8-3线优先编码器芯片74148的引脚及逻辑符号，表7.6为74148的真值表。$/I_S$为选通输入端（允许输入端），O_S为选通输出端（允许输出端），$/Q_{EX}$为工作状态标志。$/I_7$的优先级最高，$/I_0$的优先级最低。
    - $/I_S$=1时，输出全部为1。
    - $/I_S$=0、$/I_7$～$/I_0$全部为1时，输出$/Q_C$=1、$/Q_B$=1、$/Q_A$=1、$/Q_{EX}$=1、O_S=0。
    - $/I_S$=0、$/I_7$=0、$/I_6$～$/I_0$为任意时，输出$/Q_C$～$/Q_A$=000、$/Q_{EX}$=0、O_S=1。
    - $/I_S$=0、$/I_7$=1、$/I_6$=0、$/I_5$～$/I_0$为任意时，输出$/Q_C$～$/Q_A$=001、$/Q_{EX}$=0、O_S=1。
    - $/I_S$=0、$/I_7$=1、$/I_6$=1、$/I_5$=0、$/I_4$～$/I_0$为任意时，输出$/Q_C$～$/Q_A$=010、$/Q_{EX}$=0、O_S=1。
    - $/I_S$=0、$/I_7$=1、$/I_6$=1、$/I_5$=1、$/I_4$=0、$/I_3$～$/I_0$为任意时，输出$/Q_C$～$/Q_A$=011、$/Q_{EX}$=0、O_S=1。
    - $/I_S$=0、$/I_7$=1、$/I_6$=1、$/I_5$=1、$/I_4$=1、$/I_3$=0、$/I_2$～$/I_0$为任意时，输出$/Q_C$～$/Q_A$=100、$/Q_{EX}$=0、O_S=1。
    - $/I_S$=0、$/I_7$=1、$/I_6$=1、$/I_5$=1、$/I_4$=1、$/I_3$=1、$/I_2$=0、$/I_1$～$/I_0$为任意时，输出$/Q_C$～$/Q_A$=101、$/Q_{EX}$=0、O_S=1。
    - $/I_S$=0、$/I_7$=1、$/I_6$=1、$/I_5$=1、$/I_4$=1、$/I_3$=1、$/I_2$=1、$/I_1$=0、$/I_0$为任意时，输出$/Q_C$～$/Q_A$=110、$/Q_{EX}$=0、O_S=1。
    - $/I_S$=0、$/I_7$=1、$/I_6$=1、$/I_5$=1、$/I_4$=1、$/I_3$=1、$/I_2$=1、$/I_1$=1、$/I_0$=0时，输出$/Q_C$～$/Q_A$=111、$/Q_{EX}$=0、O_S=1。

表 7.5　8421 码编码器真值表

输入										输出				
I_9	I_8	I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	A	B	C	D	S
1	1	1	1	1	1	1	1	1	1	0	0	0	0	0
1	1	1	1	1	1	1	1	1	0	0	0	0	0	1
1	1	1	1	1	1	1	1	0	1	0	0	0	1	1
1	1	1	1	1	1	1	0	1	1	0	0	1	0	1
1	1	1	1	1	1	0	1	1	1	0	0	1	1	1
1	1	1	1	1	0	1	1	1	1	0	1	0	0	1
1	1	1	1	0	1	1	1	1	1	0	1	0	1	1
1	1	1	0	1	1	1	1	1	1	0	1	1	0	1
1	1	0	1	1	1	1	1	1	1	0	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	0	0	0	1
0	1	1	1	1	1	1	1	1	1	1	0	0	1	1





图 7.14　74148 优先编码器引脚排列和逻辑符号

表 7.6　74148 真值表

输入									输出				
$\overline{I}_S$	$\overline{I}_0$	$\overline{I}_1$	$\overline{I}_2$	$\overline{I}_3$	$\overline{I}_4$	$\overline{I}_5$	$\overline{I}_6$	$\overline{I}_7$	$\overline{Q}_C$	$\overline{Q}_B$	$\overline{Q}_A$	$\overline{Q}_{EX}$	O_S
1	d	d	d	d	d	d	d	d	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	d	d	d	d	d	d	d	0	0	0	0	0	1
0	d	d	d	d	d	d	0	1	0	0	1	0	1
0	d	d	d	d	d	0	1	1	0	1	0	0	1
0	d	d	d	d	0	1	1	1	0	1	1	0	1
0	d	d	d	0	1	1	1	1	1	0	0	0	1
0	d	d	0	1	1	1	1	1	1	0	1	0	1
0	d	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1

– **Logisim中的优先编码器（Priority Encoder）。**



- **例7.7**：用优先编码器74148设计一个能裁决16级不同中断请求的中断优先编码器。
- 解：
  - 具体见图7.15：$/I_{Z0}$～$/I_{Z15}$为16个中断请求信号，$/I_{ZS}$为选通输入端。$/Q_{ZD}$～$/Q_{ZA}$为编码输出，O_{ZS}为选通输出端，$/Q_{ZEX}$为工作状态标志。
    - 若$/I_{ZS}$=1：第II片74148输出全部为1，导致第I片74148的$/I_S$=0，第I片74148输出也全部为1；即$/Q_{ZD}$～$/Q_{ZA}$=1111，O_{ZEX}=1，O_{ZS}=1。
    - 若$/I_{ZS}$=0，$/I_{Z15}$～$/I_{Z0}$无中断请求信号（全部为1）：第II片74148的O_S=0、其余4个输出全部为1，第I片74148的$/I_S$=0，则第I片74148的O_S=0 、其余4个输出全部为1。因此，$/Q_{ZD}$=$/Q_{EX}$(第II片)=1，$/Q_{ZC}$=1·1=1，$/Q_{ZB}$=1·1=1，$/Q_{ZA}$=1·1=1，O_{ZS}=O_S(第I片)=0，O_{ZEX}=1·1=1；即$/Q_{ZD}$～$/Q_{ZA}$=1111，O_{ZEX}=1，O_{ZS}=0。
    - 若$/I_{ZS}$=0，$/I_{Z15}$～$/I_{Z8}$有中断请求信号（有一个或多个0，例如$/I_{Z10}$=0）：第II片74148处于工作状态，其O_S=1，使第I片74148不工作，其5个输出全部为1。因此，$/Q_{ZD}$=$/O_{EX}$(第II片)=0，$/Q_{ZC}$=1·/Q_C(第II片)=1，$/Q_{ZB}$=1·/Q_B(第II片)=0，$/Q_{ZA}$=1·/Q_A(第II片)=1，O_{ZS}=O_S(第I片)=1，O_{ZEX}=1·/O_{EX}(第II片)=0；即$/Q_{ZD}$～$/Q_{ZA}$=0101，O_{ZEX}=0，O_{ZS}=1。
    - 若$/I_{ZS}$=0，$/I_{Z7}$～$/I_{Z0}$有中断请求信号（有一个或多个0，例如$/I_{Z3}$=0）：第II片74148处于工作状态，其O_S=0，其余4个输出全部为1，使第I片74148工作。因此，$/Q_{ZD}$=$/O_{EX}$(第II片)=1，$/Q_{ZC}$=1·/Q_C(第I片)=1，$/Q_{ZB}$=1·/Q_B(第I片)=0，$/Q_{ZA}$=1·/Q_A(第I片)=0，O_{ZS}=O_S(第I片)=1，O_{ZEX}=1·/O_{EX}(第I片)=0。即$/Q_{ZD}$～$/Q_{ZA}$=1100，O_{ZEX}=0，O_{ZS}=1。




图 7.15　16 级中断优先编码器






图 7.14　74148 优先编码器引脚排列和逻辑符号

表 7.6　74148 真值表

输入									输出				
$\bar{I}_S$	$\bar{I}_0$	$\bar{I}_1$	$\bar{I}_2$	$\bar{I}_3$	$\bar{I}_4$	$\bar{I}_5$	$\bar{I}_6$	$\bar{I}_7$	$\bar{Q}_C$	$\bar{Q}_B$	$\bar{Q}_A$	$\bar{Q}_{EX}$	O_S
1	d	d	d	d	d	d	d	d	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	d	d	d	d	d	d	d	0	0	0	0	0	1
0	d	d	d	d	d	d	0	1	0	0	1	0	1
0	d	d	d	d	d	0	1	1	0	1	0	0	1
0	d	d	d	d	0	1	1	1	0	1	1	0	1
0	d	d	d	0	1	1	1	1	1	0	0	0	1
0	d	d	0	1	1	1	1	1	1	0	1	0	1
0	d	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1

– 例7.7在Logisim中的实现。





74148

• 7.1.3 多路选择器和多路分配器

– 1、多路选择器

- 多路选择器（Multiplexer，简称MUX）又称数据选择器或多路开关，其逻辑功能是从多路输入中选择一路送至输出端，输出对输入的选择受选择控制变量控制。

- （1）典型芯片

  – 常见的有：双4路MUX芯片74153、8路MUX芯片74152（无使能控制端）、8路MUX芯片74151、16路MUX芯片74150。

  – 图7.16：双4路MUX芯片74153的引脚和逻辑符号。表7.7：双4路MUX芯片74153的功能表。

  – 4路MUX的输出函数表达式：$Y=/A_1 \cdot /A_0 \cdot D_0 + /A_1 \cdot A_0 \cdot D_1 + A_1 \cdot /A_0 \cdot D_2 + A_1 \cdot A_0 \cdot D_3 = \sum m_i \cdot D_i$。

  – 8路MUX、16路MUX、……2^n路MUX的输出函数表达式类似。




图 7.16　74153 引脚排列图和逻辑符号

表 7.7　4 路 MUX 74153 的功能表

使能输入	选择输入		数据输入				输　出
G	A_1	A_0	D_0	D_1	D_2	D_3	Y
1	d	d	d	d	d	d	0
0	0	0	D_0	d	d	d	D_0
0	0	1	d	D_1	d	d	D_1
0	1	0	d	d	D_2	d	D_2
0	1	1	d	d	d	D_3	D_3

- （2）应用举例

  - 可以用具有n个选择控制变量的MUX（4路MUX的n=2，8路MUX的n=3，16路MUX的n=4……）实现m个变量的函数，有3种情况：

    ① m=n：将函数的m个变量依次连接到MUX的n个选择变量端，若函数表达式中包含最小项m_i，则MUX的相应D_i接1，否则D_i接0。

    ② m=n+1：从函数的m个（n+1个）变量中任选n个变量作为MUX的选择控制变量，剩余的1个变量用X表示，将函数变换为$Y=\sum m_i \cdot D_i$，则D_i的取值只可能是0、1、/X、X四者之一。

    ③ m>=n+2：与第②种情况类似，但此时D_i为0、1以及剩余变量的逻辑函数。

  - 例7.8：用MUX实现以下逻辑函数的功能：$Y(A,B,C)=\sum m(2,3,5,6)$。

  - 解：

    - 方案一：采用8路MXU（74152芯片）实现。

      - 属于上面的第①种情况，m=3，n=3，m=n。

      - 根据第①情况的方法，8路MUX的数据输入端为：D_0=0、D_1=0、D_2=1、D_3=1、D_4=0、D_5=1、D_6=1、D_7=0。具体电路见图7.17(a)。




图7.17　例7.8实现的第一种方案

- 方案二：采用4路MUX（74153芯片）实现。
  - 属于上面的第②种情况，m=3，n=2，m=n+1。
  - 根据第②情况的方法，从A、B、C中选择A、B作为4路MUX的选择控制变量（A_1、A_0），将逻辑函数转换为：Y(A,B,C)= ∑ m(2,3,5,6)=/A·B·/C+/A·B·C+A·/B·C+A·B·/C=/A·/B·0+/A·B·(/C+C)+A·/B·C+A·B·/C=/A·/B·0+/A·B·1+A·/B·C+A·B·/C。
  - 因此4路MUX的数据输入端为：D_0=0、D_1=1、D_2=C、D_3=/C。具体电路见图7.17(b)。




图7.17　例7.8实现的第二种方案

- 例7.9：用4路MUX实现4变量逻辑函数的功能：Y(A,B,C,D)=∑m(0,2,3,7,8,9,10,13)。
- 解：
  - 该例属于上面的第③种情况，m=4，n=2，m>=n+2。
  - 方案一：选用A、B作为4路MUX（74153芯片）的选择控制变量（A_1、A_0）。
    - 根据第③情况的方法，将逻辑函数转换为：
      Y(A,B,C,D)=∑m(0,2,3,7,8,9,10,13)=/A·/B·/C·/D+/A·/B·C·/D+/A·/B·C·D+/A·B·C·D+A·/B·/C·/D+A·/B·/C·D+/A·B·/C·D+/A·/B·C·/D=/A·/B·(C+/D)+/A·B·(C·D)+A·/B·(/C+/D)+A·B·(/C·D)。
    - 4路MUX的数据输入端为：D_0= C+/D、D_1= C·D 、D_2=/C+/D、D_3=/C·D。具体电路见图7.18(a)。




图7.18　例7.9实现的第一种方案

- 方案二：选用C、D作为4路MUX的选择控制变量（A_1、A_0）。
  - 根据第③情况的方法，将逻辑函数转换为：
    Y(A,B,C,D)= ∑ m(0,2,3,7,8,9,10,13)=/A·/B·/C·/D+/A·/B·C·/D+/A·/B·C·D+/A·B·C·D+A·/B·/C·/D+A·/B·/C·D+/A·B·/C·D+/A·/B·C·/D=/C·/D·/B+/C·D·A+C·/D·/B+C·D·/A。
  - 4路MUX的数据输入端为：D_0=/B、D_1=A 、D_2=/B、D_3=/A。具体电路见图7.18(b)。
  - 可见方案二的电路比方案一的电路简单。




图7.18　例7.9实现的第二种方案




图7.18　例7.9实现的第一种方案

- 例7.10：用一片双4路MUX芯片74153实现4变量多输出函数：$F_1(A,B,C,D)=\sum m(0,1,5,7,10,13,15)$，$F_2(A,B,C,D)=\sum m(8,10,12,13,15)$。
- 解：
  - 该例属于上面的第③种情况，m=4，n=2，m>=n+2。
  - 选用A、B作为4路MUX的选择控制变量（A_1、A_0）。
  - 根据第③情况的方法，将逻辑函数转换为：
    - $F_1(A,B,C,D)=\sum m(0,1,5,7,10,13,15)=/A\cdot/B\cdot/C\cdot/D+/A\cdot/B\cdot/C\cdot D+/A\cdot B\cdot/C\cdot D+/A\cdot B\cdot C\cdot D+A\cdot/B\cdot C\cdot/D+A\cdot B\cdot/C\cdot D+A\cdot B\cdot C\cdot D=/A\cdot/B\cdot/C+/A\cdot B\cdot D+A\cdot/B\cdot C\cdot/D+A\cdot B\cdot D$。
    - $F_2(A,B,C,D)=\sum m(8,10,12,13,15)=A\cdot/B\cdot/C\cdot/D+A\cdot/B\cdot C\cdot D+A\cdot B\cdot/C\cdot/D+A\cdot B\cdot/C\cdot D+A\cdot B\cdot C\cdot D=/A\cdot/B\cdot 0+/A\cdot B\cdot 0+A\cdot/B\cdot/D+A\cdot B\cdot(/C+D)$。
    - 双4路MUX的数据输入端为：$1D_0=/C$、$1D_1=D$ 、$1D_2=C\cdot/D$、$1D_3=D$；$2D_0=0$、$2D_1=0$、$2D_2=/D$、$2D_3=/C+D$。具体电路见图7.19。




图 7.19　逻辑电路

– 2、多路分配器

- 多路分配器（Demultiplexer，简称DEMUX）又称数据分配器，其结构与多路选择器（MUX）正好相反，它是一种单输入、多输出的逻辑部件，输入数据具体从哪一路输出由选择控制变量决定。

- 图7.20：4路DEMUX的逻辑符号，D为数据输入端，A_1、A_0为选择控制输入端，f_0～f_3为数据输出端。

- 表7.8：4路DEMUX的功能表。

- 若将4路DEMUX的数据输入端D接1，则将实现2-4线译码器的功能。




图 7.20　4 路 DEMUX 的逻辑符号

表 7.8　4 路 DEMUX 功能表

A_1	A_0	f_0	f_1	f_2	f_3
0	0	D	0	0	0
0	1	0	D	0	0
1	0	0	0	D	0
1	1	0	0	0	D

- 可以将DEMUX（多路分配器）与MUX（多路选择器）联用，实现多通道数据分时传送。
- 如图7.21所示，当ABC=000时，$f_0=D_0$；当ABC=111时，$f_7=D_7$。

- 例7.11：用8路MUX和3-8线译码器构造一个3位二进制数等值比较器。
- 解：
  - 比较器的电路如图7.22所示。两个3位二进制数（ABC，XYZ）分别接译码器的$A_2A_1A_0$和MUX的$A_2A_1A_0$。
  - 当ABC=XYZ时，输出F=0；当ABC≠XYZ时，输出F=1。
  - 例如，当ABC=XYZ=010时，译码器的$/Y_2=0$，MUX的$D_2=/Y_2=0$，故F=0。
  - 当ABC=010，XYZ≠010时，因为除$/Y_2$之外译码器的其它输出都是1，因此MUX的输入除D_2之外，其它都是1，故F=1。




图 7.21　8 路数据传输示意图




图 7.22　比较器的逻辑电路

7.2 常用中规模时序逻辑电路

7.2.1 集成计数器
7.2.2 集成寄存器

• 7.2.1 集成计数器

– 计数器是一种能在输入信号作用下，依次通过预定状态的时序逻辑电路。

– 计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通常将一次循环所包含的状态总数称为计数器的“模”。

– 计数器按照工作方式分为：同步计数器、异步计数器。

– 按照进位制分为：二进制计数器、十进制计数器、任意进制计数器（如八进制、十六进制）。

– 按照功能分为：加法计数器、减法计数器、加/减可逆计数器。

– 计数器一般具有计数、保存、清除（清零）、预置等功能。

– 1、集成同步计数器

- 常用的集成同步计数器有：74161（4位二进制同步加法计数器）、74191（4位二进制同步可逆计数器）、74190（单时钟十进制同步可逆计数器）、74193（双时钟4位二进制同步可逆计数器）。
- 图7.23：74193芯片的引脚排列及逻辑符号。表7.9：74193芯片的输入/输出信号说明。表7.10：74193芯片的功能表。
- 当CLR=1时，计数器清零；当CLR=0、/LD=0时，计数器的输出被预置为ABCD输入值；当CLR=0、/LD=1、CP_D=1、CP_U有上升沿脉冲时，计数器加1；当CLR=0、/LD=1、CP_U=1、CP_D有上升沿脉冲时，计数器减1。
- 74193属于模16计数器（4位计数器）。




图 7.23　74193 的引脚排列图和逻辑符号

表 7.9　74193 输入/输出信号的说明

引线名称		说　明
输入端	CLR	清除
	$\overline{LD}$	预置控制
	D,C,B,A	预置初置
	CP_U ↑	累加计数脉冲
	CP_D ↑	累减计数脉冲
输出端	$Q_DQ_CQ_BQ_A$	记数值
	$\overline{Q}_{CC}$	进位输出负脉冲
	$\overline{Q}_{CB}$	借位输出负脉冲

表 7.10　74193 的功能表

输入								输出			
CLR	$\overline{LD}$	D	C	B	A	CP_U	CP_D	Q_D	Q_C	Q_B	Q_A
1	d	d	d	d	d	d	d	0	0	0	0
0	0	x_3	x_2	x_1	x_0	d	d	x_3	x_2	x_1	x_0
0	1	d	d	d	d	↑	1	累	加	计	数
0	1	d	d	d	d	1	↑	累	减	计	数

- （1）构成模小于16的计数器
  - 利用74193的清零、预置等功能，可以实现模小于16的计数器。
  - 例7.12：利用74193芯片（4位二进制同步可逆计数器）构成模10加法计数器。
  - 解：
    - 模10加法计数器的状态为：0000->0001->0010->0011->0100->0101->0110->0111->1000->1001->0000……
    - 电路如图7.24所示：/LD=1，CP_D=1，CP_U接时钟脉冲信号CP，Q_3和Q_1通过与门接CLR。
    - 当计数器输出由1001变为1010时，Q_3=1、Q_1=1，与门输出=1，CLR=1，计数器清零，计数器输出=0000，即输出由1000变为0000，从而实现模10加法计数器的功能。




图 7.24　模 10 加法计数器逻辑电路

表 7.10　74193 的功能表

输入								输出			
CLR	$\overline{LD}$	D	C	B	A	CP_U	CP_D	Q_D	Q_C	Q_B	Q_A
1	d	d	d	d	d	d	d	0	0	0	0
0	0	x_3	x_2	x_1	x_0	d	d	x_3	x_2	x_1	x_0
0	1	d	d	d	d	↑	1	累	加	计	数
0	1	d	d	d	d	1	↑	累	减	计	数

– 例7.13：利用74193芯片（4位二进制同步可逆计数器）构成模12减法计数器。

– 解：

- 假设模12减法计数器的状态为：1111->1110->1101->1100->1011->1010->1001->1000->0111->0110->0101->0100->1111……
- 电路如图7.25所示：CLR=0，CP_U=1，CP_D接时钟脉冲信号CP，ABCD全部接1，Q_3和Q_2的“或”再和“初态设置”信号“与”后接/LD。
- “初态设置”信号平时=1，需要进行初态设置时，该信号置为0，此时/LD=0，则将ABCD=1111初态送到计数器。
- 当计数器的输出由0100变为0011时，Q_3=0、Q_2=0，或门输出=0，/LD=0，从而将ABCD=1111初态送到计数器，计数器输出=1111，即输出由0100变为1111，从而实现模12减法计数器的功能。




图 7.25　模 12 减法计数器逻辑电路

表 7.10　74193 的功能表

输入								输出			
CLR	$\overline{LD}$	D	C	B	A	CP_U	CP_D	Q_D	Q_C	Q_B	Q_A
1	d	d	d	d	d	d	d	0	0	0	0
0	0	x_3	x_2	x_1	x_0	d	d	x_3	x_2	x_1	x_0
0	1	d	d	d	d	↑	1	累	加	计	数
0	1	d	d	d	d	1	↑	累	减	计	数

- （2）构成模大于16的计数器
  - 通过将多个74193串联，可以实现模大于16的计数器。
  - 图7.26：模256减法计数器（2个74193串联）。
  - /Q_{CB}：借位输出负脉冲。




图 7.26　模 256 减法计数器逻辑电路

表 7.9　74193 输入/输出信号的说明

引线名称		说　明
输入端	CLR	清除
	$\overline{LD}$	预置控制
	D,C,B,A	预置初置
	CP_U ↑	累加计数脉冲
	CP_D ↑	累减计数脉冲
输出端	$Q_DQ_CQ_BQ_A$	记数值
	$\overline{Q}_{CC}$	进位输出负脉冲
	$\overline{Q}_{CB}$	借位输出负脉冲

表 7.10　74193 的功能表

输入								输出			
CLR	$\overline{LD}$	D	C	B	A	CP_U	CP_D	Q_D	Q_C	Q_B	Q_A
1	d	d	d	d	d	d	d	0	0	0	0
0	0	x_3	x_2	x_1	x_0	d	d	x_3	x_2	x_1	x_0
0	1	d	d	d	d	↑	1	累	加	计	数
0	1	d	d	d	d	1	↑	累	减	计	数

– 例7.14：利用两片74193（4位二进制同步可逆计数器）构成模147（十进制数）加法计数器。

– 解：

- 147=10010011，146=10010010。
- 计数器的状态变化为：00000000（0）->00000001（1）->……->10010010（146）->00000000（0）。
- 电路如图7.27所示：第1片74193：CP_D=1，CP_U接时钟脉冲信号CP，/LD=1，$/Q_{CC}$通过一个反相器接第2片CP_U。第2片74193：CP_D=1，/LD=1。第1片的Q_A、Q_B和第2片的Q_A、Q_D通过与门接到或门的一个输入端，或门的另一个输入端接“起始清零端”按钮。
- 当计数器的输出由10010010（146）变为10010011（147）时，Q_0=1、Q_1=1、Q_4=1、Q_7=1，与门输出=1，或门输出=1，两片74193的CLR=1，两片74193的输出全部为0，从而实现10010010（146）->00000000（0）。




图 7.27　模 147 加法计数器逻辑电路

– 2、集成异步计数器

- 常用的集成异步计数器有：74290（二-五-十进制加法计数器）、74293（双时钟二进制加法计数器）。
- 图7.28：74290芯片的引脚排列及逻辑符号。表7.11：74290芯片的功能表。
- 其中，R_{0A}、R_{0B}为清零输入端，R_{9A}、R_{9B}为置9输入端，CP_A、CP_B为计数脉冲信号；Q_D、Q_C、Q_B、Q_A为数据输出端。
- （1）异步清零功能：当$R_{0A}=R_{0B}=1$、$R_{9A}\cdot R_{9B}=0$时，表7.11中的第1、2行数据。
- （2）异步置9功能：当$R_{9A}=R_{9B}=1$时，表7.11中的第3行数据。




图 7.28　74290 的引脚排列图和逻辑符号

表 7.11　74290 的功能表


输入					输出			
R_{0A}	R_{0B}	R_{9A}	R_{9B}	CP	Q_D	Q_C	Q_B	Q_A
1	1	0	d	d	0	0	0	0
1	1	d	0	d	0	0	0	0
d	d	1	1	d	1	0	0	1
d	0	d	0	↓	计数			
0	d	0	d	↓	计数			
0	d	d	0	↓	计数			
d	0	0	d	↓	计数			

- （3）计数功能：当$R_{0A}\cdot R_{0B}=0$、$R_{9A}\cdot R_{9B}=0$时，表7.11中的第4、5、6、7行数据。

① 模2计数器：计数脉冲CP接CP_A，输出为Q_A。输出Q_A为输入CP_A的二分频（见下图）。

② 模5计数器：计数脉冲CP接CP_B，输出为Q_D、Q_C、Q_B。状态转移表见表7.12（000->001->010->011->100->000）。

③ 模10计数器：图7.29(a)为8421码十进制计数器（表7.13）；图7.29(b)为5421码十进制计数器（表7.14）。5421码：0000（0）、0001（1）、0010（2）、0011（3）、0100（4）、1000（5）、1001（6）、1010（7）、1011（8）、1100（9）。



模2计数器

表 7.12　74290 模 5 计数器状态表

序号	Q_D	Q_C	Q_B
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0




图 7.29　74290 构成的两种模 10 计数器连接示意图

表 7.13　8421 码模 10 计数器状态表

序号	Q_D	Q_C	Q_B	Q_A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

表 7.14　5421 码模 10 计数器状态表

序号	Q_A	Q_D	Q_C	Q_B
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	1	0	0	0
6	1	0	0	1
7	1	0	1	0
8	1	0	1	1
9	1	1	0	0

– 例7.15：利用74290（二-五-十进制加法计数器）设计一个模8加法计数器。

– 解：

- 模8加法计数器的状态转移图见图7.30。
- 逻辑电路见图7.31。
- 该电路为74290工作在8421码十进制计数器方式（图7.29(a)），并且当输出由0111变为1000时，Q_D=1，使R_{0A}=R_{0B}=1，计数器清零，即0111变为0000，从而实现模8加法计数器的功能。




图 7.30　状态转移图




图 7.31　逻辑电路




图 7.29　74290 构成的两种模 10 计数器连接示意图

表 7.11　74290 的功能表

输入					输出			
R_{0A}	R_{0B}	R_{9A}	R_{9B}	CP	Q_D	Q_C	Q_B	Q_A
1	1	0	d	d	0	0	0	0
1	1	d	0	d	0	0	0	0
d	d	1	1	d	1	0	0	1
d	0	d	0	↓	计数			
0	d	0	d	↓	计数			
0	d	d	0	↓	计数			
d	0	0	d	↓	计数			

• 7.2.2 集成寄存器

– 寄存器的主要组成部分是触发器，1个触发器能够存放1位二进制数，存放n位二进制数则需要n个触发器。中规模集成电路寄存器除了具有接收数据、保存数据、传送数据等功能外，还具有左/右移位、串/并输入、串/并输出、预置、清零等功能。

– 1、典型芯片

- 常用的集成寄存器有：4位寄存器（7495、74175、74194），5位寄存器（7496），8位寄存器（7491）。

- 图7.32：74194芯片（4位双向移位寄存器）的引脚排列及逻辑符号。表7.15：74194芯片的引线功能。表7.16：74194芯片控制端的功能。表7.17：74194芯片的功能表（并行输入、右移串行输入、左移串行输入、保持、清零等5种功能）。




图 7.32　74194 的管脚排列图和逻辑符号

表 7.15　74194 引线说明

引线名称		说　明
输入端	$\overline{CLR}$	清除
	D,C,B,A	并行数据输入
	D_R	右移串行数据输入
	D_L	左移串行数据输入
	S_1,S_0	工作方式选择控制
	CP	工作脉冲
输出端	Q_D,Q_C,Q_B,Q_A	寄存器的状态

表 7.16　控制端的功能

控制信号 S_1	控制信号 S_0	功　能
0	0	保　持
0	1	右　移
1	0	左　移
1	1	并行输入

表 7.17　74194 的功能表

输入										输出			
$\overline{CLR}$	CP	S_1	S_0	D_R	D_L	D	C	B	A	Q_D	Q_C	Q_B	Q_A
0	d	d	d	d	d	d	d	d	d	0	0	0	0
1	0	d	d	d	d	d	d	d	d	Q_D^n	Q_C^n	Q_B^n	Q_A^n
1	↑	1	1	d	d	x_3	x_2	x_1	x_0	x_3	x_2	x_1	x_0
1	↑	0	1	1	d	d	d	d	d	1	Q_D^n	Q_C^n	Q_B^n
1	↑	0	1	0	d	d	d	d	d	0	Q_D^n	Q_C^n	Q_B^n
1	↑	1	0	d	1	d	d	d	d	Q_C^n	Q_B^n	Q_A^n	1
1	↑	1	0	d	0	d	d	d	d	Q_C^n	Q_B^n	Q_A^n	0
1	d	0	0	d	d	d	d	d	d	Q_D^n	Q_C^n	Q_B^n	Q_A^n

第1行：清零
第2、8行：保持
第3行：并行输入
第4行：右移串行输入1
第5行：右移串行输入0
第6行：左移串行输入1
第7行：左移串行输入0

– 2、应用举例

- 寄存器还可以用来构成计数器、序列信号发生器等逻辑器件。
- 例7.16：用74194（4位双向移位寄存器）构成一个模8计数器。该计数器的状态转移关系如表7.18所示。
- 解：
  - 要实现表7.18的功能，需要让74194工作在左移串行输入方式（S_1=1、S_0=0，表7.17中的第6、7行），且Q_D经反相器接D_L。
  - 一开始输出全部为0，Q_D=0，则D_L=1，74194实现左移串行输入1的功能。当Q_D=1，则D_L=0，74194实现左移串行输入0的功能。

表 7.18　状态转移表

现态				次态			
Q_D	Q_C	Q_B	Q_A	Q_D^{n+1}	Q_C^{n+1}	Q_B^{n+1}	Q_A^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	1
0	0	1	1	0	1	1	1
0	1	1	1	1	1	1	1
1	1	1	1	1	1	1	0
1	1	1	0	1	1	0	0
1	1	0	0	1	0	0	0
1	0	0	0	0	0	0	0




图 7.33　逻辑电路图

表 7.17　74194 的功能表

输入										输出			
$\overline{CLR}$	CP	S_1	S_0	D_R	D_L	D	C	B	A	Q_D	Q_C	Q_B	Q_A
0	d	d	d	d	d	d	d	d	d	0	0	0	0
1	0	d	d	d	d	d	d	d	d	Q_D^n	Q_C^n	Q_B^n	Q_A^n
1	↑	1	1	d	d	x_3	x_2	x_1	x_0	x_3	x_2	x_1	x_0
1	↑	0	1	1	d	d	d	d	d	1	Q_D^n	Q_C^n	Q_B^n
1	↑	0	1	0	d	d	d	d	d	0	Q_D^n	Q_C^n	Q_B^n
1	↑	1	0	d	1	d	d	d	d	Q_C^n	Q_B^n	Q_A^n	1
1	↑	1	0	d	0	d	d	d	d	Q_C^n	Q_B^n	Q_A^n	0
1	d	0	0	d	d	d	d	d	d	Q_D^n	Q_C^n	Q_B^n	Q_A^n

- 例7.17：用74194（4位双向移位寄存器）和适当的逻辑门构成产生序列为00101110的序列发生器。
- 解：
  - 序列发生器可由移位寄存器和反馈逻辑电路构成，如图7.34所示。假设序列发生器产生的序列周期（序列长度）为T_p（本例中T_p=8），移位寄存器的位数为n（74194芯片n=4），则需要满足$2^n>=T_p$（本例满足该要求，$2^4>=8$）。
  - 图7.35为序列与移位寄存器状态的关系。根据图7.35，假设移位寄存器的初始状态$Q_DQ_CQ_B$=100，则状态变化如表7.19所示（74194工作在右移串行输入方式）。
    - 当前状态$Q_DQ_CQ_B$=100，$F(D_R)$=0，则下一个状态$Q_DQ_CQ_B$=010
    - 当前状态$Q_DQ_CQ_B$=010，$F(D_R)$=1，则下一个状态$Q_DQ_CQ_B$=101
    - 当前状态$Q_DQ_CQ_B$=101，$F(D_R)$=1，则下一个状态$Q_DQ_CQ_B$=110
    - 当前状态$Q_DQ_CQ_B$=110，$F(D_R)$=1，则下一个状态$Q_DQ_CQ_B$=111
    - 当前状态$Q_DQ_CQ_B$=111，$F(D_R)$=0，则下一个状态$Q_DQ_CQ_B$=011
    - 当前状态$Q_DQ_CQ_B$=011，$F(D_R)$=0，则下一个状态$Q_DQ_CQ_B$=001
    - 当前状态$Q_DQ_CQ_B$=001，$F(D_R)$=0，则下一个状态$Q_DQ_CQ_B$=000
    - 当前状态$Q_DQ_CQ_B$=000，$F(D_R)$=1，则下一个状态$Q_DQ_CQ_B$=100

表 7.17　74194 的功能表

输入										输出			
$\overline{CLR}$	CP	S_1	S_0	D_R	D_L	D	C	B	A	Q_D	Q_C	Q_B	Q_A
0	d	d	d	d	d	d	d	d	d	0	0	0	0
1	0	d	d	d	d	d	d	d	d	Q_D^n	Q_C^n	Q_B^n	Q_A^n
1	↑	1	1	d	d	x_3	x_2	x_1	x_0	x_3	x_2	x_1	x_0
1	↑	0	1	1	d	d	d	d	d	1	Q_D^n	Q_C^n	Q_B^n
1	↑	0	1	0	d	d	d	d	d	0	Q_D^n	Q_C^n	Q_B^n
1	↑	1	0	d	1	d	d	d	d	Q_C^n	Q_B^n	Q_A^n	1
1	↑	1	0	d	0	d	d	d	d	Q_C^n	Q_B^n	Q_A^n	0
1	d	0	0	d	d	d	d	d	d	Q_D^n	Q_C^n	Q_B^n	Q_A^n

  - 根据表7.19，可以得到$F=(\overline{Q_D}+Q_C)\oplus Q_B$。由F的逻辑公式得到逻辑电路（图7.36）。一开始置S_1S_0=11，将DCB=100送寄存器，输出$Q_DQ_CQ_B$=100。然后，置S_1S_0=01（右移串行输入方式），则在时钟脉冲作用下，输出Z（Q_B）将产生00101110……序列信号。




图 7.34　序列发生器结构框图




图 7.35　序列与移位寄存器状态的关系

表 7.19　电路状态变化表

CP	$F(D_R)$	Q_D	Q_C	Q_B
0	0	1	0	0
1	1	0	1	0
2	1	1	0	1
3	1	1	1	0
4	0	1	1	1
5	0	0	1	1
6	0	0	0	1
7	1	0	0	0




图 7.36　逻辑电路

7.3 常用中规模信号产生与变换电路

7.3.1 集成定时器555及其应用
7.3.2 集成D/A转换器
7.3.3 集成A/D转换器

• 7.3.1 集成定时器555及其应用

– 集成定时器555是一种将模拟电路功能和逻辑电路（数字电路）功能巧妙地结合在一起的中规模集成电路。

– 集成定时器555可以实现多谐振荡器、施密特触发器、单稳态触发器等电路，完成脉冲信号的产生、定时和整形等功能。

– 常用的集成定时器555有5G555和CC7555。

– 1、5G555的电路结构和逻辑功能

• （1）电路结构和工作原理

– 图7.37：5G555的电路结构和管脚功能（5个输入CO、TH、/TR、D、$/R_D$，1个输出OUT）。

– 5G555的电路组成包括5部分：

- ①电阻分配器（3个电阻）：当电压控制端CO不外加控制电压时，$V_{R1}=(2/3)V_{CC}$，$V_{R2}=(1/3)V_{CC}$。在CO端不外加控制电压时，通常将CO端通过一个小电容（0.001μF）接地，以防止高频干扰。

- ②电压比较器（C_1和C_2）：C_1和C_2是两个结构完全相同的理想运算放大器。当运算放大器的同相输入V_+大于反相输入V_-时，其输出=1，否则输出=0。

- ③基本R-S触发器（G_1和G_2）：触发器的/Q通过一个电阻接放电三极管T，可以控制放电三极管的导通和截止。当外部复位信号$/R_D$=0时，OUT（v_O）=0，使定时器复位。

- ④放电三极管（T）：/Q=1（Q=0），则使T导通，D=0；/Q=0（Q=1），则使T截止，D=1。即D的逻辑状态与OUT的逻辑状态相同。

- ⑤ 输出缓冲器（G_3）：其作用是提高定时器的负载能力，并隔离负载对定时器的影响。




图 7.37　5G555 的电路结构和管脚功能

- （2）电路功能
  - 表7.20：5G555定时器外接控制电压CO时的功能表。
  - 表7.21：5G555定时器不外接控制电压CO时的功能表。

表 7.20　5G555 的功能表

输　入			比较器输出		输　出	
v_{TH}	$v_{\overline{TR}}$	$\overline{R}_D$	R(C_1)	S(C_2)	OUT	放电三极管 T
d	d	0	d	d	0	导通
$<V_{R1}$	$<V_{R2}$	1	1	0	1	截止
$<V_{R1}$	$>V_{R2}$	1	1	1	不变	不变
$>V_{R1}$	$>V_{R2}$	1	0	1	0	导通

表 7.21　5G555 不外接控制电压时的功能表

输　入			比较器输出		输　出	
v_{TH}	$v_{\overline{TR}}$	$\overline{R}_D$	R(C_1)	S(C_2)	OUT	放电三极管 T
d	d	0	d	d	0	导通
$<\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	1	1	0	1	截止
$<\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	1	1	1	不变	不变
$>\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	1	0	1	0	导通




图 7.37　5G555 的电路结构和管脚功能

– 2、5G555的应用

• （1）用5G555构成多谐振荡器

– 1）电路构成及工作原理（图7.38）

① 接通电源后，电容C的电压v_C从0V开始上升，当$v_C<(1/3)V_{CC}$时，$v_{TH}=v_C<(2/3)V_{CC}$，$v_{/TR}=v_C<(1/3)V_{CC}$，因此R-S触发器的R=1、S=0，OUT=1，v_O=高电平，T截止。

② 当电容C的电压v_C上升到超过$(1/3)V_{CC}$时，$v_{TH}=v_C<(2/3)V_{CC}$，$v_{/TR}=v_C>(1/3)V_{CC}$，因此R-S触发器的R=1、S=1，OUT=不变=1，v_O=高电平，T不变（截止）。

③ 当电容C的电压v_C上升到超过$(2/3)V_{CC}$时，$v_{TH}=v_C>(2/3)V_{CC}$，$v_{/TR}=v_C>(1/3)V_{CC}$，因此R-S触发器的R=0、S=1，OUT=0，v_O=低电平，T导通。

④ T导通，导致电容C经过R_2和T放电，电容C的电压v_C开始下降。当电容C的电压v_C下降到低于$(1/3)V_{CC}$时，$v_{TH}=v_C<(2/3)V_{CC}$，$v_{/TR}=v_C<(1/3)V_{CC}$，因此R-S触发器的R=1、S=0，OUT=1，v_O=高电平，T截止。

⑤ T截止，导致电源V_{CC}经过R_1和R_2向电容C充电，电容C的电压v_C开始上升。当电容C的电压v_C上升到超过$(2/3)V_{CC}$时，$v_{TH}=v_C>(2/3)V_{CC}$，$v_{/TR}=v_C>(1/3)V_{CC}$，因此R-S触发器的R=0、S=1，OUT=0，v_O=低电平，T导通。

» 接下去电路在④和⑤之间不停地转换，从而输出矩形脉冲信号。




图 7.38　用 5G555 构成的多谐振荡器电路及其工作波形图

表 7.21　5G555 不外接控制电压时的功能表

输入			比较器输出		输出	
v_{TH}	$v_{\overline{TR}}$	$\overline{R}_D$	R(C_1)	S(C_2)	OUT	放电三极管 T
d	d	0	d	d	0	导通
$<\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	1	1	0	1	截止
$<\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	1	1	1	不变	不变
$>\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	1	0	1	0	导通

– 2）输出脉冲信号参数的计算

- 高电平持续时间$t_H \approx 0.7(R_1+R_2)C$；低电平持续时间$t_L \approx 0.7R_2C$。
- 矩形波振荡周期$T_w \approx t_H+T_L=0.7(R_1+2R_2)C$；矩形波振荡频率$f=1/T_w \approx 1.43/((R_1+2R_2)C)$。
- 矩形波占空比$=t_H/T_w \approx (R_1+R_2)/(R_1+2R_2)$。

– 3）占空比可调的多谐振荡器（图7.39）

- 高电平持续时间$t_H \approx 0.7R_AC$；低电平持续时间$t_L \approx 0.7R_BC$。
- 矩形波振荡周期$T_w=t_H+T_L \approx 0.7(R_A+R_B)C$；矩形波振荡频率$f=1/T_w \approx 1.43/((R_A+R_B)C)$。
- 矩形波占空比$=t_H/T_w \approx R_A/(R_A+R_B)$。




图 7.38　用 5G555 构成的多谐振荡器电路及其工作波形图




图 7.39　占空比可调的多谐振荡器

- （2）用5G555构成施密特触发器

  - 施密特触发器的特点：

    ① 施密特触发器属于电平触发。

    ② 对于正向和负向增长的输入信号，电路有不同的阈值电平，这一特性称为滞后特性或回差特性。

  - 图7.40：施密特触发器的逻辑符号和电压传输特性。

  - 施密特触发器也称为具有滞后特性的反相器。

  - V_{T+}：正向阈值电平（上限触发电平）。

  - V_{T-}：负向阈值电平（下限触发电平）。

  - $\Delta V_T=V_{T+}-V_{T-}$：回差电压（滞后电压）。




图 7.40　施密特触发器

– 1）工作原理

- 图7.41：用5G555构成的施密特触发器的原理图及传输特性。工作原理如下：

① 当v_I从0V开始上升且$v_I<(1/3)V_{CC}$时，则$v_{TH}<(2/3)V_{CC}$、$v_{/TR}<(1/3)V_{CC}$；R-S触发器的R=1、S=0，OUT=1，v_O=高电平v_{OH}（①线段）。

② 当v_I上升到$v_I>(1/3)V_{CC}$且$v_I<(2/3)V_{CC}$时，则$v_{TH}<(2/3)V_{CC}$、$v_{/TR}>(1/3)V_{CC}$；R-S触发器的R=1、S=1，OUT=不变=1，v_O=高电平v_{OH}（②线段）。

③ 当v_I上升到$v_I>(2/3)V_{CC}$时，则$v_{TH}>(2/3)V_{CC}$、$v_{/TR}>(1/3)V_{CC}$；R-S触发器的R=0、S=1，OUT=0，v_O=低电平v_{OL}（③线段）。

④ 当v_I从高于$(2/3)V_{CC}$处开始下降，$v_I>(1/3)V_{CC}$且$v_I<(2/3)V_{CC}$时，则$v_{TH}<(2/3)V_{CC}$、$v_{/TR}>(1/3)V_{CC}$；R-S触发器的R=1、S=1，OUT=不变=0，v_O=低电平v_{OH}（④线段）。

⑤ 当v_I下降到$v_I<(1/3)V_{CC}$时，则$v_{TH}<(2/3)V_{CC}$、$v_{/TR}<(1/3)V_{CC}$；R-S触发器的R=1、S=0，OUT=1，v_O=高电平v_{OH}（⑤线段）。

- 该电路的回差电压= $\Delta V_T= V_{T+}-V_{T-}=(1/3)V_{CC}$。如果将图7.41的电压控制端CO（第5脚）接控制电压v_{CO}，则其V_{T+}、V_{T-}、ΔV_T都会发生相应的变化。




图 7.41　5G555 构成的施密特触发器

表 7.21　5G555 不外接控制电压时的功能表

输入			比较器输出		输出	
v_{TH}	$v_{\overline{TR}}$	$\overline{R}_D$	$R(C_1)$	$S(C_2)$	OUT	放电三极管 T
d	d	0	d	d	0	导通
$<\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	1	1	0	1	截止
$<\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	1	1	1	不变	不变
$>\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	1	0	1	0	导通

– 2）典型应用

- 施密特触发器可用于波形变换、脉冲整形、幅值鉴别。

① 波形变换：图7.42(a)是将正弦波变换为矩形波。

② 脉冲整形：图7.42(b)是将干扰后的不规则波形整形为规则波形。

③ 幅值鉴别：图7.42(c)是鉴别幅值大于V_{T+}的脉冲信号，并产生相应的输出。




图 7.42 施密特触发器的典型应用

- （3）用5G555构成单稳态触发器

  - 前面介绍的触发器（R-S触发器、D触发器、J-K触发器、T触发器、施密特触发器）都有两个稳态（0、1）。单稳态触发器只有一个稳态，在外来触发脉冲作用下，电路由稳态翻转到暂稳态（暂稳态是一个不能长久保持的状态），维持一段时间后，电路会自动返回到稳态。

  - 1）工作原理

    - 图7.43：采用5G555构成的单稳态触发器的电路原理图和工作波形图（输入电压v_I、电容电压v_C、输出电压v_O）。

      ① 假设一开始电路处于稳态（第1个红色箭头所在的区间）：v_I=高电平，v_C=低电平，v_O=低电平。

      ② v_I变为低电平（绿色箭头处）；$v_{TH}=v_C<(2/3)V_{CC}$，$v_{/TR}=v_I<(1/3)V_{CC}$；R-S触发器的R=1、S=0，OUT=1，v_O=高电平，T截止；电源V_{CC}向电容C充电，v_C上升，电路进入暂稳态（蓝色箭头所在的区间）。

      ③ 之后，v_I很快又变为高电平（紫色箭头处）。当v_C上升到$(2/3)V_{CC}$时；$v_{TH}=v_C>(2/3)V_{CC}$，$v_{/TR}=v_I>(1/3)V_{CC}$；R-S触发器的R=0、S=1，OUT=0，v_O=低电平，T导通；暂稳态结束，电容C通过T迅速放电，电路自动返回到稳态（第2个红色箭头所在的区间）。

  - 2）脉冲宽度的计算和调整

    - 图7.43中的t_w为单稳态触发器的暂稳态持续时间。t_w由电路中的R（电阻）C（电容）决定：$t_w \approx 1.1RC$。单稳态触发器常用于脉冲的整形、定时和延迟等。




图 7.43　5G555 构成的单稳态触发器




图 7.37　5G555 的电路结构和管脚功能

表 7.21　5G555 不外接控制电压时的功能表

输　入			比较器输出		输　出	
v_{TH}	$v_{\overline{TR}}$	$\overline{R}_D$	$R(C_1)$	$S(C_2)$	OUT	放电三极管 T
d	d	0	d	d	0	导通
$<\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	1	1	0	1	截止
$<\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	1	1	1	不变	不变
$>\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	1	0	1	0	导通

• 7.3.2 集成D/A转换器

- 数字系统只能处理数字信号，但是工业过程控制、智能化仪器仪表、数字通信等领域，数字系统处理的对象往往是模拟信号，因此需要通过D/A转换器将模拟信号转换为数字信号。
- 另一方面，数字系统的输出也是数字信号，而实际过程中的执行单元是模拟信号，同样需要通过A/D转换器将数字信号转换为模拟信号。
- 图7.44：数字控制系统信号关系示意图。
- D/A转换器也称为DAC（Digital to Analog Converter）；A/D转换器也称为ADC（Analog to Digital Converter）。




图 7.44　数字控制系统信号关系示意图

– 1、D/A转换器的类型

- D/A转换器通常由电阻解码网络和电子开关组成。
- 根据电阻解码网络结构的不同，D/A转换器分为：权电阻网络D/A转换器、R-2R正T形电阻网络D/A转换器、R-2R倒T形电阻网络D/A转换器。
- 根据电子开关的不同，D/A转换器分为：CMOS电子开关D/A转换器、双极型电子开关D/A转换器。
- 根据输出模拟信号的类型，D/A转换器分为：电流型和电压型。

– 2、D/A转换的工作原理与特性

- （1）一般结构
  - 图7.45：n位D/A转换器的结构框图，包括：数字寄存器、模拟电子开关、解码网络、求和电路、基准电压。




图 7.45　n 位 D/A 转换器的结构框图

- （2）转换原理
  - 图7.46：4位电流型R-2R倒T形电阻网络D/A转换器的原理图。
  - 模拟开关$S_3 \sim S_0$由数字寄存器的$D_3 \sim D_0$控制：当D_i=1时，S_i接运算放大器的反向端，电流I流入运算放大器（求和电路）；当D_i=0时，S_i接地，电流I流入地。
  - 流向运算放大器的输出电流$i_{\sum}=(I/2)D_3+(I/4)D_2+(I/8)D_1+(I/16)D_0=(I/2^4)(2^3D_3+2^2D_2+2^1D_1+2^0D_0)$。
  - 总电流$I=V_{REF}/R$。
  - 因此，输出电流$i_{\sum}=(V_{REF}/(2^4R))(2^3D_3+2^2D_2+2^1D_1+2^0D_0)=(V_{REF}/(2^4R))\sum D_i X 2^i$。
  - 输出电压$v_O=-i_{\sum}R_f=-((V_{REF}R_f)/(2^4R))\sum D_i X 2^i$。
  - 通常$R_f=R$，因此n位D/A转换器的输出电压$v_O=-(V_{REF}/2^n)\sum D_i X 2^i$。




图 7.46　电流型倒 T 形电阻网络

- （3）转换特性
  - 理想的D/A转换器的输出模拟量A与输入数字量D（$D_{n-1}D_1D_0$）成正比关系：$A=K\cdot D=K\cdot \sum D_i X 2^i$（K为转换系数）。
  - 图7.47：4位D/A转换器的框图及转换特性曲线。
  - 设D=1111时，输出模拟量为A_m（满刻度值）；当D=0001时，输出的最小模拟量$A_{LSB}=(1/15)A_m$。
  - 因此，n位D/A转换器输出的最小模拟量$A_{LSB}=(1/(2^n-1))A_m$。




图 7.47　4 位 D/A 转换器框图和转换特性曲线

- （4）主要参数

① 分辨率：为最小模拟量输出与最大模拟量输出之比，n位D/A转换器的分辨率=$A_{LSB}/A_m=1/(2^n-1)$。因此，D/A转换器的位数（n）越多，分配率就越高。

② 非线性误差：理想情况下，每相邻两个数字量对应的模拟量之差都是A_{LSB}，实际情况会存在误差。在满刻度范围内偏离理想转换特性的最大值称为非线性误差。

③ 绝对精度：是指输入端加满刻度数字量时（n个1），输出的实际值与理想值之差。一般来说绝对误差应低于A_{LSB}。

④ 建立时间：是指从输入数字信号起，到输出模拟量达到稳定值为止所需要的时间。建立时间反映了电路的转换速度。

– 3、典型芯片

- 常用的D/A转换器有8位、10位、12位、16位等，DAC0832芯片为8位D/A转换器。
- （1）引脚功能（图7.48）
  - $D_7 \sim D_0$：8位数字信号（输入）
  - /CS、ILE、$/WR_1$、$/WR_2$、/XFER：控制信号（输入）
  - R_{fb}：反馈电阻引出端（输入）
  - V_R：参考电压（输入）
  - I_{OUT1}、I_{OUT2}：输出电流（输出）
  - V_{CC}：电源
  - DGND：数字信号接地
  - AGND：模拟信号接地




图 7.48 DAC0832 的引脚排列图

- （2）电路结构（图7.49）
  - 包括：8位输入寄存器，8位DAC寄存器，由T形电阻网络和电子开关构成的8位D/A转换器，3个控制逻辑门（与门）。
  - EN为寄存器的使能控制端：EN=1，寄存器的输出随输入数据变化而变化；EN=0，寄存器的输出不变。
  - 5个控制信号：/CS为片选信号；/WR_1为写输入寄存器信号；/WR_2为写DAC寄存器信号；ILE为允许输入锁存信号；/XFER为传递控制信号。
  - 表7.22：DAC0832对控制信号的要求（ILE、/CS、/WR_1：控制输入寄存器的EN；/XFER、/WR_2控制DAC寄存器的EN）。




图 7.49　DAC0832 的内部结构图

表 7.22　DAC0832 芯片对控制信号的要求

功能	控制条件					说明
	$\overline{CS}$	ILE	$\overline{WR_1}$	$\overline{XFER}$	$\overline{WR_2}$	
数据 $D_7 \sim D_0$ 锁存到输入寄存器	0	1	⊓			$\overline{WR_1}=0$ 接收数据 $\overline{WR_1}=1$ 锁定
数据由输入寄存器转存到 DAC 寄存器				0	⊓	$\overline{WR_2}=0$ 接收数据 $\overline{WR_2}=1$ 锁定
从输出端取模拟量						不受控制，随时可取

- （3）电路工作方式

① 双缓冲方式：首先在ILE、/CS、/WR_1控制下，将输入数据锁存到输入寄存器；然后在/XFER、/WR_2控制下，将输入寄存器中的数据锁存到DAC寄存器，再送D/A转换器。此时输入寄存器可以接收新的数据。

② 单缓冲方式：此时可以令输入寄存器处于直通状态（ILE=1，/CS=0，/WR_1=0），输入数据在控制信号（/XFER、/WR_2）作用下直接送DAC寄存器，然后送D/A转换器。或者令DAC寄存器处于直通状态（/XFER=0，/WR_2=0），输入数据在控制信号（ILE、/CS、/WR_1）作用下送输入寄存器，然后直接送D/A转换器。

③ 直通方式：此时输入寄存器和D/A寄存器都处于直通状态（ILE=1，/CS=0，/WR_1=0；/XFER=0，/WR_2=0），输入数据直接送D/A转换器。




图 7.49　DAC0832 的内部结构图

– 4、应用举例

- 例7.18：采用DAC0832芯片作为波形发生器，产生n个三角波信号。
- 解：
  - 图7.50：DAC0832与PC总线的连接。采用单缓冲方式（DAC寄存器处于直通状态）。
  - 因此， /XFER=0，/WR_2=0；ILE=1，/CS接地址译码输出信号，/WR_1接/IOW控制信号。
  - 产生n个三角波的程序：




图 7.50　三角波信号发生器硬件连接图

```
TRIANGULARWAVE  PROC  FAR
        MOV   AX, DATA
        MOV   DS, AX          ;初始化 DS
        MOV   DX, PORT        ; 置端口地址为 PORT
        MOV   CX, n           ; 置循环次数 CX=n
        MOV   AL, 00H         ; 置数字量初值 AL=00H
L1:     OUT   DX, AL          ; 输出 AL 到 DAC0832
        INC   AL              ; AL 加 1
        JNZ   L1              ; 不为 0，继续输出
        MOV   AL, FEH         ; 为 0，重新置 AL=FEH
L2:     OUT   DX, AL          ; 输出 AL 到 DAC0832
        DEC   AL              ; AL 减 1
        JNZ   L2              ; 不为 0，继续输出
        DEC   CX              ; 为 0，将循环次数减 1
        JNZ   L1              ; 循环次数不为 0，继续生成下一个三角波
TRIANGULARWAVE  ENDP
```

• 7.3.3 集成A/D转换器

– A/D转换的过程包括：采样和保持、量化和编码两大步骤。

① 采样是指周期性的获取模拟信号的瞬间值，从而得到一系列时间上离散的脉冲采样值。保持是指在两次采样之间将前一次采样值保存下来，使其在量化编码期间不发生变化。

② 将采样后的模拟量（电压）转化为最小数值单位整倍数的过程称为量化。将量化的结果用代码（二进制、BCD）表示的过程称为编码。

– A/D转换过程中的量化和编码是由A/D转换器实现的。

– 1、A/D转换器的类型

- 根据工作原理分为：直接转换型A/D转换器、间接转换型A/D转换器。

• （1）直接转换型A/D转换器

– 根据转换方式的不同直接转换型A/D转换器又分为：并行比较型A/D转换器、逐次比较型A/D转换器。

– 并行比较型A/D转换器由电阻分压器、电压比较器、数据寄存器、编码器等4部分组成。优点是转换速度快（<20ns）；缺点是随着输出二进制位数的增加，器件数目成几何级数增加（例如n位A/D转换器，需要2^n-1个比较器）。

– 逐次比较型A/D转换器由电压比较器、逻辑控制器、D/A转换器、数据寄存器等4部分组成。特点是转换速度较快，输出代码位数多，精度高。

- （2）间接转换型A/D转换器

  - 间接转换型A/D转换器是先将模拟量转换为时间或频率信号，然后再将时间或频率信号转换为数字量。缺点是转换速度较低，优点是转换精度较高。典型的间接转换型A/D转换器为双积分型A/D转换器。

  - 双积分型A/D转换器将输入的模拟电压转换成一个与之成正比的时间宽度信号，然后在这个时间宽度里对固定频率的时钟脉冲进行计数，其结果就是正比于输入模拟电压的数字量。

  - 双积分型A/D转换器由积分器、检零比较器、时钟控制门、计数器等4部分组成。双积分型A/D转换器的优点是精度高、抗干扰能力强，缺点是速度较慢。

– 2、A/D转换器的工作原理（以逐次比较型A/D转换器为例）

- 逐次比较型A/D转换器也称逐次逼近型A/D转换器，其工作原理与太平称重的过程类似。图7.51为逐次比较型A/D转换器的结构框图，包括：
  ① 控制与时序电路：产生A/D转换器工作过程中所需的控制信号和时钟信号。
  ② 逐次逼近寄存器：在控制信号作用下，记忆每次比较结果，并向D/A转换器提供输入数据。
  ③ D/A转换器：产生与逐次逼近寄存器中数据对应的比较电压v_R。
  ④ 电压比较器：如果模拟量输入电压v_I>=比较电压v_R，则输出1；否则输出0。
  ⑤ 数据数据寄存器：存放最后的转换结果，并行输出二进制代码。




图 7.51　逐次比较型 A/D 转换器的结构框图

– 3、A/D转换器的主要技术参数

- （1）分辨率：是指输出数字量变化一个最小单位，对应输入模拟量需要变化的量。输出位数越多，分辨率越高。通常用输出位数表示分辨率。
- （2）相对精度：是指实际转换值偏离理想特性的误差。通常是以数字量最低位所代表的模拟输入值来衡量，例如相对精度不超过±(1/2)LSB。
- （3）转换时间：是指A/D转换器从接到转换命令起，到输出稳定的数字量为止所需要的时间。
- 其他技术参数还有：输入电压范围、功率损耗等。

– 4、典型芯片

- 常用的A/D转换器有8位、10位、12位、16位等，ADC0809芯片为典型的8位A/D转换器。
- （1）ADC0809的电路结构
  - 图7.52：ADC0809的原理框图和引脚图。包括：8位模拟开关、地址锁存与译码器、比较器、电阻网络、树状电子开关、逐次逼近寄存器、控制与时序电路、三态输出锁存器等部分。




图 7.52　ADC0809 原理框图和管脚排列图

- （2）引脚功能（共28个引脚）
  - $IN_7 \sim IN_0$：8路模拟电压输入端（输入）
  - C、B、A：8路模拟输入通道的地址选择线（输入）；CBA=000，选择IN_0；CBA=111，选择IN_7
  - ALE：地址锁存允许信号输入端（输入）
  - START：启动转换脉冲输入端（输入）
  - OE：输出允许端（输入）
  - CLK：时钟脉冲输入端
  - $V_{REF(+)}$、$V_{REF(-)}$：参考电压正端和负端（输入）
  - $D_7 \sim D_0$：数据输出端（输出）
  - EOC：转换结束信号（输出）
  - V_{CC}：电源
  - GND：接地




图 7.52　ADC0809 原理框图和管脚排列图

本章小结

- 一、二进制并行加法器
  - 4位二进制串行加法器（串行进位）（图7.1）
  - 4位二进制并行加法器（超前进位）：74283芯片（图7.2）
    - 进位产生函数：Gi=Ai·Bi　　进位传递函数：Pi=Ai⊕Bi
    - C1=P1·C0+G1
    - C2=P2·C1+G2=P2·P1·C0+P2·G1+G2
    - C3=P3·C2+G3=P3·P2·P1·C0+P3·P2·G1+P3·G2+G3
    - C4=P4·C3+G4= P4·P3·P2·P1·C0+P4·P3·P2·G1+P4·P3·G2+P4·G3+G4
    - Fi=Pi⊕Ci-1　　Ci=Pi·Ci-1+Gi
    - 利用74283芯片可以实现代码转换、二进制减法运算、二进制乘法运算、十进制加法运算等功能。




图 7.1　4 位串行进位二进制并行加法器的结构框图





图 7.2　74283 的引脚排列图和逻辑符号

- 二、译码器
  - 二进制译码器：74138芯片（3-8译码器）（图7.7）
  - 二-十进制译码器：7442芯片（图7.10）
  - 七段显示译码器：7448芯片（图7.11）、7447芯片（Logisim）
    - 七段数码管（八段数码管）（共阴极、共阳极）
    - 七段码（共阴极七段码、共阳极七段码）







图 7.7　74138 译码器的引脚排列图和逻辑符号






图 7.11　7448 的引脚排列图和逻辑符号





图 7.10　二-十进制译码器 7442 的引脚排列图和逻辑符号



显示字符	共阴极段选码	共阳极段选码	显示字符	共阴极段选码	共阳极段选码
0	3FH	C0H	C	39H	C6H
1	06H	F9H	d	5EH	A1H
2	5BH	A4H	E	79H	86H
3	4FH	B0H	F	71H	84H
4	66H	99H			
5	6DH	92H			
6	7DH	82H			
7	07H	F8H			
8	7FH	80H			
9	6FH	90H	“灭”	00H	FFH
A	77H	88H			⋮
b	7CH	83H			

七段码

- 三、编码器
  - 二-十进制编码器：按键式8421码编码器（图7.13）
  - 优先编码器：74148芯片（8-3线优先编码器）（图7.14、表7.6）




图 7.13　按键式 8421 码编码器





图 7.14　74148 优先编码器引脚排列和逻辑符号

表 7.6　74148 真值表

输入									输出				
$\overline{I}_S$	$\overline{I}_0$	$\overline{I}_1$	$\overline{I}_2$	$\overline{I}_3$	$\overline{I}_4$	$\overline{I}_5$	$\overline{I}_6$	$\overline{I}_7$	$\overline{Q}_C$	$\overline{Q}_B$	$\overline{Q}_A$	$\overline{Q}_{EX}$	O_S
1	d	d	d	d	d	d	d	d	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	d	d	d	d	d	d	d	0	0	0	0	0	1
0	d	d	d	d	d	d	0	1	0	0	1	0	1
0	d	d	d	d	d	0	1	1	0	1	0	0	1
0	d	d	d	d	0	1	1	1	0	1	1	0	1
0	d	d	d	0	1	1	1	1	1	0	0	0	1
0	d	d	0	1	1	1	1	1	1	0	1	0	1
0	d	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1

- 四、多路选择器（MUX）
  - 74152芯片：8路MUX（左下角图）
  - 74153芯片：双4路MUX（图7.16）
  - 可以用具有n个选择控制变量的MUX（4路MUX的n=2，8路MUX的n=3，16路MUX的n=4……）实现m个变量的函数，有3种情况：
    ① m=n
    ② m=n+1
    ③ m>=n+2



74152芯片的逻辑符号




图 7.16 74153 引脚排列图和逻辑符号

- 五、多路分配器（DEMUX）
  - 4路DEMUX（图7.20）
  - 若将4路DEMUX的数据输入端D接1，则将实现2-4线译码器的功能
  - 可以将DEMUX（多路分配器）与MUX（多路选择器）联用，实现多通道数据分时传送（图7.21）




图 7.20　4 路 DEMUX 的逻辑符号




图 7.21　8 路数据传输示意图

- 六、同步计数器
  - **74193**芯片：双时钟4位二进制同步可逆计数器（具有清零、预置、加1、减1等功能）（图**7.23**，表**7.9**，表**7.10**）
  - 利用**74193**的清零、预置等功能，可以实现模小于**16**的计数器
  - 通过将多个**74193**串联，可以实现模大于**16**的计数器




图 7.23　74193 的引脚排列图和逻辑符号

表 7.9　74193 输入/输出信号的说明

引线名称		说　明
输入端	CLR	清除
	$\overline{LD}$	预置控制
	D,C,B,A	预置初置
	CP_U ↑	累加计数脉冲
	CP_D ↑	累减计数脉冲
输出端	$Q_DQ_CQ_BQ_A$	记数值
	$\overline{Q}_{CC}$	进位输出负脉冲
	$\overline{Q}_{CB}$	借位输出负脉冲

表 7.10　74193 的功能表

输入								输出			
CLR	$\overline{LD}$	D	C	B	A	CP_U	CP_D	Q_D	Q_C	Q_B	Q_A
1	d	d	d	d	d	d	d	0	0	0	0
0	0	x_3	x_2	x_1	x_0	d	d	x_3	x_2	x_1	x_0
0	1	d	d	d	d	↑	1	累	加	计	数
0	1	d	d	d	d	1	↑	累	减	计	数

- 七、异步计数器
  - **74290芯片：二-五-十进制加法计数器（具有异步清零、异步置9、模2计数、模5计数、模10计数等功能）（图7.28，表7.11）**





图 7.28　74290 的引脚排列图和逻辑符号



模2计数器

表 7.11　74290 的功能表

输入					输出			
R_{0A}	R_{0B}	R_{9A}	R_{9B}	CP	Q_D	Q_C	Q_B	Q_A
1	1	0	d	d	0	0	0	0
1	1	d	0	d	0	0	0	0
d	d	1	1	d	1	0	0	1
d	0	d	0	↓	计数			
0	d	0	d	↓	计数			
0	d	d	0	↓	计数			
d	0	0	d	↓	计数			

表 7.12　74290 模 5 计数器状态表

序号	Q_D	Q_C	Q_B
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0

表 7.13　8421 码模 10 计数器状态表

序号	Q_D	Q_C	Q_B	Q_A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

表 7.14　5421 码模 10 计数器状态表

序号	Q_A	Q_D	Q_C	Q_B
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	1	0	0	0
6	1	0	0	1
7	1	0	1	0
8	1	0	1	1
9	1	1	0	0

- 八、寄存器
  - **74194**芯片：**4**位双向移位寄存器（具有并行输入、右移串行输入、左移串行输入、保持、清零等功能）（图**7.32**，表**7.15**，表**7.16**，表**7.17**）
  - 寄存器还可以用来构成计数器、序列信号发生器等逻辑器件




图 7.32　74194 的管脚排列图和逻辑符号

表 7.15　74194 引线说明

引线名称		说　明
输入端	$\overline{CLR}$	清除
	D,C,B,A	并行数据输入
	D_R	右移串行数据输入
	D_L	左移串行数据输入
	S_1,S_0	工作方式选择控制
	CP	工作脉冲
输出端	Q_D,Q_C,Q_B,Q_A	寄存器的状态

表 7.16　控制端的功能

控制信号 S_1	控制信号 S_0	功　能
0	0	保　持
0	1	右　移
1	0	左　移
1	1	并行输入

表 7.17　74194 的功能表

输入										输出			
$\overline{CLR}$	CP	S_1	S_0	D_R	D_L	D	C	B	A	Q_D	Q_C	Q_B	Q_A
0	d	d	d	d	d	d	d	d	d	0	0	0	0
1	0	d	d	d	d	d	d	d	d	Q_D^n	Q_C^n	Q_B^n	Q_A^n
1	↑	1	1	d	d	x_3	x_2	x_1	x_0	x_3	x_2	x_1	x_0
1	↑	0	1	1	d	d	d	d	d	1	Q_D^n	Q_C^n	Q_B^n
1	↑	0	1	0	d	d	d	d	d	0	Q_D^n	Q_C^n	Q_B^n
1	↑	1	0	d	1	d	d	d	d	Q_C^n	Q_B^n	Q_A^n	1
1	↑	1	0	d	0	d	d	d	d	Q_C^n	Q_B^n	Q_A^n	0
1	d	0	0	d	d	d	d	d	d	Q_D^n	Q_C^n	Q_B^n	Q_A^n

第1行：清零
第2、8行：保持
第3行：并行输入
第4行：右移串行输入1
第5行：右移串行输入0
第6行：左移串行输入1
第7行：左移串行输入0

- 九、定时器555
  - 5G555芯片：5个输入CO、TH、/TR、D、/RD，1个输出OUT（图7.37）
  - 定时器555可以实现多谐振荡器（图7.38，图7.39）、施密特触发器（图7.41）、单稳态触发器（图7.43）等电路，完成脉冲信号的产生、定时和整形等功能触发器




图 7.37　5G555 的电路结构和管脚功能




图 7.38　用 5G555 构成的多谐振荡器电路及其工作波形图




图 7.39　占空比可调的多谐振荡器




图 7.41　5G555 构成的施密特触发器




图 7.43　5G555 构成的单稳态触发器

- **十、D/A转换器**
  - **4位电流型R-2R倒T形电阻网络D/A转换器的原理图（图7.46）**
  - **DAC0832芯片：8位D/A转换器（图7.49）**
  - **DAC0832芯片的3种工作方式：**
    ① 双缓冲方式

    ② 单缓冲方式

    ③ 直通方式




图 7.46　电流型倒 T 形电阻网络




图 7.49　DAC0832 的内部结构图

- 十一、A/D转换器
  - 逐次比较型A/D转换器也称逐次逼近型A/D转换器（图7.51），其工作原理与太平称重的过程类似
  - ADC0809芯片：8位A/D转换器（图7.52）




图 7.51　逐次比较型 A/D 转换器的结构框图




图 7.52　ADC0809 原理框图和管脚排列图

习题（P223）

- 7.1
- 7.2
- 7.3
- 7.4
- 7.6
- 7.7
- 7.8
- 7.9
- 7.10
- 7.11
- 7.14
- 7.15
- 7.16
- 7.17
- 7.18

习题（P223）

7.1　用 4 位二进制并行加法器设计一个实现 8421 码对 9 求补的逻辑电路。

所谓对9求补，就是9减这个数

例如，5对9求补=9-5=4；10对9求补=9-10=-1

习题（P223）

7.2　用两个 4 位二进制并行加法器实现 2 位十进制数 8421 码到二进制码的转换。

习题（P223）

7.3　用 4 位二进制并行加法器设计一个用 8421 码表示的 1 位十进制加法器。

习题（P223）

7.4　用一片 3-8 线译码器和必要的逻辑门实现下列逻辑函数表达式：

$$F_1 = \overline{A}\,\overline{C} + AB\overline{C}$$

$$F_2 = \overline{A} + B$$

$$F_3 = AB + \overline{A}\,\overline{B}$$

习题（P223）

7.5　用一片 4-16 线译码器和适当的逻辑门设计一个 1 位十进制数 2421 码的奇偶位产生电路(假定采用奇检验)。

习题（P223）

7.6　当优先编码器 74LS148 的$\bar{I}_s$接 0，输入$\bar{I}_7$ $\bar{I}_6$ $\bar{I}_5$ $\bar{I}_4$ $\bar{I}_3$ $\bar{I}_2$ $\bar{I}_1$ $\bar{I}_0$＝11010001 时，输出状态为何值？

习题（P223）

7.7　试用 4 路数据选择器实现余 3 码到 8421 码的转换。

习题（P223）

7.8　当4路选择器的选择控制变量 A_1、A_0 接变量 A、B，数据输入端 D_0、D_1、D_2、D_3 依次接 $\overline{C}$、0、0、C 时，电路实现何功能？

习题（P223）


7.9　用 4 位同步可逆计数器 74193 和必要的逻辑门实现模 12 加法计数器。

习题（P223）

7.10　用 74194 双向移位寄存器和必要的逻辑门设计一个 00011101 序列信号发生器。

习题（P223）

7.11　在图 7.38(a)所示电路中，若取 $R_1=2R_2$，请问输出矩形波的占空比为多少？



(a)

图 7.38　用 5G555 构成的多谐振荡器电路及其工作波形图

习题（P223）

7.12　分析图 7.53 所示由定时器 5G555 构成的多谐振荡器。

(1) 计算其振荡周期；

(2) 若要产生占空比为 50%的方波，R_1和 R_2的取值关系如何？




图 7.53　多谐振荡器

习题（P223）

7.13　将5G555定时器按图7.54(a)所示连接，输入波形如图7.54(b)所示。请画出定时器输出波形，并说明该电路相当于什么器件。




图 7.54　5G555 连线图和有关波形图

习题（P223）

7.14　D/A 转换器有哪些主要参数？通常用什么参数来衡量转换精度？

习题（P223）

7.15　DAC1210 是 12 位 D/A 转换芯片，请问其分辨率为多少？（用百分数表示）

习题（P223）

7.16　DAC0832 由哪几部分组成？可以构成哪几种工作方式？每种方式如何控制？

习题（P223）

7.17　常见集成 A/D 转换器按转换方法的不同可分成哪几种类型？各有何特点？

习题（P223）

7.18　ADC0809 如何实现对 8 路模拟量输入的选择？当它与微机连接时是否要外加三态缓冲器？

作业样例

- **1.1** 冯·诺依曼结构计算机的基本思想是什么？按此思想设计的计算机硬件系统应由哪些部件组成？它们各有何作用？

- 答：
  - 数学家冯·诺依曼提出了计算机制造的三个基本原则，即采用二进制逻辑、程序存储执行（存储程序和程序控制）以及计算机由五个部分组成（运算器、控制器、存储器、输入设备、输出设备），这套理论被称为冯·诺依曼体系结构。
  - 计算机硬件系统应由运算器、控制器、存储器、输入设备、输出设备等组成。
  - 运算器是一种用于信息加工处理的部件，它对数据进行算术运算和逻辑运算。运算器通常由算术逻辑单元（ALU，Arithmetic and Logic Unit）和一系列寄存器组成。通常将运算器一次运算能处理的二进制位数称为机器字长。现代计算机具有多个寄存器，称为寄存器组。
  - 控制器是整个计算机的指挥中心，它可使计算机各部件协调工作。计算机中有两股信息在流动，一股是控制流信息，另一股是数据流信息。控制流信息的发源地是控制器，控制器产生控制流信息的依据来自3个方面：指令寄存器、状态寄存器和时序电路。
  - 存储器的主要功能是存放程序和数据，目前计算机的主存储器都是半导体存储器。
  - 输入设备就是将信息输入计算机的外部设备，它将人们熟悉的信息形式转换成计算机能接收并识别的信息形式。
  - 输出设备就是将计算机运算结果转换成人们和其他设备能接收和识别的信息形式的设备，如字符、文字、图形、图像、声音等。

关于作业提交

- 1周内必须提交（上传到学院的FTP服务器上），否则认为是迟交作业；如果期末仍然没有提交，则认为是未提交作业。
  - 作业完成情况成绩=第1次作业提交情况*第1次作业评分+第2次作业提交情况*第2次作业评分+……+第N次作业提交情况*第N次作业评分。
  - 作业评分：A（好）、B（中）、C（差）三挡。
  - 作业提交情况：按时提交（1.0）、迟交（0.5）、未提交（0.0）。

- 请采用电子版的格式（PPT文档）上传到FTP服务器上，文件名取“学号+姓名+第X次作业.pptx”。
  - 例如：11920222202406+刘济华+第7次作业.pptx

- 第7次作业提交的截止日期为：2024年1月1日晚上24点。

Thanks