《数字逻辑》

（第三讲）

厦门大学信息学院软件工程系 曾文华

2023年9月26日

课程内容

- 全书共9章：

第1章　基本知识

第2章　逻辑代数基础

第3章　集成门电路与触发器

第4章　组合逻辑电路

第5章　同步时序逻辑电路

第6章　异步时序逻辑电路

第7章　中规模通用集成电路及其应用

第8章　可编程逻辑器件

第9章　综合应用举例



第3章　集成门电路与触发器

- 3.1　数字集成电路的分类
- 3.2　半导体器件的开关特性
- 3.3　逻辑门电路
- 3.4　触发器

3.1 数字集成电路的分类

- 1、根据采用的半导体器件分类
  - （1）采用双极型半导体器件作为元件的双极型集成电路
    - 双极型集成电路的优点是速度快、负载能力强，缺点是功耗较大、结构较复杂。
    - 双极型集成电路又分为：
      ① TTL电路（Transistor-Transistor Logic，晶体管-晶体管逻辑）：优点是速度快、逻辑电平摆幅大、抗干扰能力和负载能力强，是应用最广泛的一类集成电路。
      ② ECL电路（Emitter-Couple Logic，射极耦合逻辑）：优点是速度特别快、平均传输延迟时间1ns以下；缺点是制作工艺复杂、功耗大、抗干扰能力较弱，常用于高速系统中。
      ③ I^2L电路（Integrated Injection Logic，集成注入逻辑）：优点是电路结构简单、功耗低，缺点是抗干扰能力较差，适合于构造大规模和超大规模集成电路，很少加工成中、小规模集成电路使用。
  - （2）采用金属-氧化物-半导体场效应管（MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOS管）作为元件的单极型集成电路
    - MOS型集成电路的优点是结构简单、制造方便、集成度高、功耗低，缺点是速度慢。
    - MOS集成电路又分为：
      ① PMOS（Positive-channel Metal Oxide Semiconductor，P沟道MOS管）：缺点是工作速度低，兼容性较差，很少单独使用。
      ② NMOS（Negative-channel Metal Oxide Semiconductor，N沟道MOS管）：优点是工作速度较高，兼容性较好，得到了广泛的应用。
      ③ CMOS（Complementary Metal Oxide Semiconductor，互补型MOS管）：是由PMOS增强型管和NMOS增强型管组成的互补MOS电路，以其优越的综合性能被应用于各种不同规模的集成逻辑器件中。

- **2、根据集成规模的大小分类**
  - （1）小规模集成电路（**SSI**：Small Scale Integration）：单片内含元器件数目小于100个；逻辑门和触发器属于SSL。
  - （2）中规模集成电路（**MSI**：Medium Scale Integration）：单片内含元器件数目在100-999个之间。
  - （3）大规模集成电路（**LSI**：Large Scale Integration）：单片内含元器件数目小于1,000-99,999个之间。
  - （4）超大规模集成电路（**VLSI**：Very Large Scale Integration）：单片内含元器件数目大于100,000个。

- **3、根据设计方法和功能定义分类**
  - （1）非用户定制电路（Non-custom design IC）：又称标准集成电路，具有生产量大、使用广泛、价格便宜等优点。
  - （2）全用户定制电路（Full-custom design IC）：也称专用集成电路**ASIC**（Application Specific Integrated Circuit），是为满足用户特殊应用要求而专门生产的集成电路。
  - （3）半用户定制电路（Semi-custom design IC）：是由厂家生产出功能不确定的集成电路，再由用户根据要求进行适当处理，令其实现指定功能；例如，可编程逻辑器件**PLD**（Programmable Logic Device）就属于半用户定制电路。


3.2 半导体器件的开关特性

3.2.1 晶体二极管的开关特性
3.2.2 晶体三极管的开关特性

• 3.2.1 晶体二极管的开关特性

– 1、静态开关特性

- 晶体二极管由一个**PN结**构成。
  - **PN结**：采用不同的掺杂工艺，通过扩散作用，将**P**（Positive，正电荷）型半导体与**N**（Negative，负电荷）型半导体制作在同一块半导体（通常是硅或锗）基片上，在它们的交界面就形成空间电荷区称为PN结。PN结具有单向导电性，是电子技术中许多器件所利用的特性，例如半导体二极管、双极性晶体管的物质基础。
- 二极管的静态开关特性是指二极管处在导通和截止两种稳定状态下的特性。



- 图3.1：硅二极管电路与伏（电压）安（电流）特性曲线（也称静态开关特性曲线）。

- （1）正向特性
  - 当外加电压（v_D）小于阈值电压（V_{TH}）时，二极管处于截止状态，此时电阻很大，电流i_D接近0。
  - 当外加电压超过阈值电压，达到一定值（V_F，导通电压）时，二极管处于充分导通状态，此时电阻很小，电流i_D急剧增加。

- （2）反向特性
  - 当外加反向电压在一定数值范围内时（称为反向截止电压V_R=0～V_{BR}），反向电阻很大，反向电流I_S（也称为反向饱和电流）很小，二极管处于截止状态。
  - 当反向电压超过V_{BR}（反向击穿电压）时，反向电流突然猛增，二极管被击穿。




图 3.1　硅二极管电路与伏安特性曲线

- 图3.2：二极管开关电路（图3.2(a)）及其等效电路。
  - 图3.2(b)为导通状态下的等效电路。
  - 图3.2(c)为截止状态下的等效电路。




图 3.2　二极管开关电路及其等效电路

– 2、动态开关特性

- 图3.3：二极管的动态特性。
- （1）反向恢复时间
  - 将二极管从正向导通转为反向截止的过程称为反向恢复过程，将二极管从正向导通到反向截止所需的时间称为反向恢复时间t_{re}（$t_{re}=t_s+t_t$，其中t_s称为存储时间，t_t称为渡越时间）。
  - 图3.4：PN结的反向恢复过程（产生反向恢复时间的原因）。
- （2）开通时间
  - 将二极管从反向截止到正向导通所需要的时间称为开通时间。通常，二极管的开通时间很短，对开关速度影响很小，相对反向恢复时间而言，可以忽略不计。




图 3.3　二极管的动态特性




图 3.4　PN 结的反向恢复过程

• 3.2.2 晶体三极管的开关特性


– 1、静态特性

- 图3.5：三极管开关电路及其输出特性；三极管有截止、放大、饱和3种工作状态：

- （1）截止状态
  - 当输入电压v_I<=0时，三极管工作在截止状态（截止区）。此时，i_b≈0，i_c≈0，输出电压v_{ce}≈V_{cc}，三极管类似于开关断开。

- （2）放大状态
  - 当输入电压v_I大于三极管阈值电压V_{TH}，而小于某一数值时，三极管工作在放大状态（放大区）。此时，$i_c=\beta i_b$。

- （3）饱和状态
  - 当输入电压v_I大于某一数值时，三极管工作在饱和状态（饱和区）。此时，$i_b>=I_{BS}\approx V_{cc}/\beta R_c$，$i_c=I_{CS}\approx V_{cc}/R_c$，输出电压$v_{ce}$≈0.3V，三极管类似于开关接通。




b：基极

c：集电极

e：发射极

图 3.5　三极管开关电路及其输出特性



- 在数字逻辑电路中，三极管被作为开关元件，工作在饱和与截止两种状态。
- 图3.6：三极管开关等效电路。
  - 图3.6(a)为截止状态的等效电路。
  - 图3.6(b)为饱和状态的等效电路。




图 3.6　三极管开关等效电路

– 2、动态特性

- 图3.7：三极管的动态特性（图3.7(a)为理想情况下输入电压v_I变化后i_c和v_{ce}的波形图，3.7(b)为实际情况下输入电压v_I变化后i_c和v_{ce}的波形图）。
- （1）开通时间
  - 三极管从截止到饱和导通所需的时间称为开通时间t_{ON}（$t_{ON}=t_d+t_r$，t_d称为延迟时间，t_r称为上升时间，见图3.7(b)）。
- （2）关闭时间
  - 三极管从饱和导通到截止所需的时间称为关闭时间t_{OFF}（$t_{OFF}=t_s+t_f$，t_s称为存储时间，t_f称为下降时间，见图3.7(b)）。
- 开通时间和关闭时间的大小是影响三极管电路工作速度的主要因素。





图 3.7　三极管的动态特性



三极管开关电路

3.3 逻辑门电路

3.3.1 简单逻辑门电路
3.3.2 TTL集成逻辑门电路
3.3.3 CMOS集成逻辑门电路
3.3.4 正逻辑和负逻辑

• 3.3.1 简单逻辑门电路

– 简单逻辑门电路包括与门、或门和非门。

– 1、与门

- 图3.8：采用2个二极管和1个电阻实现的与门电路及与门逻辑符号。
- 表3.1：与门输入/输出的电压关系。
  ① 当两个输入端A、B的电压V_A、V_B均为低电平（0V）时，二个二极管都处于导通状态，输出端电压V_F≈0V。
  ② 当输入端A的电压V_A为低电平（0V）时，二极管D_1都处于导通状态，输出端电压V_F≈0V。
  ③ 当输入端B的电压V_B为低电平（0V）时，二极管D_2都处于导通状态，输出端电压V_F≈0V。
  ④ 当两个输入端A、B的电压V_A、V_B均为高电平（+5V）时，二个二极管都处于截止状态，输出端电压V_F=+5V。
- 表3.2：与门真值表。




图 3.8 二极管与门电路及与门逻辑符号

表 3.1 与门输入/输出的电压关系

V_A/V	V_B/V	V_F/V
0	0	0
0	+5	0
+5	0	0
+5	+5	+5

表 3.2 与门真值表

A	B	F
0	0	0
0	1	0
1	0	0
1	1	1

– 2、或门

- 图3.9：采用2个二极管和1个电阻实现的或门电路及或门逻辑符号。

- 表3.3：或门输入/输出的电压关系。

  ① 当两个输入端A、B的电压V_A、V_B均为低电平（0V）时，二个二极管都处于截止状态，输出端电压V_F≈0V。

  ② 当输入端B的电压V_A为高电平（+5V）时，二极管D_1都处于导通状态，输出端电压V_F≈+5V。

  ③ 当输入端A的电压V_A为高电平（+5V）时，二极管D_2都处于导通状态，输出端电压V_F≈+5V。

  ④ 当两个输入端A、B的电压V_A、V_B均为高电平（+5V）时，二个二极管都处于导通状态，输出端电压V_F≈+5V。

- 表3.4：或门真值表。




图 3.9　二极管或门电路及或门逻辑符号

表 3.3　或门输入/输出的电压关系

V_A/V	V_B/V	V_F/V
0	0	0
0	+5	+5
+5	0	+5
+5	+5	+5

表 3.4　或门真值表

A	B	F
0	0	0
0	1	1
1	0	1
1	1	1

– 3、非门

- 图3.10：采用1个三极管和3个电阻实现的非门电路及非门逻辑符号。
- 表3.5：非门输入/输出的电压关系。
  ① 当输入端A的电压V_A为低电平（0V）时，三极管处于截止状态，输出端电压V_F≈+5V。
  ② 当输入端A的电压V_A为高电平（+5V）时，三极管处于饱和状态，输出端电压V_F≈0V。
- 表3.6：非门真值表。

– 由二极管、三极管构成的基本门电路，其负载能力、开关特性等均不理想，实际使用中的门电路是经过反复改进后的、性能更好的各种集成逻辑门电路。




图 3.10　二极管或门电路及或门逻辑符号

表 3.5　非门输入/输出的电压关系

V_A/V	V_F/V
0	+5
+5	0

表 3.6　非门真值表

A	F
0	1
1	0

• 3.3.2 TTL集成逻辑门电路

– TTL（Transistor-Transistor Logic，晶体管-晶体管逻辑）逻辑门由若干个晶体二极管、三极管和电阻组成，包括54系列和74系列两大类（54系列的TTL门电路其工作环境温度范围更宽、电源电压工作范围允许的偏差更大）。

– 1、典型TTL与非门

- 图3.11：典型的3输入TTL与非门电路及逻辑符号。
- （1）电路结构
  - 图3.11的3输入TTL与非门电路由4个二极管（D_1、D_2、D_3、D_4）、4个晶体管（T_1、T_2、T_3、T_4）、4个电阻（R_1、R_2、R_3、R_4）组成，可以划分为3个部分（用两条虚线分开）。





图 3.11 典型的 TTL 与非门电路及逻辑符号



Logisim中的TTL门电路

- （2）工作原理
  - 当电路输入端A、B、C全部接高电平（3.6V）时，输出电压v_F≈0.3V，即“输入全为高，输出为低”，通常将这种工作状态称为导通状态，见图3.12(a)。
  - 当电路输入端A、B、C中至少有一个接低电平（0.3V）时，输出电压v_F≈3.6V，即“输入有低，输出为高”，通常将这种工作状态称为截止状态，见图3.12(b)。
  - 表3.7：3输入TTL与非门的电压取值关系。
  - 表3.8：3输入TTL与非门的逻辑取值关系。




图 3.12　TTL 与非门导通与截止状态下的等效电路

表 3.7　TTL 与非门的电压取值关系


输入			输出
A	B	C	F
L	L	L	H
L	L	H	H
L	H	L	H
L	H	H	H
H	L	L	H
H	L	H	H
H	H	L	H
H	H	H	L

表 3.8　TTL 与非门的逻辑取值关系

输入			输出
A	B	C	F
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

- （3）TTL与非门的主要外部特性参数

  - ①输出高、低电平
    - 输出高电平V_{OH}：指与非门的输入至少有一个接低电平时的输出电平，典型值是3.6V，产品规范值为V_{OH}>=2.4V。
    - 输出低电平V_{OL}：指与非门的输入全为高电平时的输出电平，典型值是0.3V，产品规范值为V_{OL}<=0.4V。
  - ②开门电平与关门电平
    - 开门电平V_{ON}：指确保与非门输出为低电平时，所允许的最小输入高电平，典型值是1.5V，产品规范值为V_{ON}>=1.8V。
    - 关门电平V_{OFF}：指确保与非门输出为高电平时，所允许的最大输入低电平，典型值是1.3V，产品规范值为V_{OFF}<=0.8V。
  - ③扇入系数与扇出系统
    - 扇入系数N_I：指与非门允许的输入端数目，通常为2～5，最多不超过8。如果要求输入端数目超过N_I时，可以采用分级实现的方法。
    - 扇出系数N_O：指与非门的输出端连接同类门的最多个数，它反映了与非门的带负载能力。根据负载电流的流向，可以将负载分为“灌电流负载”（指负载电流从外接电路流入与非门，用I_{IL}表示，见图3.13(a)）和“拉电流负载”（指负载电流从与非门流向外接电路，用I_{IH}表示，见图3.13(b)）。通常带灌电流负载的数目和带拉电流负载的数目是不相等的，扇出系数常取两者中的最小值。典型的TTL与非门的扇出系数约为10，高性能门电路的扇出系数为30～50。



2个8输入与非门，采用分级方式，可以实现16输入的与非门




图 3.13　TTL 与非门的拉、灌电流负载工作情况

– ④输入短路电流和输入漏电流

- 输入短路电流I_{IS}：指当与非门的一个或多个输入端接低电平，而其余输入接高电平或悬空时，流向低电平输入端的电流。产品规范值I_{IS}<=1.6mA。

- 输入漏电流I_{IH}：指某一输入端接高电平，而其它输入端接低电平时，流入高电平输入端的电流，又称为高电平输入电流。一般I_{IH}<=50μA。

– ⑤平均传输延迟时间

- 平均传输延迟时间t_{pd}：指一个矩形波信号从与非门输入端传到与非门输出端（反向输出）所延迟的时间。平均传输延迟时间$t_{pd}=(t_{PHL}+t_{PLH})/2$；其中，$t_{PHL}$为导通延迟时间，$t_{PLH}$为截止延迟时间。平均传输延迟时间$t_{pd}$的典型值约10ns，一般小于40ns。

- 图3.14：TTL与非门的传输延迟时间。

– ⑥平均功耗

- 与非门的功耗：指在空载条件下工作时所消耗的电功率。平均功耗$P=(P_{ON}+P_{OFF})/2$；其中，P_{ON}为空载导通功耗，P_{OFF}为空载截止功耗。TTL与非门的平均功耗一般在20mW左右。





图 3.14　TTL 与非门的传输延迟时间

- （4）TTL与非门集成电路芯片
  - 7400：4个2输入与非门芯片，见图3.15(a)。
  - 7410：3个3输入与非门芯片，见图3.15(b)。
  - 7420：2个4输入与非门芯片，见图3.15(c)。
    - VCC：电源引脚；GND：接地脚；NC：空脚。



Logisim中的7400芯片




图 3.15　7400、7410、7420 引脚分配图







– 2、常用的集成TTL门电路


- （1）非门

  – 图3.16(a)：TTL非门电路（由1个二极管、4个三极管、4个电阻构成）。


  ① 当输入端A的电压V_A为低电平（0.3V）时，电路工作在截止状态，输出端F为高电平（3.6V）。

  ② 当输入端A的电压V_A为高电平（3.6V）时，电路工作在导通状态，输出端F为低电平（0.3V）。

  – 图3.16(b)：7404芯片（6个反相器）的引脚分配图。




(a)




(b)


图 3.16　TTL 非门电路



Logisim中的7404芯片



- （2）或非门
  - 图3.17(a)：TTL或非门电路（由1个二极管、6个三极管、4个电阻构成）。
    ① 当输入端A、B均为低电平时，输出端F为高电平。
    ② 当输入端A为高电平时，输出端F为低电平。
    ③ 当输入端B为高电平时，输出端F为低电平。
    ④ 当输入端A、B均为高电平时，输出端F为低电平。
  - 图3.17(b)：2输入或非门的逻辑符号。
  - 图3.17(c)：7402芯片（6个2输入或非门）的引脚分配图。
  - 7427芯片：3个3输入或非门。



7427芯片引脚分配图





图 3.17 TTL 或非门电路



Logisim中的7402芯片




- （3）与或非门
  - 图3.18(a)：TTL与或非门电路；图3.18(b)：2-2与或非门的逻辑符号。

    ① 当输入端A_1和A_2有低电平，并且输入端B_1和B_2有低电平时，输出端F为高电平（表中的红色）。
    ② 当输入端A_1和A_2均为高电平，输出端F为低电平（表中的绿色+紫色）。
    ③ 当输入端B_1和B_2均为高电平，输出端F为低电平（表中的黑色+紫色）。
    ④ 当输入端A_1和A_2均为高电平，输入端B_1和B_2均为高电平，输出端F为低电平（表中的紫色）。

  - 图3.18(c)：7451芯片（2个2-2与或非门）的引脚分配图。

  - 74LS54芯片：1个2-2-2-2与或非门。



74LS54





图 3.18　TTL 与或非门电路

F=/(A1·A2+B1·B2)


A1	A2	B1	B2	F
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

- （4）异或门
  - 图3.19(a)：TTL异或门的逻辑符号。
  - 图3.19(b)：7486（4个2输入异或门）的引脚分配图。



Logisim中的7486芯片

- （5）与门
  - 图3.20(a)：7411（3个3输入与门）的引脚分配图。
- （6）或门
  - 图3.20(b)：7432（4个2输入或门）的引脚分配图。



Logisim中的7432芯片




图 3.19　TTL 异或门的逻辑符号和 7486 的引脚分配图




图 3.20　TTL 与门 7411 和或门 7432 的引脚分配图

– 3、两种特殊的门电路

• （1）集电极开路与非门（OC门）

– 将两个与非门的输出端直接对接，可以实现“线与”逻辑，即$F=F_1 \cdot F_2$，见图3.21(a)。

– 但是，传统的推拉式输出结构的TTL逻辑门电路，是不能将两个门的输出端直接并接使用的，因为这样会导致逻辑门的损坏，见图3.21(b)。

– 集电极开路的与非门，可以实现“线与”逻辑，见图3.22，简称OC门（Open Collector Gate，菱形下面加一横表示OC门）。




图 3.21　两个 TTL 与非门输出端直接并接使用的情况




图 3.22　集电极开路与非门的电路结构和逻辑符号

– 将两个OC与非门的输出端直接并接使用，可以实现“线与”逻辑，见图3.23，$F = F_1 \cdot F_2 = /(A_1 \cdot B_1 \cdot C_1) \cdot /(A_2 \cdot B_2 \cdot C_2)$。

– OC与非门可以实现电平转换，见图3.24；OC门输出为高电平时的输出电压=V_{CC}，经过上拉电阻（R_L）后，输出电压=V_f，从而实现电平转换。




图 3.23　线与逻辑电路




图 3.24　电平转换逻辑电路

- （2）三态输出门（TS门）

  – 三态输出门（简称三态门，TS门，Three State）有3种输出状态：输出高电平、输出低电平、高阻状态，前两种状态为工作状态，后一种状态为禁止状态。

  – 图3.25(a)：三态输出与非门电路结构，也称使能控制端EN高电平有效的三态与非门。

    ① 当使能控制端EN=1时，输出F=/(A·B)，输出为高电平或低电平，与一般的与非门功能一样。

    ② 当使能控制端EN=0时，输出F被悬空，输出处于高阻状态。

  – 图3.25(b)：使能控制端EN高电平有效的三态与非门（倒三角形表示三态门）。

  – 图3.25(c)：使能控制端EN低电平有效的三态与非门（倒三角形表示三态门）。




图 3.25　三态输出与非门电路结构和逻辑符号

– 图3.26：用三态门构成的单向数据传输总线。
  - 当某个三态门的控制端EN_i=1时，该三态门的输入数据（A_i）经A过反相后送至总线（G_i）；
  - 要求：任意时刻，n个三态门的控制端EN_i只能有一个为1，其余为0。

– 图3.27：用三态门构成的双向数据传输总线（可以实现数据的分时双向传送）。
  - EN=1时，G_1工作，G_2处于高阻状态，数据D_1取反后送至总线；
  - EN=0时，G_2工作，G_1处于高阻状态，总线上的数据取反后送到数据端D_2。




图 3.26　用三态门构成单向总线




图 3.27　用三态门构成的双向总线

• 3.3.3 CMOS集成逻辑门电路

– 以MOS管（金属-氧化物-半导体场效应管）作为开关元件的门电路称为MOS门电路。MOS门电路包括：PMOS电路、NMOS电路、CMOS电路。CMOS（互补型MOS管）电路是目前应用最广泛的一类集成电路。

– 1、MOS晶体管的静态开关特性

- MOS晶体管有三个电极：栅极（G）、漏极（D）、源极（S），由栅极电压控制漏源电流。
- MOS晶体管根据结构不同分为：P沟道和N沟道两种，每种按工作特性又分为增强型和耗尽型，共4类：
  ① P沟道增强型MOS管
  ② P沟道耗尽型MOS管
  ③ N沟道增强型MOS管
  ④ N沟道耗尽型MOS管
- 图3.28(a)：N沟道增强型MOS管的结构；图3.28(b)：N沟道增强型MOS管的逻辑符号；图3.28(c)：N沟道增强型MOS管的输出特性曲线。





图 3.28 N 沟道增强型 MOS 管

- （1）截止状态
  - 当v_{GS}（栅源电压）< V_{TN}（开启电压）时，MOS管工作在截止状态（截止区）；此时，i_{DS}（漏源电流）≈0。
- （2）非饱和状态
  - 当v_{DS}（漏源电压）较小时（v_{DS}< v_{GS}- V_{TN}），MOS管工作在非饱和状态（非饱和区，也称电阻可调状态）；此时，i_{DS}（漏源电流）基本上随v_{DS}（漏源电压）线性上升。
- （3）饱和状态
  - 当v_{DS}（漏源电压）大到一定程度时（v_{DS}>= v_{GS}- V_{TN}），MOS管工作在饱和状态（饱和区）；此时，i_{DS}（漏源电流）不再随v_{DS}（漏源电压）线性上升，而是趋于饱和。
- 在数字系统中，MOS管在开关信号作用下，交替工作在截止和饱和两种工作状态。
- 图3.29(a)：P沟道增强型MOS管的结构；其v_{GS}（栅源电压）和v_{DS}（漏源电压）均为负电压，V_{TP}（开启电压）大约在-2.5V～-1.0V之间；图3.29(b)：P沟道增强型MOS管的逻辑符号。






图 3.29　P 沟道增强型 MOS 管

– 2、CMOS集成逻辑门

• （1）CMOS反相器

– 图3.30：CMOS反相器由一个P沟道增强型MOS管T_P和一个N沟道增强型MOS管T_N串联组成。

» 当v_I=0V时，T_N截止，T_P导通，电路工作在截止状态，输出电压$v_O \approx V_{DD}$（高电平）。

» 当$v_I=V_{DD}$时，T_N导通，T_P截止，电路工作在导通状态，输出电压$v_O \approx 0$（低电平）。

» 因此，F=/A。

– CC6049芯片：6个反向器。





图 3.30　CMOS 反相器电路



CC6049芯片

- （2）CMOS与非门
  - 图3.31：2输入CMOS与非门由两个串联的NMOS管（T_{N1}、T_{N2}）和两个并联的PMOS管（T_{P1}、T_{P2}）构成。
    - 当输入端A、B均为高电平时，T_{N1}和T_{N2}导通，T_{P1}和T_{P2}截止，输出端F为低电平。
    - 当输入端A、B有低电平时，对应的T_{N1}和T_{N2}中至少有一个截止，T_{P1}和T_{P2}中至少有一个导通，输出端F为高电平。
    - 因此，F=/(A·B)。
  - CC4011芯片：4个2输入与非门。
  - CC4023芯片：3个3输入与非门。






图 3.31　CMOS 与非门电路



CC4011芯片



CC4023芯片

- （3）CMOS或非门
  - 图3.32：2输入CMOS或非门由两个并联的NMOS管（T_{N1}、T_{N2}）和两个串联的PMOS管（T_{P1}、T_{P2}）构成。
    - 当输入端A、B均为低电平时，T_{N1}和T_{N2}截止，T_{P1}和T_{P2}导通，输出端F为高电平。
    - 当输入端A、B有高电平时，对应的T_{N1}和T_{N2}中至少有一个导通，T_{P1}和T_{P2}中至少有一个截止，输出端F为低电平。
    - 因此，F=/(A+B)。
  - CC4001芯片：4个2输入或非门。





图 3.32　CMOS 或非门电路



CC4001芯片

- （4）CMOS三态门
  - 图3.33：一个简单的CMOS三态非门电路，该电路在CMOS反相器（图3.30）的基础上，增加了控制电路（T_P'、T_N'）。
    - 当控制端EN=1时，T_P'和T_N'同时截止，输出端F呈高阻状态。
    - 当控制端EN=0时，T_P'和T_N'同时导通，非门正常工作，F=/A。
  - 图3.33也称低电平有效的三态非门电路。




图 3.33　CMOS 三态门

- （5）CMOS传输门
  - 图3.34(a)：CMOS传输门的电路结构，由一个NMOS管（T_N）和一个PMOS管（T_P）并接构成。
    图3.34(b)：CMOS传输门的逻辑符号。
    - 当控制端C=V_{DD}、/C=0时，输入电压v_I=0V～V_{DD}，T_P和T_N至少有一个导通，相当于开关接通，输入信号能通过传输门。
    - 当控制端C=0、/C=V_{DD}时，输入电压v_I=0V～V_{DD}，T_P和T_N都截止，相当于开关断开，输入信号不能通过传输门。
  - 由于MOS管的结构是对称的，即源极（S）和漏极（D）可以互换使用，因此传输门的输入端和输出端也可以互换使用，即COMS传输门具有双向性，称为可控双向开关。




图 3.34　CMOS 传输门

• 3.3.4 正逻辑和负逻辑

– 1、正逻辑和负逻辑的概念

- 正逻辑：高电平表示逻辑1，低电平表示逻辑0。
- 负逻辑：高电平表示逻辑0，低电平表示逻辑1。

– 2、正逻辑和负逻辑的关系

- 表3.9：某逻辑门电路的输入/输出电平关系。
- 表3.10：表3.9逻辑门对应的正逻辑真值表（正逻辑与门，F=A·B）。
- 表3.11：表3.9逻辑门对应的负逻辑真值表（负逻辑或门，/F=/A+/B）。
- 即若将一个逻辑门的输出和所有输入都反向，则正逻辑变为负逻辑。

表 3.9　输入/输出电平关系

输入		输出
A	B	F
L	L	L
L	H	L
H	L	L
H	H	H

表 3.10　正逻辑真值表

输入		输出
A	B	F
0	0	0
0	1	0
1	0	0
1	1	1

表 3.11　负逻辑真值表

输入		输出
A	B	F
1	1	1
1	0	1
0	1	1
0	0	0



















– 图3.35：正逻辑门变换成等效负逻辑门：
  - 正逻辑：Z=A·B；负逻辑：/Z=/A+/B
  - 正逻辑： Z=A+B；负逻辑 ：/Z=/A·/B
  - 正逻辑 ：Z=/(A·B)；负逻辑：Z=/A+/B
  - 正逻辑：Z=/(A+B)；负逻辑：Z=/A·/B

– 表3.12：常用门电路符号及表达式。



图 3.35　正逻辑门变换成等效负逻辑门

表 3.12　常用门电路符号及表达式

名称	逻辑功能	新标准符号	沿用符号	国外流行符号	逻辑表达式
与门	与运算				$L=A\cdot B$
或门	或运算				$L=A+B$
非门	非运算				$L=\overline{A}$
与非门	与非运算				$L=\overline{A\cdot B}$
或非门	或非运算				$L=\overline{A+B}$
与或非门	与或非运算				$L=\overline{AB+CD}$
异或门	异或运算				$L=A\oplus B$ $=A\overline{B}+\overline{A}B$
同或门	同或运算				$L=A\odot B$ $=\overline{A\oplus B}$ $=AB+\overline{A}\overline{B}$

3.4 触发器

3.4.1 基本R-S触发器

3.4.2 常用的时间控制触发器

- 触发器是一种具有记忆功能的电子器件，具有以下特点：

  ① 有两个互补的输出端Q和/Q。

  ② 有两个稳定状态：Q=1、/Q=0时，称为“1”状态；Q=0、/Q=1时，称为“0”状态。当输入信号不发生变化时，触发器状态稳定不变。

  ③ 在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态；输入信号撤销后，保持新的状态不变。将输入信号作用之前的状态称为“现态”（Q^n和$/Q^n$，简写为Q和/Q），将输入信号作用之后的状态称为“次态”（Q^{n+1}和$/Q^{n+1}$），次态是现态和输入的函数。

- 触发器是存储一位二进制信息的理想器件。

- 触发器可以分为4种类型：

  ① R-S触发器

  ② D触发器

  ③ J-K触发器

  ④ T触发器

• 3.4.1 基本R-S触发器

– R-S触发器：直接复位（Reset）-置位（Set）触发器的简称。

– 1、用与非门构成的基本R-S触发器

• 图3.36(a)：与非门构成的R-S触发器的电路组成；图3.36(b)：R-S触发器的逻辑符号。

• （1）工作原理

① R=1、S=1，触发器保持原来的状态不变。

② R=1、S=0，触发器置为1状态（Q=1）。

③ R=0、S=1，触发器置为0状态（Q=0）。

④ R=0、S=0，不允许出现。因为这样会使两个与非门的输出（Q、/Q）均为1，破坏了触发器两个输出端的状态应为互补的逻辑关系。当两个输入端的0信号被撤销后，触发器的状态将是不确定的（可能处于0状态，也可能处于1状态）。




图 3.36　与非门构成的 R-S 触发器

- （2）逻辑功能描述

① 表3.13：功能表，“d”表示触发器的次态不确定。

② 表3.14：状态表，“d”表示触发器的次态不确定。

③ 图3.37：状态图，是一种反映触发器两种状态之间转换关系的有向图，也称状态转换图，不允许出现R=0、S=0。

表 3.13 与非门构成的基本 R-S 触发器功能表

R	S	Q^{n+1}	功能说明
0	0	d	不定
0	1	0	置 0
1	0	1	置 1
1	1	Q	不变

输入：R S

输出：Q^{n+1}

d：不确定

表 3.14 与非门构成的基本 R-S 触发器状态表

现态 Q	次态 Q^{n+1}			
	RS=00	RS=01	RS=11	RS=10
0	d	0	0	1
1	d	0	1	1

输入：Q，R S

输出：Q^{n+1}

d：不确定




图 3.37 与非门构成的基本 R-S 触发器的状态图

现态Q=0：
- R S=0 1 次态Q^{n+1}=0（保持不变）
- R S=1 1 次态Q^{n+1}=0（保持不变）
- R S=1 0 次态Q^{n+1}=1（状态转换）

现态Q=1：
- R S=1 0 次态Q^{n+1}=1（保持不变）
- R S=1 1 次态Q^{n+1}=1（保持不变）
- R S=0 1 次态Q^{n+1}=0（状态转换）

④ 根据表3.14可以得到触发器的次态卡诺图（图3.38）；根据次态卡诺图，可以得到触发器的次态方程：$Q^{n+1}=/S+R\cdot Q$（约束方程：R+S=1）。

⑤ 表3.15：激励表，“d”表示任意（可以是0，也可以是1）。

- R S=0 1：Q=0 -> Q^{n+1}=0（状态置0）
- R S=1 1：Q=0 -> Q^{n+1}=0（状态不变）

R S=d 1

- R S=1 0：Q=0 -> Q^{n+1}=1（状态置1）

R S=1 0

- R S=0 1：Q=1 -> Q^{n+1}=0（状态置0）

R S=0 1

- R S=1 0：Q=1 -> Q^{n+1}=1（状态置1）
- R S=1 1：Q=1 -> Q^{n+1}=1（状态不变）

R S=1 d

表 3.14 与非门构成的基本 R-S 触发器状态表

现态 Q	次态 Q^{n+1} RS=00	RS=01	RS=11	RS=10
0	d	0	0	1
1	d	0	1	1




图 3.38 与非门构成的基本 R-S 触发器的次态卡诺图

表 3.15 与非门构成的基本 R-S 触发器激励表

Q	→	Q^{n+1}	R	S
0		0	d	1
0		1	1	0
1		0	0	1
1		1	1	d

- 图3.39：与非门构成的基本R-S触发器的时间图。

- 由图3.39可知，当触发器的同一输入端连续出现多个负脉冲信号时，仅第1个负脉冲信号使触发器发生翻转，后面重复出现的负脉冲信号不起作用。

- 利用R-S触发器的这个特点，可以消除机械开关振动引起的尖脉冲信号（干扰信号，图3.40，图3.41）。




图 3.39　与非门构成的基本 R-S 触发器的时间图




图 3.40　机械开关震动引起的干扰信号




图 3.41　利用基本 R-S 触发器消除机械开关振动引起的干扰

– 2、用或非门构成的基本R-S触发器

- 图3.42(a)：或非门构成的基本R-S触发器的组成；图3.42(b)：R-S触发器的逻辑符号。
- （1）工作原理

① R S=0 0，触发器保持原来的状态不变。

② R S=0 1，触发器置为1状态（Q=1）。

③ R S=1 0，触发器置为0状态（Q=0）。

④ R S=1 1，不允许出现。因为这样会使两个或非门的输出（Q、/Q）均为0，破坏了触发器两个输出端的状态应为互补的逻辑关系。当两个输入端的1信号被撤销后，触发器的状态将是不确定的（可能处于0状态，也可能处于1状态）。




图 3.42　或非门构成的 R-S 触发器

- （2）逻辑功能描述
  - 表3.16：或非门构成的基本R-S触发器功能表。
  - 次态方程：$Q^{n+1}=S+/R\cdot Q$（约束方程：$R\cdot S=0$）。
  - 请同学们自行分析或非门构成的基本R-S触发器的状态表、状态图和激励表。

表 3.16　或非门构成的基本 R-S 触发器功能表

R	S	Q^{n+1}	功能说明
0	0	Q	不变
0	1	1	置 1
1	0	0	置 0
1	1	d	不定

• 3.4.2 常用的时间控制触发器

– 具有时钟脉冲（CP，Clock Pulse）控制端的触发器称为时钟控制触发器，简称钟控触发器，也称定时触发器。

– 将时钟脉冲作用前的状态称为“现态”，时钟脉冲作用后的状态称为“次态”。

– 1、简单结构的钟控触发器

钟控R-S触发器
钟控D触发器
钟控J-K触发器
钟控T触发器

• （1）钟控R-S触发器

– 图3.43(a)：钟控R-S触发器，由4个与非门构成，上面的2个与非门构成基本的R-S触发器，下面的2个与非门组成控制门。图3.43(b)：钟控R-S触发器逻辑符号。

①工作原理

- 当CP=0时，不管R S为何值，触发器状态保持不变。
- 当CP=1时：
  - R S=0 0，触发器状态保持不变。
  - R S=0 1，触发器状态置1（Q=1）。
  - R S=1 0，触发器状态置0（Q=0）。
  - R S=1 1，触发器状态不确定，这是不允许的。




图 3.43 钟控 R-S 触发器

② 逻辑功能描述

- 表3.17：钟控R-S触发器功能表（CP=1），“d”表示触发器的次态不确定。
- 表3.18：钟控R-S触发器状态表（CP=1），“d”表示触发器的次态不确定。
- 图3.44：钟控R-S触发器的状态图和次态卡诺图，“d”表示触发器的次态不确定。
- 表3.19：钟控R-S触发器激励表，“d”表示任意（可以是0，也可以是1）。
- 次态方程：$Q^{n+1}=S+\overline{R}\cdot Q$（约束方程：$R\cdot S=0$）。
- 可见，钟控R-S触发器的功能描述形式与用或非门构成的基本R-S触发器完全相同。

表 3.17　钟控 R-S 触发器功能表

R	S	Q^{n+1}	功能说明
0	0	Q	不变
0	1	1	置 1
1	0	0	置 0
1	1	d	不定




图 3.44　钟控 R-S 触发器的状态图和次态卡诺图

表 3.18　钟控 R-S 触发器状态表

现　态 Q	次态 Q^{n+1}			
	RS=00	RS=01	RS=11	RS=10
0	0	1	d	0
1	1	1	d	0

表 3.19　钟控 R-S 触发器激励表

Q → Q^{n+1}		R	S
0	0	d	0
0	1	0	1
1	0	1	0
1	1	0	d

- （2）钟控D触发器

  – 图3.45(a)：钟控D触发器电路原理；图3.45(b)：钟控D触发器逻辑符号。

  – 钟控D触发器是对钟控R-S触发器进行修改后得到的，其只有一个输入D，并且使电路中的基本R-S触发器的两个输入只能是01或10，从而消除了触发器状态不确定的现象。

  ①工作原理

  – 当CP=0时，不管D为何值，触发器状态保持不变。

  – 当CP=1时：

    » D=0，触发器状态置0（Q=0）。

    » D=1，触发器状态置1（Q=1）。




图 3.45　钟控 D 触发器

② 逻辑功能描述

- 表3.20：钟控D触发器的功能表（CP=1）。
- 表3.21：钟控D触发器的状态表（CP=1）。
- 表3.22：钟控D触发器的激励表（CP=1）。
- 图3.46：钟控D触发器的状态图。
- 次态方程：$Q^{n+1}=D$。
- 由于钟控D触发器在时钟脉冲作用后，次态Q^{n+1}与输入D的值一致，因此又称为锁存器。

表 3.20　钟控 D 触发器的功能表

D	Q^{n+1}	功能说明
0	0	置 0
1	1	置 1

表 3.22　钟控 D 触发器的激励表

Q → Q^{n+1}		D
0	0	0
0	1	1
1	0	0
1	1	1

表 3.21　钟控 D 触发器的状态表

现态 Q	次态 Q^{n+1}	
	D=0	D=1
0	0	1
1	0	1




图 3.46　钟控 D 触发器的状态图

- （3）钟控J-K触发器

  - 图3.47(a)：钟控J-K触发器电路原理；图3.47(b)：钟控J-K触发器逻辑符号。

  - 钟控J-K触发器是对钟控R-S触发器进行修改后得到的，将电路中的基本R-S触发器的两个输出端反馈到下面的两个3输入与非门的输入端，输入信号R、S改为J、K。钟控J-K触发器也消除了触发器状态不确定的现象。

    ①工作原理

    - 当CP=0时，不管J K为何值，触发器状态保持不变。

    - 当CP=1时：
      - J K=0 0，触发器状态保持不变。
      - J K=0 1，触发器状态置0（Q=0）。
      - J K=1 0，触发器状态置1（Q=1）。
      - J K=1 1，触发器状态翻转，即次态与现态相反。





图 3.47　钟控 J-K 触发器的逻辑电路和逻辑符号

② 逻辑功能描述


- 表3.23：钟控J-K触发器的功能表（CP=1）。
- 表3.24：钟控J-K触发器的状态表（CP=1）。
- 图3.48：钟控J-K触发器的状态图和次态卡诺图。
- 表3.25：钟控J-K触发器的激励表（CP=1）；“d”表示任意（可以是0，也可以是1）。
- 次态方程：$Q^{n+1}=J\cdot\overline{Q}+\overline{K}\cdot Q$（没有约束条件）。

表 3.23　钟控 J-K 触发器功能表

J	K	Q^{n+1}	功能说明
0	0	Q	不变
0	1	0	置 0
1	0	1	置 1
1	1	$\overline{Q}$	翻转



(a)



(b)

图 3.48　钟控 J-K 触发器的状态图和次态卡诺图

表 3.24　钟控 J-K 触发器状态表

现态 Q	次态 Q^{n+1}			
	JK=00	JK=01	JK=11	JK=10
0	0	0	1	1
1	1	0	0	1

表 3.25　钟控 J-K 触发器的激励表

Q →	Q^{n+1}	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

- （4）钟控T触发器

  – 图3.49：钟控T触发器，是对钟控J-K触发器进行修改后得到的，即将两个输入端J、K连接在一起（T）。

  ①工作原理

  – 当CP=0时，不管T为何值，触发器状态保持不变。

  – 当CP=1时：

    » T=0，触发器状态保持不变。

    » T=1，触发器状态翻转，即次态与现态相反。




图 3.49　钟控 T 触发器的逻辑电路和逻辑符号

② 逻辑功能描述

- 表3.26：钟控T触发器的功能表（CP=1）。
- 表3.27：钟控T触发器的状态表（CP=1）。
- 图3.50：钟控T触发器的状态图。
- 表3.28：钟控T触发器的激励表（CP=1）。
- 次态方程：$Q^{n+1}=T\oplus Q$（没有约束条件）。
- 当T=1时，只要有时钟脉冲（CP）作用，钟控T触发器的状态就会翻转（0变为1，1变为0），相当于1位二进制计数器；因此，钟控T触发器也称计数触发器。

表 3.26　钟控 T 触发器功能表

T	Q^{n+1}	功能说明
0	Q	不变
1	$\overline{Q}$	翻转




图 3.50　钟控 T 触发器状态图

表 3.27　钟控 T 触发器状态表

现　态 Q	次态 Q^{n+1}	
	T=0	T=1
0	0	1
1	1	0

表 3.28　钟控 T 触发器激励表

Q → Q^{n+1}		T
0	0	0
0	1	1
1	0	1
1	1	0

- 简单结构的钟控触发器（钟控R-S触发器、钟控D触发器、钟控J-K触发器、钟控T触发器）有以下共同的特点：
  - CP=0时，触发器的状态保持不变；
  - CP=1时，触发器的状态在输入信号作用下发生变化。

- 即触发器的状态转移是被控制在一个约定的时间间隔内，而不是控制在某一时刻进行；触发器的这种控制方式称为电位触发方式。

- 电位触发方式的钟控触发器可能会出现“空翻”现象：
  - 在同一个时钟脉冲作用期间，触发器的状态会发生两次或两次以上的变化（原因是：同一个时钟脉冲作用期间，CP一直是1，只要输入发生变化，输出就可能发生变化）。

- “空翻”现象将造成状态的不确定和系统工作的混乱，这是不允许的。

主从钟控触发器（主从R-S触发器、主从J-K触发器）

维持-阻塞钟控触发器（维持-阻塞D触发器）

– 2、其他结构的钟控触发器

• （1）主从钟控触发器


① 主从R-S触发器

» 图3.51：主从R-S触发器，由两个简单结构的钟控R-S触发器组成，一个称为主触发器，另一个称为从触发器。

» 主从R-S触发器除了时钟脉冲CP、两个输入信号（R、S）外，增加了R_D和S_D：

- R_D：直接清0端，也称异步清0端。
- S_D：直接置1端，也称异步置1端。
- R_D和S_D为低电平有效（R_D=0，Q=0；S_D=0，Q=1）， R_D和S_D平时保持为高电平。

» 图3.52：主从R-S触发器的工作波形。






图 3.51　主从 R-S 触发器的逻辑电路和逻辑符号




图 3.52　主从 R-S 触发器的工作波形

- 主从R-S触发器的特点：
  ① 触发器的状态变化发生在CP由1变为0的时刻（下降沿触发），其他时刻触发器状态保持不变，从而克服了“空翻”现象。

  ② 触发器的状态取决于CP由1变为0（下降沿触发）之前输入R、S的值。

  ③ 主从R-S触发器的逻辑功能与简单结构R-S触发器的逻辑功能完全相同：
    - 次态方程：$Q^{n+1}=S+/R\cdot Q$（约束方程：$R\cdot S=0$）。

- 图3.53：74LS71芯片（主从R-S触发器）的逻辑符号和引脚分配图，$IR=R_1\cdot R_2\cdot R_3$，$IS=S_1\cdot S_2\cdot S_3$。




图 3.53　74LS71 的逻辑符号和引脚分配图

② 主从J-K触发器

- 图3.54：主从J-K触发器，是对主从R-S触发器稍加修改后得到的。
- 主从J-K触发器的次态方程：$Q^{n+1}=J\cdot\overline{Q}+\overline{K}\cdot Q$（没有约束方程）。
- 主从J-K触发器的逻辑功能与简单结构的J-K触发器完全相同，但它克服了“空翻”现象。
- 主从J-K触发器存在“一次翻转”现象：所谓“一次翻转”是指在时钟脉冲作用（CP=1）期间，主触发器的状态只能根据输入信号的变化改变一次。




图 3.54　主从 J-K 触发器的逻辑电路和逻辑符号

- 图3.55：主从J-K触发器存在的“一次翻转”现象：

① CP_1和CP_2期间，触发器处于正常工作状态。
- CP_1期间：J=1、K=0，因此CP_1下降沿时，Q=1。
- CP_2期间：J=0、K=1，因此CP_2下降沿时，Q=0。

② CP_3期间，J端产生一个正向干扰脉冲，使J=1、K=1；正向干扰脉冲消失后，使J=0、K=1；按理说，CP_3下降沿时，Q应该为0（J=0、K=1，Q=0）；但是Q却是1；原因是：Q的状态是由正向干扰脉冲产生后的J、K状态决定的（J=1、K=1，Q要翻转，由0变为1）；因为存在“一次翻转”现象，正向干扰脉冲消失后，Q仍然是1（正常状态应该是0）。

③ CP_4期间，K端产生一个正向干扰脉冲，使J=1、K=1；正向干扰脉冲消失后，使J=1、K=0；按理说，CP_4下降沿时，Q应该为1（J=1、K=0，Q=1）；但是Q却是0；原因是：Q的状态是由正向干扰脉冲产生后的J、K状态决定的（J=1、K=1，Q要翻转，由0变为1）；因为存在“一次翻转”现象，正向干扰脉冲消失后，Q仍然是0（正常状态应该是1）。

- “一次翻转”现象会导致触发器的状态转移与触发器的逻辑功能不一致，这是不允许的。

- “一次翻转”现象降低了触发器的抗干扰能力，这种触发器一般采用窄脉冲作为触发脉冲。




图 3.55　主从 J-K 触发器的工作波形

- （2）维持-阻塞钟控触发器

  – 维持-阻塞钟控触发器是一种广泛使用的边沿触发器（边沿触发器：仅仅在时钟脉冲CP的上升沿或下降沿时刻响应输入信号，从而大大提高了触发器的抗干扰能力）。

  – 图3.56：维持-阻塞D触发器。

  – 工作原理：

    ① CP=0期间，触发器状态保持不变。

    ② CP由0变为1时（上升沿触发），使触发器状态发生变化，即Q=D。

    ③ 触发器被触发后，CP=1期间，触发器不受输入的影响，触发器状态保持不变。

    ④ CP由1变为0时，触发器状态保持不变。

  – 维持-阻塞触发器不仅克服了“空翻”现象，而且由于是边沿触发，抗干扰能力强，因而应用十分广泛。




图 3.56　维持-阻塞 D 触发器的逻辑电路和逻辑符号

- 图3.57：74LS74芯片，2个D触发器（上升沿触发），每个触发器均带有置0端和置1端（R_D和S_D，低电平有效）。

- 图3.58：74LS76芯片，2个J-K触发器（下降沿触发），每个触发器均带有置0端和置1端（R_D和S_D，低电平有效）。

- 图3.59(a)：用J-K触发器构成的T触发器（下降沿触发）

- 图3.59(b)：用D触发器构成的T触发器（上升沿触发）。

- 此外，还有：
  - CC4013芯片：2个D触发器（上升沿触发，采用COMS管）。
  - 74LS73芯片：2个J-K触发器（下升沿触发）。
  - CC4027芯片：2个J-K触发器（上升沿触发，采用COMS管）。




图 3.57　74LS74 的引脚分配图




图 3.58　74LS76 的引脚分配图





图 3.59　T 触发器逻辑符号

本章小结

- 集成电路的分类：
  - 根据采用的半导体器件分类：双极型集成电路（TTL、ECL、I2L）；单极型集成电路（PMOS、NMOS、CMOS）。
  - 根据集成规模的大小分类：SSI、MSI、LSI、VLSI。
  - 根据设计方法和功能定义分类：非用户定制电路（标准集成电路）；全用户定制电路（ASIC）；半用户定制电路（PLD）。

- 晶体二极管：由1个PN结构成。






- 晶体二极管的开关特性：
  - 静态开关特性（导通状态、截止状态）。
  - 动态开关特性（反向恢复时间、开通时间）。

- 晶体三极管：由2个PN结构成，共用的1个电极称为基极（b），其他的2个电极分别是集电极（c）和发射极（e）。

- 晶体三极管的开关特性：
  - 静态开关特性（截止状态、放大状态、饱和状态）。
  - 动态开关特性（开通时间、关闭时间）。





- 简单逻辑门电路：

  ① 与门：采用2个二极管和1个电阻实现。

  ② 或门：采用2个二极管和1个电阻实现。

  ③ 非门：采用1个三极管和3个电阻实现。

- TTL集成逻辑门电路：

  ① TTL与非门：3输入TTL与非门电路由4个二极管（D1、D2、D3、D4）、4个晶体管（T1、T2、T3、T4）、4个电阻（R1、R2、R3、R4）组成。TTL与非门集成电路芯片：7400、7410、7420。

  ② TTL非门：由1个二极管、4个三极管、4个电阻构成。

  ③ TTL或非门：2输入TTL或非门由1个二极管、6个三极管、4个电阻构成。

  ④ TTL与或非门：2-2输入TTL与或非门由1个二极管、6个晶体管、5个电阻构成。

  ⑤ TTL异或门：7486芯片（4个2输入异或门）。

  ⑥ TTL与门：7411芯片（3个3输入与门）。

  ⑦ TTL或门：7432芯片（4个2输入或门）。

- 两种特殊的门电路：

  ① 集电极开路与非门（OC门）：可以实现“线与”逻辑，还可以实现电平转换。

  ② 三态输出门（三态门，TS门）：有高电平、低电平、高阻状态等三种状态。用三态门可以构成单向数据传输总线、双向数据传输总线。

- MOS晶体管有3个电极：栅极（G）、漏极（D）、源极（S），由栅极电压控制漏源电流。

- MOS晶体管有3个工作状态：截止状态、非饱和状态、饱和状态。

- CMOS集成逻辑门电路：
  ① CMOS反相器：由一个P沟道增强型MOS管TP和一个N沟道增强型MOS管TN串联组成。

  ② CMOS与非门：2输入CMOS与非门由两个串联的NMOS管和两个并联的PMOS管构成。

  ③ CMOS或非门：2输入CMOS或非门由两个并联的NMOS管和两个串联的PMOS管构成。

  ④ CMOS三态门：CMOS三态非门是在CMOS反相器的基础上，增加了控制电路。

  ⑤ CMOS传输门：由一个NMOS管和一个PMOS管并接构成。

- 正逻辑和负逻辑：
  – 正逻辑：高电平表示逻辑1，低电平表示逻辑0。

  – 负逻辑：高电平表示逻辑0，低电平表示逻辑1。

  – 即若将一个逻辑门的输出和所有输入都反向，则正逻辑变为负逻辑。

- 触发器是一种具有记忆功能的电子器件，触发器是存储一位二进制信息的理想器件。

- 触发器的3个特点：
  ① 有两个互补的输出端Q和/Q。
  ② 有两个稳定状态：Q=1、/Q=0时，称为“1”状态；Q=0、/Q=1时，称为“0”状态。当输入信号不发生变化时，触发器状态稳定不变。
  ③ 在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态；输入信号撤销后，保持新的状态不变。

- 触发器可以分为4种类型： R-S触发器、D触发器、J-K触发器、T触发器。

- 基本R-S触发器（Reset， Set）： 可以用2个与非门构成，也可以用2个或非门构成。

- 钟控触发器： 具有时钟脉冲（CP，Clock Pulse）控制端的触发器称为时钟控制触发器，简称钟控触发器，也称定时触发器。

- 简单结构的钟控触发器：
  ① 钟控R-S触发器。
  ② 钟控D触发器（只有1个输入端）。
  ③ 钟控J-K触发器（具有翻转功能）。
  ④ 钟控T触发器（只有1个输入端，具有翻转功能）。

- 电位触发方式：简单结构钟控触发器的状态转移是被控制在一个约定的时间间隔内，而不是控制在某一时刻进行；触发器的这种控制方式称为电位触发方式。

- “空翻”现象： 电位触发方式的钟控触发器可能会出现“空翻”现象（在同一个时钟脉冲作用期间，触发器的状态会发生两次或两次以上的变化。原因是：同一个时钟脉冲作用期间，CP一直是1，只要输入发生变化，输出就可能发生变化）。

- 主从钟控触发器：
  ① 主从R-S触发器：主从R-S触发器的状态变化发生在CP由1变为0的时刻（下降沿触发），其他时刻触发器状态保持不变，从而克服了“空翻”现象。

  ② 主从J-K触发器：是对主从R-S触发器稍加修改后得到的，也克服了“空翻”现象。主从J-K触发器存在“一次翻转”现象：所谓“一次翻转”是指在时钟脉冲作用（CP=1）期间，主触发器的状态只能根据输入信号的变化改变一次。

- 维持-阻塞钟控触发器：
  – 维持-阻塞钟控触发器是一种广泛使用的边沿触发器（边沿触发器：仅仅在时钟脉冲CP的上升沿或下降沿时刻响应输入信号，从而大大提高了触发器的抗干扰能力）。

  – 维持-阻塞D触发器：维持-阻塞D触发器不仅克服了“空翻”现象，而且由于是边沿触发，抗干扰能力强，因而应用十分广泛。

习题（P91–P93）

- 3.1
- 3.3
- 3.4
- 3.5
- 3.6
- 3.7
- 3.9
- 3.11
- 3.12
- 3.13
- 3.14
- 3.15

习题（P91-P93）

3.1　根据所采用的半导体器件不同，集成电路可分为哪两大类？各自的主要优缺点是什么？

习题（P91-P93）

3.2　简述晶体二极管的静态特性？

习题（P91-P93）

3.3　晶体二极管的开关速度主要取决于什么？

习题（P91-P93）

3.4　数字电路中，晶体三极管一般工作在什么状态下？

习题（P91-P93）

3.5　晶体三极管的开关速度取决于哪些因素？

习题（P91-P93）

3.6　TTL 与非门有哪些主要性能参数？

习题（P91-P93）

3.7　OC 门和 TS 门的结构与一般 TTL 与非门有何不同？各有何主要应用？

习题（P91-P93）

3.8　图 3.60(a)所示为三态门组成的总线换向开关电路，其中，A、B 为信号输入端，分别送两个频率不同的信号；EN 为换向控制端，输入信号和控制电平波形如图(b)所示。试画出 Y_1、Y_2 的波形。




图 3.60　逻辑电路及有关信号波形

习题（P91-P93）

3.9　有两个相同型号的 TTL 与非门，对它们进行测试的结果如下：

(1) 甲的开门电平为 1.4 V，乙的开门电平为 1.5 V；

(2) 甲的关门电平为 1.0 V，乙的关门电平为 0.9 V。

试问在输入相同高电平时，哪个抗干扰能力强？在输入相同低电平时，哪个抗干扰能力强？

习题（P91-P93）

3.10　试画出实现如下功能的 CMOS 电路图：

(1) $F=\overline{A \cdot B \cdot C}$

(2) $F=A+B$

(3) $F=\overline{AB+CD}$

习题（P91-P93）

3.11　试指出下列5种逻辑门中哪几种门的输出可以并联使用：

(1) TTL集电极开路门；

(2) 采用推拉式输出的一般TTL与非门；

(3) TTL三态输出门；

(4) 普通CMOS门；

(5) CMOS三态输出门。

习题（P91-P93）

3.12　用与非门构成的基本 R-S 触发器和用或非门构成的基本 R-S 触发器在逻辑功能上有什么区别？

习题（P91-P93）

3.13　在图 3.61(a)所示的 D 触发器电路中，若输入端 D 的波形如图 3.61(b)所示，试画出输出端 Q 的波形(设触发器初态为 0)。




图 3.61　逻辑电路及有关波形

习题（P91-P93）

3.14　已知输入信号 A 和 B 的波形如图 3.62(a)所示，试画出图 3.62(b)、(c)中两个触发器 Q 端的输出波形，设触发器初态为 0。




图 3.62　信号波形及电路

习题（P91-P93）

3.15　设图 3.63(a)所示电路中的触发器为 J-K 触发器，其初始状态$Q_1=Q_2=0$，输入信号及 CP 端的波形如图 3.63(b)所示，试画出Q_1、Q_2的波形图。




图 3.63　逻辑电路及有关波形

作业样例

- **1.1** 冯·诺依曼结构计算机的基本思想是什么？按此思想设计的计算机硬件系统应由哪些部件组成？它们各有何作用？

- 答：
  - 数学家冯·诺依曼提出了计算机制造的三个基本原则，即采用二进制逻辑、程序存储执行（存储程序和程序控制）以及计算机由五个部分组成（运算器、控制器、存储器、输入设备、输出设备），这套理论被称为冯·诺依曼体系结构。
  - 计算机硬件系统应由运算器、控制器、存储器、输入设备、输出设备等组成。
  - 运算器是一种用于信息加工处理的部件，它对数据进行算术运算和逻辑运算。运算器通常由算术逻辑单元（ALU，Arithmetic and Logic Unit）和一系列寄存器组成。通常将运算器一次运算能处理的二进制位数称为机器字长。现代计算机具有多个寄存器，称为寄存器组。
  - 控制器是整个计算机的指挥中心，它可使计算机各部件协调工作。计算机中有两股信息在流动，一股是控制流信息，另一股是数据流信息。控制流信息的发源地是控制器，控制器产生控制流信息的依据来自3个方面：指令寄存器、状态寄存器和时序电路。
  - 存储器的主要功能是存放程序和数据，目前计算机的主存储器都是半导体存储器。
  - 输入设备就是将信息输入计算机的外部设备，它将人们熟悉的信息形式转换成计算机能接收并识别的信息形式。
  - 输出设备就是将计算机运算结果转换成人们和其他设备能接收和识别的信息形式的设备，如字符、文字、图形、图像、声音等。

关于作业提交

- 1周内必须提交（上传到学院的FTP服务器上），否则认为是迟交作业；如果期末仍然没有提交，则认为是未提交作业。
  - 作业完成情况成绩=第1次作业提交情况*第1次作业评分+第2次作业提交情况*第2次作业评分+……+第N次作业提交情况*第N次作业评分。
  - 作业评分：A（好）、B（中）、C（差）三挡。
  - 作业提交情况：按时提交（1.0）、迟交（0.5）、未提交（0.0）。

- 请采用电子版的格式（PPT文档）上传到FTP服务器上，文件名取“学号+姓名+第X次作业.pptx”。
  - 例如：1192022202406+刘济华+第3次作业.pptx

- 下次上课时（2023年10月24日）会随机抽取2位同学到讲台上汇报作业。

- 第3次作业提交的截止日期为：2023年10月23日晚上24点。

Thanks