《数字逻辑》

（第五讲）

厦门大学信息学院软件工程系 曾文华

2023年11月7日

课程内容

- 全书共9章：

第1章　基本知识

第2章　逻辑代数基础

第3章　集成门电路与触发器

第4章　组合逻辑电路

第5章　同步时序逻辑电路

第6章　异步时序逻辑电路

第7章　中规模通用集成电路及其应用

第8章　可编程逻辑器件

第9章　综合应用举例



第5章　同步时序逻辑电路

- 5.1　时序逻辑电路概述
- 5.2　同步时序逻辑电路分析
- 5.3　同步时序逻辑电路设计

- 数字系统中的逻辑电路按其是否具有记忆功能分为组合逻辑电路和时序逻辑电路。

- 组合逻辑电路在任何时刻产生的稳定输出，仅与该时刻电路的输入有关，而与过去的输入值无关。

- 时序逻辑电路在任何时刻产生的稳定输出，不仅与该时刻电路的输入有关，而且与过去的输入值有关。

- 时序逻辑电路按其工作方式分为：
  ① 同步时序逻辑电路（第5章）

  ② 异步时序逻辑电路（第6章）

5.1 时序逻辑电路概述

5.1.1 时序逻辑电路的结构

5.1.2 时序逻辑电路的分类

5.1.3 同步时序逻辑电路的描述方法

• 5.1.1 时序逻辑电路的结构

– 图5.1：时序逻辑电路的一般结构（包括：组合电路和存储电路）。

- x_1～x_n：输入信号（组合电路的外部输入信号）
- Z_1～Z_m：输出信号（组合电路的外部输出信号）
- y_1～y_s：“状态”（存储电路的输出信号/组合电路的内部输入信号）
- Y_1～Y_r：激励信号（存储电路的输入信号/组合电路的内部输出信号）
- CP：时钟脉冲信号
- y^n：现态；y^{n+1}：次态




图 5.1 时序逻辑电路的一般结构

– 时序逻辑电路的特征：

① 电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；

② 电路中包含反馈回路，通过反馈使电路功能与“时序”相关；

③ 电路的输出由电路当时的输入和状态（对过去输入记忆的结果）共同决定。

• 5.1.2 时序逻辑电路的分类

– 1、按照电路的工作方式分类

- （1）同步时序逻辑电路（第5章）
  - 该电路中的存储电路由带有时钟控制端的触发器组成，各触发器的时钟端均与统一的时钟脉冲信号（CP）相连接，各触发器状态的改变受到同一时钟信号的控制。
  - 某个时钟脉冲到来前电路所处的状态称为现态；该时钟脉冲作用后电路的状态称为次态。
  - 图5.2：现态与次态之间的相对关系（前一脉冲的次态即为后一脉冲的现态）。




图 5.2　现态与次态之间的相对关系

- （2）异步时序逻辑电路（第6章）
  - 该电路的存储电路由触发器或延时元件组成，电路中无统一的时钟信号同步，电路输入信号的变化将直接导致电路状态的变化。

– 2、按照电路的输出/输入关系分类

- （1）Mealy型时序逻辑电路
  - 该时序逻辑电路的输出（z）是电路输入（x）和电路状态（y）的函数。
- （2）Moore型时序逻辑电路
  - 该时序逻辑电路的输出（z）仅仅是电路状态（y）的函数。
- 图5.3：两种模型（Mealy型、Moore型）的输出/输入关系图。
- 图5.4：同步时序逻辑电路中两种模型（Mealy型、Moore型）的结构框图。





图 5.3　两种模型的输出/输入关系图






图 5.4　同步时序逻辑电路中两种模型的结构框图

– 3、按输入信号的形式进行分类

- 时序逻辑电路的输入信号可以是脉冲信号，也可以是电平信号。

- 根据输入信号的不同，分为：
  - （1）脉冲型
  - （2）电平型

- 图5.5：时序逻辑电路的输入信号波形。




图 5.5　时序逻辑电路的输入信号波形

• 5.1.3 同步时序逻辑电路的描述方式

– 组合逻辑电路的描述方式：逻辑函数表达式、真值表、卡诺图。

– 时序逻辑电路的描述方式：逻辑函数表达式、状态表、状态图、时间图（时序图）。

– 1、逻辑函数表达式

- （1）输出函数表达式
  - Mealy型电路：$Z_i=f_i(x_1,\ldots,x_n,y_1,\ldots,y_s)$　　i=1,2,…,m
  - Moore型电路：$Z_i=f_i(y_1,\ldots,y_s)$　　i=1,2,…,m

- （2）激励函数表达式

激励函数

  - $Y_j=g_j(x_1,\ldots,x_n,y_1,\ldots,y_s)$　　j=1,2,…,r
  - 激励函数也称控制函数。




图 5.4　同步时序逻辑电路中两种模型的结构框图

- （3）次态函数表达式
  - $y_l^{n+1} = k_l(Y_j,y_l)$　　j=1,2,…,r　　l=1,2,…,s
  - 次态函数用来反映同步时序逻辑电路的次态y^{n+1}与激励函数Y和电路现态y之间的关系。

– 2、状态表

- 状态表（也称状态转移表）能够完全描述同步时序逻辑电路的逻辑功能；状态表反映了同步时序逻辑电路输出Z、次态y^{n+1}与电路输入x、现态y之间的关系。

- 表5.1：Mealy型电路状态表格式。

- 表5.2：Moore型电路状态表格式（输出Z仅与电路的现态y有关，与输入x无关）。

状态表

表 5.1　Mealy 型电路状态表格式

现　态	次态/输出		
		输入 x	
y		y^{n+1}/Z	

状态表

表 5.2　Moore 型电路状态表格式

现　态	次　态		输　出
		输入 x	
y		y^{n+1}	Z





图 5.4　同步时序逻辑电路中两种模型的结构框图


– 3、状态图

- 状态图是一种反映同步时序逻辑电路状态转移规律及相应输入/输出取值关系的有向图。

- 图5.6(a)：Mealy型电路的状态图形式；图5.6(b)：Moore型电路的状态图形式。



状态图



状态图

图 5.6　Mealy 型和 Moore 型电路的状态图形式




图 5.4　同步时序逻辑电路中两种模型的结构框图

表 5.1　Mealy 型电路状态表格式

现　态	次态/输出		
		输入 x	
y		y^{n+1}/Z	

表 5.2　Moore 型电路状态表格式

现　态	次　态			输　出
		输入 x		
y		y^{n+1}		Z

– 4、时间图

- 时间图是用波形的形式来表示输入信号、输出信号和电路状态等的取值在各时刻的对应关系，通常又称工作波形图（时序图）。




图 5.10　时间图

5.2 同步时序逻辑电路分析

5.2.1 分析方法和步骤
5.2.2 分析举例

• 5.2.1 分析方法和步骤

– 同步时序逻辑电路的特点是：随着时间的推移和外部输入的不断变化，在时钟脉冲作用下，电路的状态和输出将发生相应变化。

– 同步时序逻辑电路分析的关键是：找出电路状态和输出随输入变化而变化的规律，以便确定其逻辑功能。

– 两种常用的分析方法：表格法、代数法。分析过程如图5.7所示。




图 5.7 同步时序逻辑电路的分析过程

– 1、表格分析法的一般步骤

① 根据给定的同步时序逻辑电路，写出输出函数和激励函数表达式。

次态真值表

② 列出电路次态真值表。根据输入和现态在各种取值下的激励函数值，以及触发器的功能表，确定电路的相应次态，它反映了电路在不同时刻和不同输入下的状态转移关系。

③ 根据次态真值表和输出函数表达式，作出给定电路的状态表和状态图。

④ 拟定一典型输入序列，画出时间图，并用文字描述电路的逻辑功能。

– 2、代数分析法的一般步骤

① 根据给定的同步时序逻辑电路，写出输出函数和激励函数表达式。

次态方程组

② 把激励函数表达式代入触发器的次态方程，导出电路的次态方程组。

③ 根据次态方程组和输出函数表达式，作出给定电路的状态表和状态图。

④ 拟定一典型输入序列，画出时间图，并用文字描述电路的逻辑功能。

• 5.2.2 分析举例

表 3.23 钟控 J-K 触发器功能表

J	K	Q^{n+1}	功能说明
0	0	Q	不变
0	1	0	置 0
1	0	1	置 1
1	1	$\overline{Q}$	翻转

– 例5.1：用表格法分析如图5.8所示的同步时序逻辑电路。

– 解：

- 由图5.8可知，该电路的存储电路是两个J-K触发器，组合电路是一个异或门。
- 电路的输入为x，状态为y_2和y_1。该电路属于Moore型电路，电路的输出就是电路的状态。
- （1）写出激励函数表达式。由于该电路的输出就是电路的状态，故只需写出激励函数表达式：
  - $J_2 = K_2 = x \oplus y_1$　　$J_1 = K_1 = 1$
- （2）列出电路次态真值表（表5.3）。次态真值表的输入为电路的输入（x）和现态（y_2、y_1），输出为激励函数的输出（J_2、K_2、J_1、K_1）和次态（y_2^{n+1}、y_1^{n+1}）。前3列直接写出，中间4列根据激励函数得到，最后2列根据J-K触发器的功能表得到。




图 5.8 同步时序逻辑电路

首先列出这三列的值

由$J_2=x\oplus y_1$得到这一列的值

这一列的值与左边一列的值相同（$K_2=J_2$）

如果$J_2K_2=00$，y_2^{n+1}与y_2相同；如果$J_2K_2=11$，y_2^{n+1}与y_2相反（翻转）

这两列的值全部为1

因为$J_1K_1=11$，因此y_1^{n+1}与y_1相反

表 5.3 次态真值表

输入 x	现态 y_2	现态 y_1	激励函数 J_2	激励函数 K_2	激励函数 J_1	激励函数 K_1	次态 y_2^{n+1}	次态 y_1^{n+1}
0	0	0	0	0	1	1	0	1
0	0	1	1	1	1	1	1	0
0	1	0	0	0	1	1	1	1
0	1	1	1	1	1	1	0	0
1	0	0	1	1	1	1	1	1
1	0	1	0	0	1	1	0	0
1	1	0	1	1	1	1	0	1
1	1	1	0	0	1	1	1	0

- （3）作出状态表（表5.4）和状态图（图5.9）。状态表的输入为现态（y_2、y_1）和电路的输入（x），输出为次态（y_2^{n+1}、y_1^{n+1}）；状态图的起点为现态（4个圆圈，00、01、10、11），终点为次态（4个圆圈，00、01、10、11），连线上的信号为输入（x）。

表 5.4 状态表

现态 y_2	现态 y_1	次态 y_2^{n+1} x=0	次态 y_1^{n+1} x=0	次态 y_2^{n+1} x=1	次态 y_1^{n+1} x=1
0	0	0	1	1	1
0	1	1	0	0	0
1	0	1	1	0	1
1	1	0	0	1	0




图 5.9 状态图

- （4）用时间图和文字描述电路的逻辑功能。由状态图（图5.9）可知，该电路是一个2位二进制数可逆计数器：
  - x=0：计数器加1，00 -> 01 -> 10 -> 11 -> 00 -> 01 ……
  - x=1：计数器减1，00 -> 11 -> 10 -> 01 -> 00 -> 11 ……
  - 假设电路的初始状态y_2y_1=00，输入x为电平信号，典型输入序列=111100000，则现态和次态如下：

CP	1	2	3	4	5	6	7	8	9
x	1	1	1	1	0	0	0	0	0
y_2	0	1	1	0	0	0	1	1	0
y_1	0	1	0	1	0	1	0	1	0
y_2^{n+1}	1	1	0	0	0	1	1	0	0
y_1^{n+1}	1	0	1	0	1	0	1	0	1




图 5.10 时间图

  - 这样就可以得到时间图（图5.10）。由于前一个时钟脉冲的次态即为后一个时钟脉冲的现态，因此图5.10中只给出了现态的波形。

– **例5.2**：某同步时序逻辑电路的芯片连接图如图5.11所示，它由双D触发器芯片74LS74和或非门芯片74LS27构成，试分析该电路的功能。

– 解：

- 在Logisim上画出图5.11的电路。





图 5.11　同步时序逻辑芯片连线图



- （1）写出输出函数和激励函数表达式。

  – $Z = /(/x+/y_2+y_1) = x \cdot y_2 \cdot /y_1$　　$D_2 = /(x+y_2+/y_1) = /x \cdot /y_2 \cdot y_1$　　$D_1 = x$

  – 该电路属于Mealy型同步时序逻辑电路。

- （2）列出电路次态真值表（表5.5）。
  - 前3列直接写出，中间2列根据激励函数得到，最后2列根据D触发器的功能表得到。


首先列出这三列的值

由激励函数 $D_2=/(x+y_2+/y_1)=/x\cdot/y_2\cdot y1$ 、$D_1=x$，得到这两列

因为是D触发器，因此，y_2^{n+1}与D_2相同，y_1^{n+1}与D_1相同

表 5.5　次态真值表

输入	现态		激励函数		次态	
x	y_2	y_1	D_2	D_1	y_2^{n+1}	y_1^{n+1}
0	0	0	0	0	0	0
0	0	1	1	0	1	0
0	1	0	0	0	0	0
0	1	1	0	0	0	0
1	0	0	0	1	0	1
1	0	1	0	1	0	1
1	1	0	0	1	0	1
1	1	1	0	1	0	1



- （3）作出状态表（表5.6）和状态图（图5.12）。
  - 状态表的输入为现态（y_2、y_1）和电路的输入x，输出为次态（y_2^{n+1}、y_1^{n+1}）和电路的输出Z。状态图的起点为现态（4个圆圈，00、01、10、11），终点为次态（3个圆圈，00、01、10），连线上的信号为输入/输出（x/Z）。

表 5.6　状态表

现态		次态/输出（$y_2^{n+1}y_1^{n+1}$/Z）	
y_2	y_1	x=0	x=1
0	0	00/0	01/0
0	1	10/0	01/0
1	1	00/0	01/0
1	0	00/0	01/1




图 5.12　状态图

表 3.20　钟控 D 触发器的功能表

D	Q^{n+1}	功能说明
0	0	置 0
1	1	置 1

- （4）作出时间图，并说明电路的逻辑功能。
  - 假设电路的初始状态y_2y_1=00，输入x为电平信号，典型输入序列=010110100，则现态、次态和输出如下：

CP	1	2	3	4	5	6	7	8	9
x	0	1	0	1	1	0	1	0	0
y_2	0	0	0	1	0	0	1	0	1
y_1	0	0	1	0	1	1	0	1	0
y_2^{n+1}	0	0	1	0	0	1	0	1	0
y_1^{n+1}	0	1	0	1	1	0	1	0	0
Z	0	0	0	1	0	0	1	0	0




图 5.13　时间图

  - 对应的时间图如图5.13所示。
  - 由图5.13可知，一旦输入x出现信号“101”，输出Z=1；其他情况，输出Z=0。
  - 因此，该电路是一个“101”序列检测器。

– 例5.3：试用代数分析法分析图5.14所示同步时序逻辑电路，设触发器初始状态为“0”，说明该电路的逻辑功能。

– 解：

- 由图5.14可知，该电路的输出Z与输入（x_1、x_2）和状态（y）均有关系，因此该电路属于Mealy型电路。




图 5.14　逻辑电路

- （1）写出输出函数和激励函数表达式。
  - $Z = x_1 \oplus x_2 \oplus y$　　$D = /(\ /((x_1 \oplus x_2)\cdot y) \cdot /(x_1 \cdot x_2)\ ) = x_1 \cdot x_2 + x_1 \cdot y + x_2 \cdot y$

- （2）根据D触发器的次态方程，写出电路的次态方程。

  D触发器的次态方程：$Q^{n+1}=D$
  - $y^{n+1} = D = x_1 \cdot x_2 + x_1 \cdot y + x_2 \cdot y$

- （3）根据次态方程和输出函数，作出状态表（表5.7）和状态图（图5.15）。

表 5.7　状态表

现态 y	次态/输出(y^{n+1}/Z)			
	$x_1x_2=00$	$x_1x_2=01$	$x_1x_2=11$	$x_1x_2=10$
0	0/0	0/1	1/0	0/1
1	0/1	1/0	1/1	1/0

状态表的输入为现态（y）和电路的输入（x_1、x_2），输出为次态（y^{n+1}）和电路的输出Z




图 5.15　状态图

状态图的起点为现态（2个圆圈，0、1），终点为次态（2个圆圈，0、1），连线上的信号为输入/输出（x_1x_2/Z）

- （4）作出时间图，并说明电路的逻辑功能。
  - 假设电路的初始状态y=0，输入（x_1、x_2）为电平信号，输入x_1的序列=00110110，输入x_2的序列=01011100，则现态和输出如下：

时钟节拍	1	2	3	4	5	6	7	8
输入 x_1	0	0	1	1	0	1	1	0
输入 x_2	0	1	0	1	1	1	0	0
状态 y	0	0	0	0	1	1	1	1
输出 Z	0	1	1	0	0	1	0	1




图 5.16　时间图

  - 对应的时间图如图5.16所示。由图5.16可知，该电路是一个串行加法器。
  - 图5.16给出了两个8位二进制数（x_1=01101100，x_2=00111010）相加得到和数（Z=10100110）的过程，y为进位信号（y=11110000）。

时钟节拍	8	7	6	5	4	3	2	1
输入 x_1	0	1	1	0	1	1	0	0
输入 x_2	0	0	1	1	1	0	1	0
状态 y	1	1	1	1	0	0	0	0
输出 Z	1	0	1	0	0	1	1	0

– **例5.4**：分析图5.17所示同步时序逻辑电路。

– 解：

- 由图5.17可知，该电路的输出Z与输入x没有直接关系，因此该电路属于Moore型电路。




图 5.17 逻辑电路

- （1）写出输出函数和激励函数表达式。
  - $Z = y_3 \oplus y_2 \oplus y_1$　　$T_3 = y_3 \oplus y_2$　　$T_2 = y_2 \oplus y_1$　　$T_1 = y_1 \oplus x$

T触发器的次态方程：$Q^{n+1}=Q \oplus T$

- （2）根据T触发器的次态方程，写出电路的次态方程组。
  - $y_3^{n+1}=y_3 \oplus T_3=y_3 \oplus y_3 \oplus y_2=y_2$　　$y_2^{n+1}=y_2 \oplus T_2=y_2 \oplus y_2 \oplus y_1=y_1$　　$y_1^{n+1}=y_1 \oplus T_1=y_1 \oplus y_1 \oplus x=x$

- （3）根据次态方程组和输出函数，作出状态表（表5.8）和状态图（图5.18）。

- （4）由状态表和状态图可知该电路为一个3位串行输入移位寄存器。输入x与寄存器的低位相连，每来1个时钟脉冲CP，寄存器的内容从低位向高位左移1位，输入x送寄存器的低位。输出Z用来指示3位数据中1的个数是否为奇数个；如是，Z=1；否则，Z=0。




表 5.8 状态表

现态 $y_3\ y_2\ y_1$	次态 $y_3^{n+1}y_2^{n+1}y_1^{n+1}$ x=0	次态 x=1	输出 Z
0 0 0	0 0 0	0 0 1	0
0 0 1	0 1 0	0 1 1	1
0 1 0	1 0 0	1 0 1	1
0 1 1	1 1 0	1 1 1	0
1 0 0	0 0 0	0 0 1	1
1 0 1	0 1 0	0 1 1	0
1 1 0	1 0 0	1 0 1	0
1 1 1	1 1 0	1 1 1	1




图 5.18 状态图

状态表的输入为现态（y_3、y_2、y_1）和电路的输入（x），输出为次态（y_3^{n+1}、y_2^{n+1}、y_1^{n+1}）和电路的输出Z

状态图的起点为现态（8个圆圈，圆圈中的值为现态和输出Z，$y_3y_2y_1/Z$），终点为次态（8个圆圈），连线上的信号为输入（x）

5.3 同步时序逻辑电路设计

5.3.1 设计的一般步骤

5.3.2 完全确定同步时序逻辑电路设计

5.3.3 不完全确定同步时序逻辑电路设计

5.3.4 同步时序逻辑电路设计举例

• 5.3.1 设计的一般步骤

– 同步时序逻辑电路设计也称为同步时序逻辑电路综合。

– 设计追求的目标是使用尽可能少的触发器和逻辑门实现预定的逻辑功能。

– 同步时序逻辑电路设计的一般步骤如图5.19所示（6步）：




图 5.19 同步时序逻辑电路设计的一般步骤

– 1、形成原始状态图和原始状态表

- 根据设计要求，抽象出电路的输入、输出及状态之间的关系，进而形成状态图和状态表，这个状态图和状态表也称为原始状态图和原始状态表。

- 有一些状态图和状态表，对于所设立的每一个状态，在不同输入取值下，都有确定的次态和输出，这类状态图和状态表称为完全确定状态图和状态表，所描述的电路称为完全确定同步时序逻辑电路。

- 还有一些状态图和状态表，存在某些状态，它们在某些输入取值下的次态或输出是随意的（不确定的），这类状态图和状态表称为不完全确定状态图和状态表，所描述的电路称为不完全确定同步时序逻辑电路。

– 2、状态化简

- 状态化简是从原始状态表中消去多余的状态，得到一个既能正确描述给定的逻辑功能，又能使所包含的状态数目达到最少的状态表，这种状态表称为最简状态表或最小化状态表。

- 状态化简可以简化电路的结构。

– 3、状态编码

- 状态编码是用二进制代码表示最简状态表中的状态。
- 状态编码也称为状态分配，或者状态赋值。

– 4、确定触发器数目和类型

- 触发器数目由状态编码的位数（二进制代码的位数）确定。
- 触发器类型如果设计要求中没有具体要求，可以根据设计要求灵活确定。

– 5、确定激励函数和输出函数表达式

- 根据状态编码后的二进制状态表，以及所选触发器的激励表，求出激励函数和输出函数表达式，并进行化简。

– 6、画出逻辑电路图

- 首先，根据触发器数目和类型，实现存储电路部分（触发器）；然后，根据激励函数和输出函数的最简表达式，选择合适的逻辑门，实现组合逻辑部分。

• 5.3.2 完全确定同步时序逻辑电路设计

– 1、形成原始状态图和原始状态表

- 建立原始状态图和原始状态表通常要考虑如下几个方面的问题：

- （1）确定电路模型
  - Mealy型，还是Moore型。

- （2）设立初始状态
  - 在建立原始状态图时，首先要设立初始状态。

- （3）根据需要记忆的信息增加新的状态
  - 同步时序逻辑电路中状态数目的多少，取决于需要记忆和区分的信息量。

- （4）确定各时刻电路的输出
  - 在建立原始状态图时，必须确定各时刻的输出值。

  - 在Moore型电路中，应指明每种状态下对应的输出；在Mealy电路中，则应指明从每一个状态出发，在不同输入作用下的输出值。

- 例5.5：设计一个模5可逆计数器，该电路有一个输入x和一个输出Z。输入x为加、减控制信号，当x=0时，计数器在时钟脉冲作用下进行加1计数，输出Z为进位输出信号；当x=1时，计数器在时钟脉冲作用下进行减1计数，输出Z为借位输出信号。试建立该计数器的Mealy型原始状态图好状态表。

- 解：
  - 假设计数器的5个状态分别用0、1、2、3、4表示（0为初始状态），则原始状态表如表5.9所示，原始状态图如图5.20所示。

表 5.9　原始状态表

现态	次态/输出 Z	
	x=0	x=1
0	1/0	4/1
1	2/0	0/0
2	3/0	1/0
3	4/0	2/0
4	0/1	3/0




图 5.20　原始状态图

状态表的输入为现态和电路的输入（x），输出为次态和电路的输出Z

状态图的起点为现态（5个圆圈），终点为次态（5个圆圈），连线上的信号为输入/输出（x/Z）

- 例5.6：某序列检测器有一个输入端x和一个输出端Z。从输入端x输入一串随机的二进制代码，当输入序列中出现011时，输出Z=1；否则，输出Z=0。典型输入、输出序列如下，试作出该序列检测器的原始状态图和原始状态表。

输入 x	1	0	1	0	1	1	1	0	0	1	1	0
输出 Z	0	0	0	0	0	1	0	0	0	0	1	0

- 解：
  - 假设采用Mealy型电路实现该序列检测器，设电路的初始状态为A，则根据题目的要求，得到图5.21的原始状态图。

初始状态A下，如果x=0，则Z=0，因为0是“011”中的第1个信号，因此，需要转移到一个新的状态B；如果x=1，则Z=0，因为1不是“011”中的第1个信号，因此，不需要转移到状态B（仍然停留在初始状态A）。




图 5.21 Mealy 型电路的原始状态图

状态B下，如果x=1，则Z=0，因为1是“011”中的第2个信号，因此，需要转移到一个新的状态C；如果x=0，则Z=0，因为0不是“011”中的第2个信号，因此，不需要转移到状态C（仍然停留在状态B）。

状态C下，如果x=1，则Z=1，因为1是“011”中的第3个信号，因此，需要转移到一个新的状态D，并且使Z=1；如果x=0，则Z=0，因为0不是“011”中的第3个信号，但是0可能是新的“011”序列中的第1个信号，因此，需要转移到状态B。

状态图的起点为现态（4个圆圈），终点为次态（4个圆圈），连线上的信号为输入/输出（x/Z）

状态D下，如果x=1，则Z=0，因为1不是“011”中的第1个信号，因此，需要转移到状态A；如果x=0，则Z=0，因为0可能是新的“011”序列中的第1个信号，因此，需要转移到状态B。

– 原始状态表如表5.10所示。

表 5.10 Mealy 型电路的状态表

现 态	次态/输出	
	x=0	x=1
A	B/0	A/0
B	B/0	C/0
C	B/0	D/1
D	B/0	A/0

状态表的输入为现态（A、B、C、D）和电路的输入（x），输出为次态（A、B、C、D）和电路的输出Z

– 如果采用Moore型电路，则相应的原始状态图如图5.22所示，原始状态表如表5.11所示。




图 5.22 Moore 型电路的原始状态图

表 5.11 Moore 型电路的状态表

现 态	次 态		输 出
	x=0	x=1	Z
A	B	A	0
B	B	C	0
C	B	D	0
D	B	A	1




图 5.21 Mealy 型电路的原始状态图

状态图的起点为现态（4个圆圈，圆圈中的值为状态和输出Z，状态/Z），终点为次态（4个圆圈），连线上的信号为输入（x）

状态表的输入为现态（A、B、C、D）和电路的输入（x），输出为次态（A、B、C、D）和电路的输出Z

- 例5.7：某同步时序逻辑电路用于检测串行输入的8421码，其输入的顺序是先低位后高位，当出现非法数字（1010、1011、1100、1101、1110、1111）时，电路输出1，否则输出0。试作出该时序电路的Mealy模型状态图和状态表。

- 解：
  - 假设采用Mealy型电路实现该序列检测器，该电路有1个输入x用来接收8421码，设电路的初始状态为A，则根据题目的要求，得到图5.23的原始状态图。
  - 因为输入的顺序是先低位后高位，因此输入为0101（A->B->E->J）、1101（A->C->G->N）、0011（A->B->D->I）、1011（A->C->F->M）、0111（A->B->E->K）、1111（A->C->G->P）时，输出为1；其它情况，输出为0。
  - 原始状态表如表5.12所示。




图 5.23　Mealy 型电路的原始状态图

表 5.12　Mealy 型电路的原始状态表

现　态	次态/输出		现　态	次态/输出	
	x=0	x=1		x=0	x=1
A	B/0	C/0	I	A/0	A/1
B	D/0	E/0	J	A/0	A/1
C	F/0	G/0	K	A/0	A/1
D	H/0	I/0	L	A/0	A/0
E	J/0	K/0	M	A/0	A/1
F	L/0	M/0	N	A/0	A/1
G	N/0	P/0	P	A/0	A/1
H	A/0	A/0			

状态图的起点为现态（15个圆圈），终点为次态（15个圆圈），连线上的信号为输入/输出（x/Z）

状态表的输入为现态（A、B、C、D、E、F、G、H、I、J、K、L、M、N、P）和电路的输入（x），输出为次态（A、B、C、D、E、F、G、H、I、J、K、L、M、N、P）和电路的输出Z

– 如果采用Moore型电路实现该序列检测器，除了与Mealy型电路相同的15个状态外，再增加2个状态：

① 状态X表示4位代码中10个合法代码（0000、0001、0010、0011、0100、0101、0110、0111、1000、1001）。

② 状态Y表示4位代码中6个非法代码（1010、1011、1100、1101、1110、1111）。

– 则得到原始状态图如图5.24所示。




图 5.24　Moore 型电路的原始状态图

状态图的起点为现态（17个圆圈，圆圈中的值为状态和输出Z，状态/Z），终点为次态（17个圆圈），连线上的信号为输入（x）

– 2、状态化简

- 所谓状态化简，就是采用某种化简技术，从原始状态表中消去多余状态，得到一个既能正确地描述给定的逻辑功能，又能使所包含的状态数目达到最少的状态表（最简状态表，最小化状态表）。

- （1）等效状态和等效类

① 等效状态

» 定义：假设状态S_i和S_j是完全确定状态表中的两个状态，如果对于所有可能的输入序列，分别从S_i和S_j出发，所得到的输出响应序列完全相同，则状态S_i和S_j是等效的，记作(S_i,S_j)，或称状态S_i和S_j是“等效对”。

» 判断方法：假定S_i和S_j是完全确定原始状态表中的两个状态，则S_i和S_j等效的条件可归纳为在一位输入的各种取值组合下，满足如下两条：

- 第一，输出相同。
- 第二，次态属于下列情况之一：
  a) 次态相同；
  b) 次态交错或为各自的现态；
     - 所谓次态交错，是指在某种输入取值下，S_i的次态为S_j，S_j的次态为S_i。
     - 所谓次态为各自的现态，即S_i的次态仍然为S_i，S_j的次态仍然为S_j。
  c) 次态循环或为等效对。
     - 例如，S_1和S_2在某种输入取值下的次态为S_3和S_4，而S_3和S_4在某种输入取值下的次态又是S_1和S_2，则称这种情况为次态循环。
     - 例如，S_1的次态是S_3，S_2的次态是S_4，若S_3和S_4是等效对，则S_1和S_2也是等效对。

» 性质：等效状态具有传递性。假设S_1和S_2等效，S_2和S_3等效，那么一定有S_1和S_3等效；记为：$(S_1,S_2),(S_2,S_3) \rightarrow (S_1,S_3)$。

② 等效类

» 所谓等效类是指由若干彼此等效的状态构成的集合。

» 在一个等效类中，任意两个状态都是等效的。

» 例如，由(S_1,S_2)和(S_2,S_3)可以推出(S_1,S_3)，进而可知S_1,S_2,S_3属于同一等效类；记为：$(S_1,S_2),(S_2,S_3)$ -> $\{S_1,S_2,S_3\}$

③ 最大等效类

» 所谓最大等效类是指不被任何别的等效类所包含的等效类。

» 完全确定原始状态表的化简过程，就是寻找出表中的所有最大等效类，然后将每个最大等效类中的状态合并为一个新的状态，从而得到最简状态表的过程。

» 常用的状态表化简方法有：观察法、输出分类法、隐含表法等。

- （2）利用隐含表进行状态化简

– 利用隐含表进行状态化简的一般步骤如图5.25所示（四步）：




图 5.25 状态化简的一般步骤

- 例5.8：化简表5.13所示的原始状态表。

表 5.13　原始状态表

现　态	次态/输出	
	x=0	x=1
A	C/0	B/1
B	F/0	A/1
C	F/0	G/0
D	D/1	E/0
E	C/0	E/1
F	C/0	G/0
G	C/1	D/0

- 解：
  - （1）作隐含表框架（图5.26）
    - 隐含表的横坐标是（从左到右）：第1个状态至第n-1个状态
    - 隐含表的纵坐标是（从上到下）：第2个状态至第n个状态
  - （2）寻找等效对
    - 首先进行顺序比较，得到图5.27(a)的隐含表。




图 5.26　隐含表框架

“CF”表示状态A和状态B满足输出相同，但是它们的次态在x=0时分别为C和F，由于尚不能确定C和F是否等效，因此将CF填写到方格中

“x”表示相应的状态不满足状态等效条件

“BE”表示状态A和状态E满足输出相同，但是它们的次态在x=1时分别为B和E，由于尚不能确定B和E是否等效，因此将BE填写到方格中

“√”表示状态C和状态F满足状态等效条件

“AE、CF”表示状态B和状态E满足输出相同，但是它们的次态在x=1时分别为A和E，在x=0时分别为F和C，由于尚不能确定A和E、C和F是否等效，因此将AE、CF填写到方格中

“CD、DE”表示状态D和状态G满足输出相同，但是它们的次态在x=0时分别为D和C，在x=1时分别为E和D，由于尚不能确定C和D、D和E是否等效，因此将CD、DE填写到方格中




图5.27(a)　顺序比较后的隐含表

- 接下去进行关联比较，即对表5.27(a)中4个尚不能确定的方格进行关联比较，比较结果如图5.27(b)所示。

- 由图5.27(b)可知，7个状态中共有4个等效对：
  - (A,B)
  - (A,E)
  - (B,E)
  - (C,F)

表 5.13　原始状态表

现　态	次态/输出	
	x=0	x=1
A	C/0	B/1
B	F/0	A/1
C	F/0	G/0
D	D/1	E/0
E	C/0	E/1
F	C/0	G/0
G	C/1	D/0




图5.27(b)　关联比较后的隐含表




图5.27(a)　隐含表

– （3）求出最大等效类

- 4个等效对(A,B)、(A,E)、(B,E)、(C,F)中，(A,B)、(A,E)、(B,E)构成一个最大等效类：{A,B,E}； (C,F)不包含在其他等效类中，它也是一个最大等效类：{C,F}。
- 状态D和G不和其他任何状态等效，也各自构成一个最大等效类：{D}、{G}。
- 因此，共有4个最大等效类： {A,B,E} , {C,F} , {D} , {G}。

– （4）作出最小化状态表

- 将最大等效类{A,B,E} , {C,F} , {D} , {G}，分别用a、b、c、d表示，并对表5.13所示状态表中的状态作相应取代，即可得到化简后的最小化状态表（表5.14）。

表 5.13 原始状态表

现 态	次态/输出	
	x=0	x=1
A	C/0	B/1
B	F/0	A/1
C	F/0	G/0
D	D/1	E/0
E	C/0	E/1
F	C/0	G/0
G	C/1	D/0

表 5.14 最小化状态表

现 态		次态/输出	
		x=0	x=1
{A,B,E}	a	{C,F} b/0	{A,B,E} a/1
{C,F}	b	{C,F} b/0	{G} d/0
{D}	c	{D} c/1	{A,B,E} a/0
{G}	d	{C,F} b/1	{D} c/0

– 3、状态编码

- 所谓状态编码，就是给最简状态表中用字母或数字表示的状态，指定一个二进制代码，形成二进制状态表。状态编码也称为状态分配、状态赋值。

- 设最简状态表（最小化状态表）中的状态数为n，状态编码的二进制代码长度为m。需要满足：$2^m >= n >= 2^{m-1}$。例如，n=4，m=2。

- 假设4个状态为A、B、C、D，则状态分配方案有24种：

00、01、10、11 -> A、B、C、D
00、01、10、11 -> A、B、D、C
00、01、10、11 -> A、C、B、D
00、01、10、11 -> A、C、D、B
00、01、10、11 -> A、D、C、B
00、01、10、11 -> A、D、B、C
00、01、10、11 -> B、A、C、D
00、01、10、11 -> B、A、D、C
00、01、10、11 -> B、C、A、D
00、01、10、11 -> B、C、D、A
00、01、10、11 -> B、D、A、C
00、01、10、11 -> B、D、C、A

00、01、10、11 -> C、B、A、D
00、01、10、11 -> C、B、D、A
00、01、10、11 -> C、D、A、B
00、01、10、11 -> C、D、B、A
00、01、10、11 -> C、A、B、D
00、01、10、11 -> C、A、D、B
00、01、10、11 -> D、A、B、C
00、01、10、11 -> D、A、C、B
00、01、10、11 -> D、B、A、C
00、01、10、11 -> D、B、C、A
00、01、10、11 -> D、C、A、B
00、01、10、11 -> D、C、B、A

- 通常采用相邻编码法，其基本思路是：在选择状态编码时，尽可能有利于激励函数和输出函数的化简。相邻编码法的原则如下：
  ① 在相同输入条件下，具有相同次态的现态，应尽可能分配相邻的二进制代码；
  ② 在相邻输入条件下，同一现态的次态，应尽可能分配相邻的二进制代码；
  ③ 输出完全相同的现态，应尽可能分配相邻的二进制代码。

- 如果不能同时满足上述3条原则，则按照①②③的优先次序考虑，并且将初始状态分配为“0”状态。

- 例5.9：对表5.15所示的状态表进行状态编码。

表 5.15　状态表

现　态	次态/输出	
	x=0	x=1
A	C/0	A/0
B	A/0	A/0
C	A/0	D/0
D	C/0	A/1

- 解：
  - 由表5.15可知，有4个状态，n=4；状态编码的长度m=2。
  - 根据相邻法的编码原则，表5.15中4个状态的相邻关系如下：
    - 由原则①得到：状态B和C、A和D、A和B应分配相邻的二进制代码；
    - 由原则②得到：状态A和C、A和D应分配相邻的二进制代码；
    - 由原则③得到：状态A和B、A和C、B和C应分配相邻的二进制代码。
  - 可见，如果要同时满足上述3条原则，需要满足A和B、A和C、A和D、B和C都相邻，显然这是不能全部满足的。
  - 可以用卡诺图作为状态分配的工具，假设A的编码为00，一种尽可能满足3条原则的状态编码方案如图5.28所示。该方案满足A和C、A和D、B和C相邻，不满足A和B相邻。
  - 该状态分配方案对应的二进制状态表如表5.16所示。




图 5.28　状态分配方案

表 5.16　二进制状态表

现　态	次态 $y_2^{n+1}y_1^{n+1}$/输出	
y_2　y_1	x=0	x=1
0　0	01/0	00/0
0　1	00/0	10/0
1　1	00/0	00/0
1　0	01/0	00/1

– 4、确定激励函数和输出函数，并画出逻辑电路图

- 表5.17至表5.20为4种时钟控制触发器的激励表。

表 5.17　R-S 触发器激励表

Q	→	Q^{n+1}	R	S
0		0	d	0
0		1	0	1
1		0	1	0
1		1	0	d

表 5.18　D 触发器激励表

Q	→	Q^{n+1}	D
0		0	0
0		1	1
1		0	0
1		1	1

表 5.19　J-K 触发器激励表

Q	→	Q^{n+1}	J	K
0		0	0	d
0		1	1	d
1		0	d	1
1		1	d	0

表 5.20　T 触发器激励表

Q	→	Q^{n+1}	T
0		0	0
0		1	1
1		0	1
1		1	0

- 根据二进制状态表和触发器激励表，求激励函数和输出函数的最简表达式，一般分为两步：
  - 首先，列出激励函数和输出函数真值表；
  - 然后，画出激励函数和输出函数卡诺图，化简后写出最简表达式。

- 例5.10：用J-K触发器和适当的逻辑门，实现表5.21所示二进制状态表的功能。
- 解：
  - 首先，根据二进制状态表（表5.21）和J-K触发器激励表（表5.19），列出激励函数和输出函数真值表（表5.22）。

表 5.21　二进制状态表

现态 y_2	现态 y_1	次态 $y_2^{n+1}y_1^{n+1}$/输出 Z x=0	次态 $y_2^{n+1}y_1^{n+1}$/输出 Z x=1
0	0	11/0	01/0
0	1	00/0	00/1
1	1	00/1	10/1
1	0	01/0	11/0

表 5.19　J-K 触发器激励表

Q	→	Q^{n+1}	J	K
0	→	0	0	d
0	→	1	1	d
1	→	0	d	1
1	→	1	d	0

$y_2 = 0 \to y_2^{n+1} = 1$，要求：JK=1 d
$y_1 = 0 \to y_1^{n+1} = 1$，要求：JK=1 d

$y_2 = 1 \to y_2^{n+1} = 1$，要求：JK=d 0
$y_1 = 1 \to y_1^{n+1} = 0$，要求：JK=d 1

表 5.22　激励函数和输出函数真值表

输入和现态 x	y_2	y_1	激励函数 J_2	K_2	J_1	K_1	输出函数 Z
0	0	0	1	d	1	d	0
0	0	1	0	d	d	1	0
0	1	0	d	1	1	d	0
0	1	1	d	1	d	1	1
1	0	0	0	d	1	d	0
1	0	1	0	d	d	1	1
1	1	0	d	0	1	d	0
1	1	1	d	0	d	1	1

– 其次，由真值表（表5.22），作出激励函数和输出函数的卡诺图（图5.29）。

表 5.22　激励函数和输出函数真值表

输入和现态			激励函数				输出函数
x	y_2	y_1	J_2	K_2	J_1	K_1	Z
0	0	0	1	d	1	d	0
0	0	1	0	d	d	1	0
0	1	0	d	1	1	d	0
0	1	1	d	1	d	1	1
1	0	0	0	d	1	d	0
1	0	1	0	d	d	1	1
1	1	0	d	0	1	d	0
1	1	1	d	0	d	1	1




图 5.29　激励函数和输出函数卡诺图

– 根据卡诺图，得到化简后的公式：

- $J_2 = /x \cdot /y_1$　　$K_2 = /x$　　$J_1 = 1$　　$K_1 = 1$　　$Z = y_2 \cdot y_1 + x \cdot y_1 = (y_2 + x) \cdot y_1$

– 对应的逻辑电路如图5.30所示。




图 5.30　逻辑电路

– 现要求采用D触发器作为存储元件，实现表5.21所示二进制状态表的功能。

– 首先，根据二进制状态表（表5.21）和D触发器激励表（表5.18），可以直接作出激励函数的卡诺图（图5.31）。

表 5.21　二进制状态表

现态 y_2	现态 y_1	次态 $y_2^{n+1}y_1^{n+1}$/输出 Z	
		x=0	x=1
0	0	11/0	01/0
0	1	00/0	00/1
1	1	00/1	10/1
1	0	01/0	11/0

表 5.18　D 触发器激励表

Q	→	Q^{n+1}	D
0		0	0
0		1	1
1		0	0
1		1	1




图 5.31　采用 D 触发器的激励函数卡诺图

– 根据卡诺图，得到化简后的公式：

- $D_2 = /x \cdot /y_2 \cdot /y_1 + x \cdot y_2 = (x + y_2 + y_1) + x \cdot y_2$　　$D_1 = /y_1$　　$Z = y_2 \cdot y_1 + x \cdot y_1 = (y_2 + x) \cdot y_1$

– 对应的逻辑电路如图5.32所示。




图 5.32　采用 D 触发器的逻辑电路

– 此外，激励函数也可以根据二进制状态表和触发器的次态方程确定。具体步骤如下：

– J-K触发器的次态方程为：$Q^{n+1}=J\cdot\overline{Q}+\overline{K}\cdot Q$。


– 首先，根据二进制状态表（表5.21）作出次态卡诺图（右下角），得到次态函数表达式：
  - $y_2^{n+1} = /x\cdot/y_2\cdot/y_1 + x\cdot y_2 = /x\cdot/y_1\cdot/y_2 + //x\cdot y_2$
  - $y_1^{n+1} = /y_1 = 1\cdot/y_1 + /1\cdot y_1$

– 然后，将次态函数表达式与触发器的次态方程相比较，得到激励函数表达式：
  - $J_2 = /x\cdot/y_1$　　$K_2 = /x$
  - $J_1 = 1$　　$K_1 = 1$

– 可见，这种方法与采用触发器激励表的方法，得到的激励函数表达式完全一样。


表 5.21　二进制状态表

现态 y_2	现态 y_1	次态 $y_2^{n+1}y_1^{n+1}$/输出 Z	
		x=0	x=1
0	0	11/0	01/0
0	1	00/0	00/1
1	1	00/1	10/1
1	0	01/0	11/0



y_2^{n+1}

次态卡诺图



y_1^{n+1}

• 5.3.3 不完全确定同步时序逻辑电路设计

– 不完全确定同步时序逻辑电路存在不确定的次态或输出，设计中应充分利用不确定次态和输出的随意性，使电路更简单。

– 1、形成原始状态图和原始状态表

• 例5.11：设计一个用于引爆控制的同步时序逻辑电路。该电路有一个输入端x和一个输出端Z。平时输入x始终为0，一旦需要引爆，则从x端连续输入4个“1”（不被“0”间断）。电路收到第4个“1”后，在输出端产生一个“1”信号点火引爆，该电路连同引爆装置一起被炸毁。试建立该电路的Mealy型状态图和状态表。

• 解：

– 该电路实际上是一个“1111”序列检测器。该电路有两个约束条件：（1）一旦输入出现1，则一定是连续的4个“1”；（2）输出端产生“1”后，电路自毁，此时不再存在次态问题。

– 因此，可以得到该电路的原始状态图（也称不完全确定原始状态图）和原始状态表（也称不完全确定原始状态表）。

D状态时，输入x=1的情况，此时输出Z=1，并且电路将自毁，因此用d表示次态可以是任意




图 5.33 原始状态图

B、C、D状态时，因为不可能出现输入x=0的情况，因此用d表示次态可以是任意，0/d表示输出可以是任意

表 5.23 原始状态表

现 态	次态/输出	
	x=0	x=1
A	A/0	B/0
B	d/d	C/0
C	d/d	D/0
D	d/d	d/1

– 2、不完全确定状态表的化简

- 不完全确定状态表的化简是建立在相容状态基础上的。
- （1）相容状态和相容类

①相容状态

» 定义：假设状态S_i和S_j是不完全确定状态表中的两个状态，如果对于所有的有效输入序列，分别从S_i和S_j出发，所得到的确定输出序列（不确定的位除外）是完全相同的，则状态S_i和S_j是相容的，或称状态S_i和S_j是“相容对”，记作(S_i,S_j)。

» 判断方法：假定S_i和S_j是不完全确定原始状态表中的两个现态，则S_i和S_j相容的条件可归纳为在一位输入的各种取值组合下，满足如下两条：

- 第一，输出完全相同，或者其中的一个（或两个）输出不确定。
- 第二，它们的次态属于下列情况之一：
  a) 次态相同；
  b) 次态交错或为各自的现态；
  c) 次态循环或为相容对；
  d) 其中一个（或两个）为不确定状态。

» 相容状态不具有传递性，即不能由“S_1和S_2是相容的，S_2和S_3是相容”，推断出“S_1和S_3也是相容的”。

② 相容类

» 所谓相容类是指由若干彼此相容的状态构成的集合。在一个相容类中，任意两个状态都是相容的。例如，若有相容对(S_1,S_2)、(S_2,S_3)和(S_1,S_3)，则可构成相容类：$\{S_1,S_2,S_3\}$。

③ 最大相容类

» 若一个相容类不是其他相容类的子集，则该相容类称为最大相容类。

» 由于相容状态无传递性，因此，同一原始状态表的各最大相容类之间可能存在相同状态，即同一状态可能出现在不同的最大相容类中。

• （2）不完全确定状态表的化简

– 不完全确定状态表的化简过程如图5.34所示（4步）：

① 作隐含表，寻找相容状态对。

② 利用状态合并图，求出最大相容类。

- 图5.35为典型状态合并图，分别包含3个、4个、5个状态的最大相容类。

③ 利用闭覆盖表，求最小闭覆盖。

- 同时具备最小、闭合、覆盖3个条件的相容类集合称为最小闭覆盖。

④ 状态合并，作出最小化状态表（最简状态表）。




图 5.34 不完全确定状态表的化简过程




图 5.35 典型状态合并图

- 例5.12：化简表5.24所示的原始状态表。

表 5.24　原始状态表

现态	次态/输出	
	x=0	x=1
A	d/d	A/d
B	B/0	C/1
C	d/1	D/0
D	B/d	d/d
E	C/1	A/0

- 解：
  - （1）作隐含表（表5.36），寻找相容状态对。
    - 由表5.36可知有7个相容状态对：(A,B)、(A,C)、(A,D)、(A,E)、(B,D)、(C,D)、(C,E)。
  - （2）作状态合并图（图5.37），找出最大相容类。
    - 图5.37中的7条线对应7个相容状态对。由图5.37得到3个最大相容类：{A,B,D}、{A,C,D}、{A,C,E}（对应图5.37中的3个三角形）。
  - （3）作闭覆盖表（表5.25），求最小闭覆盖。
    - 由表5.25可知，最小闭覆盖由2个最大相容类{A,B,D}、{A,C,E}组成。
  - （4）状态合并，作出最小化状态表（最简状态表）。
    - 假设分别用a、b表示2个最大相容类{A,B,D}、{A,C,E}，则得到最小化状态表（最简状态表，表5.26）。

最大相容类{A,C,D}可以去掉，因为最大相容类{A,B,D}、{A,C,E}已经包含了5个状态（覆盖），并且{A,C,D}的闭合（B、AD）包含在{A,B,D}、{A,C,E}中

B	AC			
C	AD	×		
D	√	√	√	
E	√	×	AD	BC
	A	B	C	D

图 5.36　隐含表




图 5.37　状态合并图

表 5.25　闭覆盖表

最大相容类	覆盖					闭合	
	A	B	C	D	E	x=0	x=1
ABD	A	B		D		B	AC
ACD	A		C	D		B	AD
ACE	A		C		E	C	AD

表 5.26　最小化状态表

现态	次态/输出	
	x=0	x=1
a	a/0	b/1
b	b/1	a/0

- 例5.13：化简表5.27所示的原始状态表。

表 5.27　原始状态表

现态	次态/输出	
	x=0	x=1
A	D/d	A/0
B	E/0	A/d
C	D/0	B/0
D	C/d	C/d
E	d/1	B /d

- 解：
  - （1）作隐含表（表5.38），寻找相容状态对。
    - 由表5.38可知有7个相容状态对：(A,B)、(A,C)、(A,D)、(A,E)、(B,C)、(C,D)、(D,E)。
  - （2）作状态合并图（图5.39），找出最大相容类。
    - 图5.39中的7条线对应7个相容状态对。由图5.39得到3个最大相容类：{A,B,C}、{A,C,D}、{A,D,E}（对应图5.39中的3个三角形）。
  - （3）作闭覆盖表（表5.28），求最小闭覆盖。
    - 由表5.28可知，最小闭覆盖由3个最大相容类{A,B,C}、{A,C,D}、{A,D,E}组成。
  - （4）状态合并，作出最小化状态表。
    - 假设分别用a、b、c表示3个最大相容类{A,B,C}、{A,C,D}、{A,D,E}，则得到最小化状态表（表5.29）。




图 5.38　隐含表




图 5.39　状态合并图

表 5.28　闭覆盖表

最大相容类	覆盖					闭合	
	A	B	C	D	E	x=0	x=1
ABC	A	B	C			DE	AB
ACD	A		C	D		CD	ABC
ADE	A			D	E	CD	ABC

表 5.29　最小化状态表

现态	次态/输出	
	x=0	x=1
a	c/0	a/0
b	b/0	a/0
c	b/1	a/0

– 表5.29所示的最小化状态表并不是最简状态表。

– 可以选择{A,B,C}、{D,E}作为最小闭覆盖，得到表5.30的闭覆盖表。

– 假设分别用a、b表示相容类{A,B,C}、{D,E}，可以得到表5.31的最小化状态表（最简状态表）。

– 显然，表5.31比表5.29简单一些。

表 5.30　闭覆盖表

最大相容类	覆盖					闭合	
	A	B	C	D	E	x=0	x=1
ABC	A	B	C			DE	AB
DE				D	E	C	BC

表 5.31　最小化状态表

现态	次态/输出	
	x=0	x=1
a	b/0	a/0
b	a/1	a/d

表 5.27　原始状态表

现态	次态/输出	
	x=0	x=1
A	D/d	A/0
B	E/0	A/d
C	D/0	B/0
D	C/d	C/d
E	d/1	B /d

表 5.28　闭覆盖表

最大相容类	覆盖					闭合	
	A	B	C	D	E	x=0	x=1
ABC	A	B	C			DE	AB
ACD	A		C	D		CD	ABC
ADE	A			D	E	CD	ABC

表 5.29　最小化状态表

现态	次态/输出	
	x=0	x=1
a	c/0	a/0
b	b/0	a/0
c	b/1	a/0

• 5.3.4 同步时序逻辑电路设计举例

– 例5.14：用T触发器作为存储单元，设计一个2位二进制减1计数器。电路的工作状态受输入信号x控制，当x=0时，电路状态不变；当x=1时，在时钟脉冲作用下进行减1计数。计数器有一个输出端Z，当产生借位时，Z=1；否则，Z=0。

– 解：

• （1）作出状态图和状态表。

– 因为是2位二进制减1计数器，因此用y_2、y_1表示状态变量。状态图如图5.40所示，状态表如表5.32所示。




图 5.40　状态图

表 5.32　状态表

现态 y_2	现态 y_1	次态 $y_2^{n+1}y_1^{n+1}$/输出 Z	
		x=0	x=1
0	0	00/0	11/1
0	1	01/0	00/0
1	1	11/0	10/0
1	0	10/0	01/0

状态图的起点为现态（4个圆圈），终点为次态（4个圆圈），连线上的信号为输入/输出（x/Z）

状态表的输入为现态（y_2、y_1）和电路的输入（x），输出为次态（y_2^{n+1}、y_1^{n+1}）和电路的输出Z

- （2）确定激励函数和输出函数，并化简。
  - 根据状态表（表5.32），以及T触发器的激励表（表5.20），可以画出激励函数和输出函数的卡诺图（图5.41）。
  - 根据卡诺图，得到化简后的公式： $T_2=x\cdot/y_1$　　$T_1=x$　　$Z=x\cdot/y_2\cdot/y_1$

x=0时：
次态=现态，因此，T_1=0、T_2=0




图 5.41　激励函数和输出函数卡诺图

x=1时：
现态=00，次态=11，因此，T_1=1、T_2=1
现态=01，次态=00，因此，T_1=0、T_2=1
现态=11，次态=10，因此，T_1=0、T_2=1
现态=10，次态=01，因此，T_1=1、T_2=1

x=0时：输出Z分别为0、0、0、0
x=1时：输出Z分别为1、0、0、0

表 5.32　状态表

现态 y_2	现态 y_1	次态 $y_2^{n+1}y_1^{n+1}$/输出 Z, x=0	次态 $y_2^{n+1}y_1^{n+1}$/输出 Z, x=1
0	0	00/0	11/1
0	1	01/0	00/0
1	1	11/0	10/0
1	0	10/0	01/0

表 5.20　T 触发器激励表

Q	→	Q^{n+1}	T
0		0	0
0		1	1
1		0	1
1		1	0

- （3）画出逻辑电路图（图5.42）。




图 5.42　逻辑电路

– 例5.15：设计一个2位串行输入、并行输出双向移位寄存器。该寄存器有x_1和x_2两个输入端，其中x_2为控制端，用于控制移位方向，x_1为数据输入端。当x_2=0时，x_1往寄存器高位串行送数，寄存器中的数据从高位移向低位；当x_2=1时，x_1往寄存器低位串行送数，寄存器中的数据从低位移向高位。寄存器的输出为触发器状态本身。

– 解：

• （1）作出状态图和状态表。

– 因为是2位移位寄存器，因此用y_2、y_1表示状态变量。状态图如图5.43所示，二进制状态表如表5.33所示。




图 5.43　状态图



表 5.33　二进制状态表

现态 y_2	现态 y_1	次态 $y_2^{n+1}y_1^{n+1}$ $x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
0	0	0 0	1 0	0 1	0 0
0	1	0 0	1 0	1 1	1 0
1	1	0 1	1 1	1 1	1 0
1	0	0 1	1 1	0 1	0 0

x_2x_1=00：x_2=0，左移，移入的数据x_1=0，因此：
现态=00，次态=00
现态=01，次态=00
现态=11，次态=01
现态=10，次态=01

x_2x_1=01：x_2=0，左移，移入的数据x_1=1，因此：
现态=00，次态=10
现态=01，次态=10
现态=11，次态=11
现态=10，次态=11

x_2x_1=10：x_2=0，右移，移入的数据x_1=0，因此：
现态=00，次态=00
现态=01，次态=10
现态=11，次态=10
现态=10，次态=00

x_2x_1=11：x_2=1，右移，移入的数据x_1=1，因此：
现态=00，次态=01
现态=01，次态=11
现态=11，次态=11
现态=10，次态=01

状态图的起点为现态（4个圆圈），终点为次态（4个圆圈），连线上的信号为输入（x_2、x_1）

状态表的输入为现态（y_2、y_1）和电路的输入（x_2、x_1），输出为次态（y_2^{n+1}、y_1^{n+1}）

- （2）确定激励函数和输出函数，并化简。
  - 采用D触发器作为存储元件，根据二进制状态表（表5.33），以及D触发器的激励表（表5.18），可以画出激励函数的卡诺图（图5.44）。
  - 根据卡诺图，得到化简后的公式： $D_2=/x_2 \cdot x_1+x_2 \cdot y_1$　　$D_1=/x_2 \cdot y_2+x_2 \cdot x_1$

因为D触发器的次态=激励，因此卡诺图中的1、2、3、4列，对应表5.33中的第3、5、7、9列

因为D触发器的次态=激励，因此卡诺图中的1、2、3、4列，对应表5.33中的第4、6、8、10列




图 5.44　卡诺图

表 5.33　二进制状态表

现态 y_2	现态 y_1	次态 $y_2^{n+1}y_1^{n+1}$ $x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
0	0	0 0	1 0	0 1	0 0
0	1	0 0	1 0	1 1	1 0
1	1	0 1	1 1	1 1	1 0
1	0	0 1	1 1	0 1	0 0

表 5.18　D 触发器激励表

Q → Q^{n+1}		D
0	0	0
0	1	1
1	0	0
1	1	1

- （3）画出逻辑电路图（图5.45）。




图 5.45　逻辑电路图

– 例5.16：用J-K触发器作为存储单元，设计一个“101”序列检测器。假设该电路有一个输入x和一个输出Z，当随机输入信号中出现“101”序列时，输出一个“1”信号。典型输入/输出序列如下：

输入 x	0	0	1	0	1	0	1	1	0	1	0	0
输出 Z	0	0	0	0	1	0	1	0	0	1	0	0

– 解：

- 假设用Moore型电路实现给定功能。

- （1）作出状态图和状态表。设初始状态为A，根据题目要求，可以得到状态图如图5.46所示，状态表如表5.34所示。




图 5.46　状态图

表 5.34　状态表

现　态	次　态		输　出
	x=0	x=1	Z
A	A	B	0
B	C	B	0
C	A	D	0
D	C	B	1

状态图的起点为现态（4个圆圈，圆圈中的值为状态和输出Z，状态/Z），终点为次态（4个圆圈），连线上的信号为输入（x）

状态表的输入为现态（A、B、C、D）和电路的输入（x），输出为次态（A、B、C、D）和电路的输出Z

- （2）状态化简。表5.34已经是最小化状态表（最简状态表）。

- （3）状态编码。因为有4个状态，采用2位二进制数进行编码（y_2、y_1），需要2个触发器。编码方案如图5.47所示。相应的二进制状态表如表5.35所示。




图 5.47　状态编码方案


表 5.35　二进制状态表


现态		次态 $y_2^{n+1}y_1^{n+1}$		输出
y_2	y_1	x=0	x=1	Z
0	0	0 0	0 1	0
0	1	1 0	0 1	0
1	0	0 0	1 1	0
1	1	1 0	0 1	1

表 5.19　J-K 触发器激励表

Q → Q^{n+1}	J	K
0 0	0	d
0 1	1	d
1 0	d	1
1 1	d	0

- （4）确定激励函数和输出函数。根据二进制状态表（表5.35），以及J-K触发器的激励表（表5.19），可以得到激励函数和输出函数的真值表（表5.36）。根据真值表，画出卡诺图，然后得到化简后的激励函数和输出函数：
  - J_2=/x·y_1　　K_2=/x·/y_1+/x·y_1 =/x⊕y_1
  - J_1=x　　K_1=/x
  - Z=y_2·y_1





- （5）画出逻辑电路图（图5.48）。







图 5.48　逻辑电路

表 5.36　激励函数和输出函数真值表

输入	现态		次态		激励函数				输出
x	y_2	y_1	y_2^{n+1}	y_1^{n+1}	J_2	K_2	J_1	K_1	Z
0	0	0	0	0	0	d	0	d	0
0	0	1	1	0	1	d	d	1	0
0	1	0	0	0	d	1	0	d	0
0	1	1	1	0	d	0	d	1	1
1	0	0	0	1	0	d	1	d	0
1	0	1	0	1	0	d	d	0	0
1	1	0	1	1	d	0	1	d	0
1	1	1	0	1	d	1	d	0	1







– 例5.17：设计一个串行输入3位二进制码的奇偶检测器。该电路从输入端x串行输入二进制代码，每3位为一组，当3位代码中含1的个数为偶数时，输出Z=1，平时Z=0。

– 解：

- 假设采用Mealy型电路实现给定的功能。

- （1）建立原始状态图和原始状态表。设初始状态为A，根据题目要求，可以得到原始状态图如图5.49所示（注：000也表示偶数个1），原始状态表如表5.37所示，共有7个不同状态。

- （2）状态化简。用隐含表法化简，得到表5.38的最小化状态表（最简状态表），由7个状态简化为5个状态。




图 5.49　原始状态图

表 5.37　原始状态表

现　态	次态/输出	
	x=0	x=1
A	B/0	C/0
B	D/0	E/0
C	F/0	G/0
D	A/1	A/0
E	A/0	A/1
F	A/0	A/1
G	A/1	A/0

表 5.38　最小化状态表

现　态	次态/输出	
	x=0	x=1
A	B/0	C/0
B	D/0	E/0
C	E/0	D/0
D	A/1	A/0
E	A/0	A/1

状态图的起点为现态（7个圆圈），终点为次态（7个圆圈），连线上的信号为输入/输出（x/Z）

状态表的输入为现态（A、B、C、D、E、F、G）和电路的输入（x），输出为次态（A、B、C、D、E、F、G）和电路的输出Z

- （3）状态编码。因为有5个状态，采用3位二进制数进行编码（y_3、y_2、y_1），需要3个触发器。编码方案如图5.50所示。相应的二进制状态表如表5.39所示。




图 5.50　状态分配方案

表 5.39　二进制状态表

y_3	y_2	y_1	$y_3^{n+1}y_2^{n+1}y_1^{n+1}/Z$	
			x=0	x=1
0	0	0	010/0	110/0
0	1	0	100/0	101/0
1	1	0	101/0	100/0
1	0	0	000/1	000/0
1	0	1	000/0	000/1

- （4）确定激励函数和输出函数。假设采用D触发器作为存储元件，根据状态表（表5.39），以及D触发器的激励表（表5.18），可以得到激励函数和输出函数的卡诺图（图5.51）。根据卡诺图，得到化简后的激励函数和输出函数：
  - $D_3=x\cdot/y_3+y_2$　　$D_2=/y_3\cdot/y_2=/(y_3+y_2)$　　$D_1=/x\cdot y_3\cdot y_2+x\cdot/y_3\cdot y_2=(x\oplus y_3)\cdot y_2$
  - $Z=x\cdot y_1+/x\cdot y_3\cdot/y_2\cdot/y_1$

表 5.18　D 触发器激励表

Q → Q^{n+1}		D
0	0	0
0	1	1
1	0	0
1	1	1




图 5.51　卡诺图

- （5）讨论。因为采用3位二进制数进行编码，共有8个状态，实际使用了5个状态，存在3个无效状态（001、011、111）。需要考虑两个问题：
  - ①电路偶然进入无效状态时，能否在输入信号和时钟脉冲作用下，自动进入有效状态？如果能够进入有效状态，则称为具有自恢复功能；否则称为“挂起”。
  - ②电路进入无效状态时，会不会输出错误的结果。针对本例，电路进入无效状态时，如果输出Z=1，则表示产生了错误的结果，这是不允许的。
  - 解决方法：
    - 建立无效状态检查表（表5.40）。这里有3个无效状态，每个状态又有x=0、x=1两种情况，共8种情况，见表5.40中的第1至4列。
    - 根据前面得到的公式（$D_3=x\cdot/y_3+y_2$；$D_2=/y_3\cdot/y_2=/(y_3+y_2)$；$D_1=/x\cdot y_3\cdot y_2+x\cdot/y_3\cdot y_2=(x\oplus y_3)\cdot y_2$），计算8种情况的激励函数值（$D_3$、$D_2$、$D_1$），见表5.40中第5至7列。
    - 根据D触发器的激励表，得到8种情况的次态值（y_3^{n+1}、y_2^{n+1}、y_1^{n+1}），见表5.40中第8至10列。
    - 根据前面得到的公式（$Z=x\cdot y_1+/x\cdot y_3\cdot/y_2\cdot/y_1$），计算8种情况的输出值Z，见表5.40最后1列。

表 5.40　无效状态检查表

输入	现态			激励函数			次态			输出
x	y_3	y_2	y_1	D_3	D_2	D_1	y_3^{n+1}	y_2^{n+1}	y_1^{n+1}	Z
0	0	0	1	0	1	0	0	1	0	0
0	0	1	1	1	0	0	1	0	0	0
0	1	1	1	1	0	1	1	0	1	0
1	0	0	1	1	1	0	1	1	0	1
1	0	1	1	1	0	1	1	0	1	1
1	1	1	1	1	0	0	1	0	0	1

表 5.18　D 触发器激励表


Q → Q^{n+1}		D
0	0	0
0	1	1
1	0	0
1	1	1

– 根据表5.39和表5.40，得到包括无效状态的状态图（图5.52），可知无效状态不会产生“挂起”现象：
  - 001无效状态会转移到010或110有效状态。
  - 011无效状态会转移到100或101有效状态。
  - 111无效状态会转移到100或101有效状态。

– 但是，无效状态会导致输出Z=1（见表5.40最后3行）。

– 解决办法：将输出Z的卡诺图中所有的d置为0，得到右边的卡诺图。

– 根据右边的卡诺图，得到：$Z=/x\cdot y_3\cdot/y_2\cdot/y_1 + x\cdot y_3\cdot/y_2\cdot y_1 = /(/y_3+y_2+(x\oplus y_1))$。



- （6）画出逻辑电路（如图5.53所示）。

表 5.39　二进制状态表

y_3 y_2 y_1	$y_3^{n+1}y_2^{n+1}y_1^{n+1}/Z$	
	x=0	x=1
0 0 0	010/0	110/0
0 1 0	100/0	101/0
1 1 0	101/0	100/0
1 0 0	000/1	000/0
1 0 1	000/0	000/1

表 5.40　无效状态检查表

输入	现态			激励函数			次态			输出
x	y_3	y_2	y_1	D_3	D_2	D_1	y_3^{n+1}	y_2^{n+1}	y_1^{n+1}	Z
0	0	0	1	0	1	0	0	1	0	0
0	0	1	1	1	0	0	1	0	0	0
0	1	1	1	1	0	1	1	0	1	0
1	0	0	1	1	1	0	1	1	0	1
1	0	1	1	1	0	1	1	0	1	1
1	1	1	1	1	0	0	1	0	0	1




图 5.52　方案检查状态图




图 5.53　逻辑电路

本章小结

- 时序逻辑电路在任何时刻产生的稳定输出，不仅与该时刻电路的输入有关，而且与过去的输入值有关。组合逻辑电路在任何时刻产生的稳定输出，仅与该时刻电路的输入有关，而与过去的输入值无关。

- 时序逻辑电路的一般结构（包括：组合电路和存储电路）。

x：输入
Z：输出
y：现态；y^{n+1}：次态
Y：激励
CP：时钟脉冲信号




图 5.1 时序逻辑电路的一般结构




图 5.4 同步时序逻辑电路中两种模型的结构框图

- 时序逻辑电路的特征：
  ① 电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；
  ② 电路中包含反馈回路，通过反馈使电路功能与“时序”相关；
  ③ 电路的输出由电路当时的输入和状态（对过去输入记忆的结果）共同决定。

- 时序逻辑电路的分类：
  – 同步时序逻辑电路（第5章）和异步时序逻辑电路（第6章）。
  – Mealy型时序逻辑电路（电路的输出是电路输入和电路状态的函数）和Moore型时序逻辑电路（电路的输出仅仅是电路状态的函数）。
  – 脉冲型（输入信号是脉冲信号）和电平型（输入信号是电平信号）。

- 时序逻辑电路的描述方式：逻辑函数表达式（激励函数、输出函数、次态函数）、状态表、状态图、时间图（时序图）。组合逻辑电路的描述方式：逻辑函数表达式（输出函数）、真值表、卡诺图。

表 5.1　Mealy 型电路状态表格式

现　态	次态/输出		
		输入 x	
y		y^{n+1}/Z	

表 5.2　Moore 型电路状态表格式

现　态	次　态		输　出
		输入 x	
y		y^{n+1}	Z




图 5.6　Mealy 型和 Moore 型电路的状态图形式




图 5.10　时间图

- 同步时序逻辑电路分析方法：表格法、代数法。

- 表格分析法的一般步骤：
  ① 根据给定的同步时序逻辑电路，写出输出函数和激励函数表达式。
  ② 列出电路次态真值表。根据输入和现态在各种取值下的激励函数值，以及触发器的功能表，确定电路的相应次态，它反映了电路在不同时刻和不同输入下的状态转移关系。
  ③ 根据次态真值表和输出函数表达式，作出给定电路的状态表和状态图。
  ④ 拟定一典型输入序列，画出时间图，并用文字描述电路的逻辑功能。

- 代数分析法的一般步骤：
  ① 根据给定的同步时序逻辑电路，写出输出函数和激励函数表达式。
  ② 把激励函数表达式代入触发器的次态方程，导出电路的次态方程组。
  ③ 根据次态方程组和输出函数表达式，作出给定电路的状态表和状态图。
  ④ 拟定一典型输入序列，画出时间图，并用文字描述电路的逻辑功能。

- 同步时序逻辑电路设计的一般步骤（6步）：
  - 1、形成原始状态图和原始状态表
    - 有一些状态图和状态表，对于所设立的每一个状态，在不同输入取值下，都有确定的次态和输出，这类状态图和状态表称为完全确定状态图和状态表，所描述的电路称为完全确定同步时序逻辑电路。
    - 还有一些状态图和状态表，存在某些状态，它们在某些输入取值下的次态或输出是随意的（不确定的），这类状态图和状态表称为不完全确定状态图和状态表，所描述的电路称为不完全确定同步时序逻辑电路。
  - 2、状态化简
    - 状态化简是从原始状态表中消去多余的状态，得到一个既能正确描述给定的逻辑功能，又能使所包含的状态数目达到最少的状态表，这种状态表称为最简状态表或最小化状态表。
  - 3、状态编码
    - 状态编码是用二进制代码表示最简状态表中的状态。状态编码也称为状态分配，或者状态赋值。
  - 4、确定触发器数目和类型
    - 触发器数目由状态编码的位数（二进制代码的位数）确定。触发器类型如果设计要求中没有具体要求，可以根据设计要求灵活确定。
  - 5、确定激励函数和输出函数表达式
    - 根据状态编码后的二进制状态表，以及所选触发器的激励表，求出激励函数和输出函数的逻辑表达式，并进行化简。
  - 6、画出逻辑电路图
    - 首先，根据触发器数目和类型，实现存储电路部分（触发器）；然后，根据激励函数和输出函数的最简逻辑表达式，选择合适的逻辑门，实现组合逻辑部分。

- 完全确定同步时序逻辑电路设计：
  - 1、形成原始状态图和原始状态表
    - 包括：确定电路模型（Mealy型，Moore型）、设立初始状态、根据需要记忆的信息增加新的状态、确定各时刻电路的输出。
  - 2、状态化简
    - 状态化简的目的是：从原始状态表中消去多余的状态，得到一个既能正确描述给定的逻辑功能，又能使所包含的状态数目达到最少的状态表。
    - 通常是利用隐含表进行状态化简（4步，图5.25），得到最小化状态表（最简状态表）。几个概念：等效状态、等效类、最大等效类。




图 5.25　状态化简的一般步骤

  - 3、状态编码
    - 状态编码的目的是：在选择状态编码时，尽可能有利于激励函数和输出函数的化简，并且将初始状态分配为“0”状态。
    - 通常是采用相邻编码法（有3条原则）进行状态编码，得到二进制状态表。
  - 4、确定激励函数和输出函数，并画出逻辑电路图
    - 方法一：根据二进制状态表和触发器激励表，列出激励函数和输出函数真值表；根据真值表，画出激励函数和输出函数卡诺图；根据卡诺图，化简得到激励函数和输出函数的逻辑表达式。
    - 方法二：根据二进制状态表，作出次态卡诺图和输出卡诺图；根据卡诺图，化简得到次态函数逻辑表达式和输出函数逻辑表达式；将次态函数逻辑表达式与触发器的次态方程相比较，得到激励函数的逻辑表达式。

- 不完全确定同步时序逻辑电路设计（不完全确定同步时序逻辑电路存在不确定的次态或输出，设计中应充分利用不确定次态和输出的随意性，使电路更简单）：
  - 1、形成原始状态图和原始状态表（也称不完全确定原始状态图和不完全确定原始状态表）
  - 2、不完全确定状态表的化简
    - 不完全确定状态表的化简是建立在相容状态基础上的。几个概念：相容状态、相容类、最大相容类。
    - 不完全确定状态表的化简过程（4步，图5.34）：




图 5.34　不完全确定状态表的化简过程

- 无效状态：
  - 例如采用3位二进制数进行编码，共有8个状态，实际使用了5个状态，存在3个无效状态（001、011、111）。
  - 带来的问题：
    ① 电路偶然进入无效状态时，能否在输入信号和时钟脉冲作用下，自动进入有效状态？如果能够进入有效状态，则称为具有自恢复功能；否则称为“挂起”。
    ② 电路进入无效状态时，会不会输出错误的结果。如果产生了错误的结果，这是不允许的。
  - 解决方法：
    ① 建立无效状态表，画出包含无效状态的状态图，检测无效状态不会产生“挂起”现象。
    ② 修改输出函数公式，确保在无效状态时，不出现错误输出现象。

习题（P151–P153）

- 5.2
- 5.3
- 5.4
- 5.6
- 5.7
- 5.8
- 5.12
- 5.15

习题（P151-P153）

5.1　简述时序逻辑电路与组合逻辑电路的主要区别。

习题（P151-P153）

5.2　作出与表 5.41 所示状态表对应的状态图。

表 5.41　状态表

现　态	次态 $y_2^{n+1}y_1^{n+1}$/输出 Z			
	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$
A	B/0	B/0	A/1	B/0
B	B/0	C/1	A/0	D/1
C	C/0	B/0	D/0	A/0
D	A/0	A/1	C/0	C/0

习题（P151–P153）

5.3　已知状态图如图 5.54 所示，输入序列为 x＝11010010，设初始状态为 A，求状态和输出响应序列。




图 5.54　状态图

习题（P151-P153）

5.4　分析图 5.55 所示逻辑电路。假定电路初始状态为“00”，说明该电路逻辑功能。




图 5.55　逻辑电路

习题（P151-P153）

5.5　分析图 5.56 所示逻辑电路，说明该电路功能。




图 5.56　逻辑电路

习题（P151-P153）

5.6　分析图 5.57 所示逻辑电路，说明该电路功能。




图 5.57　逻辑电路

习题（P151-P153）

5.7　作出“0101”序列检测器的 Mealy 型状态图和 Moore 型状态图。典型输入/输出序列如下。

输入 x	1	1	0	1	0	1	0	1	0	0	1	1
输出 Z	0	0	0	0	0	1	0	1	0	0	0	0

习题（P151-P153）

5.8　设计一个代码检测器，该电路从输入端 x 串行输入余 3 码（先低位后高位），当出现非法数字时，电路输出 Z 为 1，否则输出为 0。试作出 Mealy 型状态图。

习题（P151–P153）

5.9　化简表 5.42 所示原始状态表。

表 5.42　状态表

现　态	次态/输出	
	x=0	x=1
A	B/0	C/0
B	A/0	F/0
C	F/0	G/0
D	A/0	C/0
E	A/0	A/1
F	C/0	E/0
G	A/0	B/1

习题（P151-P153）

5.10　化简表 5.43 所示不完全确定原始状态表。

表 5.43　状态表

现　态	次态/输出	
	x=0	x=1
A	D/d	C/0
B	A/1	E/d
C	d/d	E/1
D	A/0	C/0
E	B/1	C/d

习题（P151-P153）

5.11　按照相邻法编码原则对表 5.44 进行状态编码。

表 5.44　状态表

现　态	次态/输出	
	x=0	x=1
A	A/0	B/0
B	C/0	B/0
C	D/1	C/0
D	B/1	A/0

习题（P151-P153）

5.12　分别用 D、T、J-K 触发器作为同步时序逻辑电路的存储元件，实现表 5.45 所示二进制状态表的功能。试写出激励函数和输出函数表达式，比较采用哪种触发器可使电路最简。

表 5.45　状态表

现　态		次态 $y_2^{n+1}y_1^{n+1}$/输出 Z	
y_2	y_1	x=0	x=1
0	0	01/0	10/0
0	1	11/0	10/0
1	1	10/1	01/0
1	0	00/1	11/1

习题（P151-P153）

5.13　已知某同步时序逻辑电路的激励函数和输出函数表达式为

$$D_2 = \bar{x}y_2 + xy_2\bar{y}_1$$

$$D_1 = \bar{x}y_2 + y_2\bar{y}_1 + x\bar{y}_2y_1$$

$$Z = y_2$$

试求出改用 J-K 触发器作为存储元件的最简电路。

习题（P151-P153）

5.14　设计一个能对两个二进制数 $X=x_1x_2\cdots x_n$ 和 $Y=y_1y_2\cdots y_n$ 进行比较的同步时序逻辑电路，其中，X、Y 串行地输入到电路的 x、y 输入端。比较从 x_1、y_1 开始，依次进行到 x_n、y_n。电路有两个输出 Z_x 和 Z_y，若比较结果 $X>Y$，则 Z_x 为 1，Z_y 为 0；若 $X<Y$，则 Z_x 为 0，Z_y 为 1；若 $X=Y$，则 Z_x 和 Z_y 都为 1。要求用尽可能少的状态数作出状态图和状态表，并用尽可能少的逻辑门和触发器（采用 J-K 触发器）实现其功能。

习题（P151-P153）

5.15　用 T 触发器作为存储元件，设计一个 8421 码十进制加 1 计数器。

作业样例

- **1.1** 冯·诺依曼结构计算机的基本思想是什么？按此思想设计的计算机硬件系统应由哪些部件组成？它们各有何作用？

- 答：
  - 数学家冯·诺依曼提出了计算机制造的三个基本原则，即采用二进制逻辑、程序存储执行（存储程序和程序控制）以及计算机由五个部分组成（运算器、控制器、存储器、输入设备、输出设备），这套理论被称为冯·诺依曼体系结构。
  - 计算机硬件系统应由运算器、控制器、存储器、输入设备、输出设备等组成。
  - 运算器是一种用于信息加工处理的部件，它对数据进行算术运算和逻辑运算。运算器通常由算术逻辑单元（ALU，Arithmetic and Logic Unit）和一系列寄存器组成。通常将运算器一次运算能处理的二进制位数称为机器字长。现代计算机具有多个寄存器，称为寄存器组。
  - 控制器是整个计算机的指挥中心，它可使计算机各部件协调工作。计算机中有两股信息在流动，一股是控制流信息，另一股是数据流信息。控制流信息的发源地是控制器，控制器产生控制流信息的依据来自3个方面：指令寄存器、状态寄存器和时序电路。
  - 存储器的主要功能是存放程序和数据，目前计算机的主存储器都是半导体存储器。
  - 输入设备就是将信息输入计算机的外部设备，它将人们熟悉的信息形式转换成计算机能接收并识别的信息形式。
  - 输出设备就是将计算机运算结果转换成人们和其他设备能接收和识别的信息形式的设备，如字符、文字、图形、图像、声音等。

关于作业提交

- 1周内必须提交（上传到学院的FTP服务器上），否则认为是迟交作业；如果期末仍然没有提交，则认为是未提交作业。
  - 作业完成情况成绩=第1次作业提交情况*第1次作业评分+第2次作业提交情况*第2次作业评分+……+第N次作业提交情况*第N次作业评分。
  - 作业评分：A（好）、B（中）、C（差）三挡。
  - 作业提交情况：按时提交（1.0）、迟交（0.5）、未提交（0.0）。

- 请采用电子版的格式（PPT文档）上传到FTP服务器上，文件名取“学号+姓名+第X次作业.pptx”。
  - 例如：1192022202406+刘济华+第5次作业.pptx

- 下次上课时（2023年11月21日）会随机抽取2位同学到讲台上汇报作业。

- 第5次作业提交的截止日期为：2023年11月20日晚上24点。

Thanks