





PLACA DE DESARROLO EXPLORER NEO 5K MANUAL DE USUARIO v0.1

CARACTERÍSTICAS PRINCIPALES

- FPGA Gowin GW1N-LV4
- Unidades lógicas (LUT4): 4608
- Registros (FF): 3456
- **Bloques DSP (4):** 16 multiplicadores de 18x18
- Memoria SRAM: 180Kb
- Memoria Flash (bits): 256Kb
- Número de PLL: 2 (3.15MHz-400MHz)
- Bancos de I/O: 4
- Depurador BL702 por JTAG
- Periféricos
 - Conector LCD de caracteres 16x2
 - Conector para pantalla OLED vía I2C
 - Intefaz UART a través del chip CH340
 - Display de 8 segmentos de 4 dígitos
 - 4 LEDS de usuario de un solo color
 - 2 Pulsadores de usuario
 - 1 LED RGB
 - 29 pines de Entrada/Salida de propósito general (GPIO)
- Soporte de herramientas de código abierto
- Flujo de trabajo optimizado
- Compatibilidad Multiplataforma
- Ejemplos de diseño



 **Placa + ejemplos básicos**

\$65 USD

 **Placa + repositorio completo**

\$— USD

Incluye ejemplos avanzados con múltiples módulos y periféricos + video explicativo de implementación

 **Solicitar por WhatsApp**



TABLA DE CONTENIDOS

1. Placa de Desarrollo Explorer Neo-5K	3
2. FPGA GW1N-LV4	4
3. Reloj de cristal de 27 MHz	5
4. LED RGB	6
5. LEDs de Usuario	7
6. Botones	8
7. Interruptores	9
8. Display de 8 segmentos	10
9. Conexión LCD	11
10. Comunicación UART	12
11. Comunicación I2C	13



PLACA DE DESARROLLO EXPLORER NEO-5K

La **EXPLORER NEO-5K** es una plataforma de desarrollo diseñada para la formación avanzada en lógica programable y el prototipado de sistemas digitales complejos. Basada en la arquitectura de GOWIN Semiconductor, esta placa ofrece un equilibrio óptimo entre densidad lógica y eficiencia energética.

El núcleo del sistema es el FPGA **GW1N-LV4** de la familia **LittleBee®**. Este dispositivo destaca por su arquitectura **no volátil** de 55nm, que permite un arranque instantáneo y elimina la necesidad de memorias de configuración externas. Dispone de **4,608 unidades lógicas (LUT4)** y, fundamentalmente, incorpora **4 bloques DSP dedicados** (con un total de 16 multiplicadores de 18x18 bits). Estos recursos permiten la implementación eficiente de filtros digitales, algoritmos de control en tiempo real y operaciones aritméticas de alto rendimiento que exceden las capacidades de FPGAs de nivel de entrada.

A nivel de hardware, la EXPLORER NEO-5K mantiene una **continuidad arquitectónica** con la placa EXPLORER LITE-1K. Comparte el mismo diseño base y disposición de periféricos, diferenciándose principalmente por la capacidad del chip FPGA y la **asignación del pin de reloj principal**. Esta compatibilidad garantiza una migración directa de proyectos y facilita una transición natural hacia diseños con mayor paralelismo hardware y mayor demanda de recursos.

El flujo de diseño es versátil, siendo totalmente compatible con el entorno oficial **Gowin EDA** y simuladores como **DSim**. Asimismo, soporta cadenas de herramientas de **código abierto** (Open Source) como **Yosys**, **nextpnr** y **GHDL**. La presencia de bloques DSP habilita, además, la exploración de técnicas de **síntesis de alto nivel (HLS)** y el procesamiento digital de señales (DSP), posicionando a la placa como una herramienta robusta para el desarrollo de sistemas embebidos y aceleración de hardware.

Gracias a este incremento en recursos, la **EXPLORER NEO-5K** permite escalar aplicaciones educativas hacia sistemas funcionales complejos, manteniendo la misma filosofía de uso y entorno de desarrollo, pero con la potencia necesaria para el procesamiento de señales y el control digital avanzado.






Figura 1: Placa entrenadora EXPLORER NEO-5K BASADA EN EL GW1N-LV4.



El FPGA pertenece a la serie GW1N de Gowin Semiconductor (primera generación de la familia **LittleBee** de dispositivos de bajo consumo). La placa utiliza exactamente el dispositivo **GW1N-LV4QN48C6/I5**. Este FPGA viene en un paquete QFN de 48 pines (paquete QFN-48). En este encapsulado hay un total de 48 pines físicos; de ellos, hasta 40 pueden actuar como E/S, aunque en este diseño se habilitan **29 pines de E/S** de usuario programables. La Figura 2 muestra el chip FPGA físico usado en la placa de desarrollo.



(a) Esquemático de la FPGA.



(b) Chip físico de la FPGA.

Figura 2: Chip FPGA GW1N de Gowin incorporado en la placa de desarrollo.

- Modelo: GW1N-LV4QN48C6/I5
- Familia: LittleBee (serie GW1N-4)
- Encapsulado: paquete QFN-48 (48 pines)
- E/S de usuario: 29 pines (en esta configuración de placa)

La FPGA GW1N-LV4QN48C6/I5 es de arquitectura **no volátil** con tecnología Flash integrada, lo que permite el arranque instantáneo. El voltaje de núcleo típico es **1.2 V**. Según las tablas de características, el chip dispone de **2 PLLs**, **180 Kbit** de memoria RAM de bloque (BSRAM) y una memoria Flash de usuario de **256 Kbit**. En cuanto a procesamiento aritmético, incorpora **4 unidades DSP** que suman un total de **16 multiplicadores de 18x18**. En total, la serie GW1N-4 ofrece **4608 LUT4** y **3456 registros internos**, proporcionando recursos robustos para aplicaciones de sistemas digitales y procesamiento de señales de bajo consumo.



RELOJ DE CRISTAL DE 27 MHz

La Figura 3 muestra el circuito del cristal activo de 27 MHz, el cual proporciona la fuente de reloj para la placa de desarrollo **Explorer Lite-5K**. La salida del oscilador de cristal está conectada al pin de entrada global de reloj del FPGA (CLK1, pin 10). Este CLK puede usarse como para controlar la lógica del usuario dentro de la FPGA. Por otra parte, este reloj es el que puede ir a la entrada del bloque PLL (bloque de enganche de fase) interno del FPGA en cuenti n (mencionado anteriormente).




Figura 3: Diagrama esquemático del reloj de 27 MHz externo.

Nombre de Señal	Pin FPGA	Tipo de I/O
CLK	10	LVC MOS33

Tabla 1: Pinout del reloj de cristal a la FPGA.



4

LED RGB

El LED RGB SMD 1615, es un diodo de montaje en superficie altamente versátil que integra emisores de luz roja, verde y azul en un encapsulado compacto. Cuando el pinout de la FPGA es 1 lógico, el LED encenderá. Cuando la salida es 0, el LED estará apagado. El diagrama esquemático de los led RGB se muestra en la Figura 4.




Figura 4: Esquemático del diodo de montaje superficial RGB.




Figura 5: Diodo de montaje superficial RGB en la placa.

Nombre de Señal	Pin FPGA	Descripción	Tipo de I/O
LEDR	11	LED color rojo	LVC MOS33
LEDB	14	LED color verde	LVC MOS33
LEDG	15	LED color azul	LVC MOS33

Tabla 2: Pinout del LED RGB a la FPGA.



LEDs DE USUARIO

La placa cuenta con 4 LED (diodos emisores de luz) de usuario. El diagrama esquemático de estos LEDs se muestra en la Figura 6. Cuando la salida del FPGA es un nivel lógico bajo (0), el LED permanece apagado; cuando la salida es un nivel lógico alto (1), el LED se enciende.




Figura 6: Esquemático de los 4 LEDs de usuario.




Figura 7: Disposición de los 4 LEDs de usuario en la placa.

Nombre de Señal	Pin FPGA	Tipo de I/O
LED4	24	LVC MOS33
LED5	23	LVC MOS33
LED6	21	LVC MOS33
LED7	22	LVC MOS33

Tabla 3: Pinout de los 4 LEDs a la FPGA.



6

BOTONES

La placa cuenta con con 2 botones independientes (SW1-SW2). Estos botones tienen una configuración pull-down. O sea, normalmente están generando un nivel bajo (0 lógico), mientras que al ser presionados enviarán un un nivel alto (1 lógico). El diagrama esquemático se muestra el la Figura 8






Figura 8: Esquemático de los 2 botones de usuario



(a) Boton SW1



(b) Botón SW2

Figura 9: Disposición de los 2 botones de usuario en la placa.

Nombre de Señal	Pin FPGA	Descripción	Tipo de I/O
SW1	13	Botón 1	LVC MOS33
SW2	44	Botón 2	LVC MOS33

Tabla 4: Pinout de los 2 botones a la FPGA.



7

INTERRUPTORES

La placa contiene 4 interruptores independientes de usuario (SW3-SW6). Todos los interruptores son activos en nivel alto, es decir, al accionarlos generarán un nivel alto (1) y al dejarlo (como se ilustra en la Figura 10), un nivel bajo. El digrama esquemático muestra la Figura 10.




Figura 10: Esquemático de los 4 interruptores de usuario.




Figura 11: Disposición de los 4 Interruptores de usuario en la placa.

Nombre de Señal	Pin FPGA	Descripción	Tipo de I/O
SW3	20	Interruptor 1	LVC MOS33
SW4	19	Interruptor 2	LVC MOS33
SW5	18	Interruptor 3	LVC MOS33
SW6	17	Interruptor 4	LVC MOS33

Tabla 5: Pinout de los 4 interruptores a la FPGA.




DISPLAY DE 8 SEGMENTOS

La placa utiliza un **display de 4 dígitos** con ocho segmentos en cada uno (incluye el punto). Este componente es de **cátodo común**, por lo que:

- Un segmento se **enciende** cuando su pin está en **nivel alto (1 lógico)**.
- El segmento permanece **apagado** si el pin está en **nivel bajo (0 lógico)**.

Los **segmentos A–G y DP** están conectados en común para los 4 dígitos mediante los pines A, B, C, . . . , F, G, DP como se ilustra en la Figura 12a. La selección del dígito se realiza con los pines D[1..4], que son **activos en alto**: al poner un D[x] en 1 lógico, se activa el dígito correspondiente. La configuración total ocupa **12 pines**, como se muestra en la Figura 12a.



(a) Diagrama esquemático del display de 8 segmentos.



(b) Disposición del display de 8 segmentos en la placa.

Figura 12: Disposición de los 4 dígitos de 8 segmentos de usuario en la placa.

Nombre de Señal	Pin FPGA	Descripción	Tipo de I/O
D1	24	Transistor Q1	LVC MOS33
D2	23	Transistor Q2	LVC MOS33
D3	22	Transistor Q3	LVC MOS33
D4	21	Transistor Q4	LVC MOS33
a	34	Segmento a	LVC MOS33
b	32	Segmento b	LVC MOS33
c	30	Segmento c	LVC MOS33
d	29	Segmento d	LVC MOS33
e	28	Segmento e	LVC MOS33
f	33	Segmento f	LVC MOS33
g	31	Segmento g	LVC MOS33
dp	27	Segmento punto	LVC MOS33

Tabla 6: Pinout de los 8 segmentos a la FPGA.



CONEXIÓN LCD

La placa incorpora un conector compatible con pantallas LCD alfanuméricas modelo **LCD1602**, las cuales permiten mostrar hasta **2 líneas de 16 caracteres**. Estas pantallas utilizan un **controlador HD44780** o equivalente, y pueden operar tanto en **modo de 8 bits** como en el más común **modo de 4 bits**.

La comunicación se establece a través de los pines RS, RW, E y las líneas de datos D0–D7 (o solo D4–D7 en modo de 4 bits). El pin RS selecciona entre comandos y datos, RW define la dirección (lectura o escritura), y E habilita la transferencia.

El conector también proporciona líneas de alimentación y control de retroiluminación. La Figura 13 muestra el pinout del conector disponible en la placa.




Figura 13: Diagrama esquemático del LCD1602.




Figura 14: Disposición del conector para la LCD1602 en la placa.

Nombre de Señal	Pin FPGA	Descripción	Tipo de I/O
RS	31	Register Select	LVC MOS33
R/W	32	Read/Write	LVC MOS33
EN	33	Enable	LVC MOS33
D0	34	Data 0	LVC MOS33
D1	35	Data 1	LVC MOS33
D2	38	Data 2	LVC MOS33
D3	39	Data 3	LVC MOS33
D4	40	Data 4	LVC MOS33
D5	41	Data 5	LVC MOS33
D6	42	Data 6	LVC MOS33
D7	43	Data 7	LVC MOS33

Tabla 7: Pinout de los conectores de la LCD 1602 a la FPGA.



10

COMUNICACIÓN UART

La placa cuenta con el chip CH340 integrado, utilizado exclusivamente para la conversión de señales USB a UART con niveles TTL (Transistor-Transistor Logic). Este chip permite la comunicación serie entre la FPGA y una computadora a través de un cable USB, facilitando el envío y recepción de datos mediante el protocolo UART. Las señales de UART generadas son de tipo TTL, compatibles con los niveles lógicos de la FPGA.




Figura 15: Diagrama esquemático para el protocolo UART.




Figura 16: Disposición para el protocolo UART en la placa.

Nombre de Señal	Pin FPGA	Tipo de I/O
TX	14	LVC MOS33
RX	15	LVC MOS33

Tabla 8: Pinout del UART a la FPGA.



COMUNICACIÓN I2C

La placa cuenta con dos conectores hembra compatibles con el protocolo I2C, que proporcionan acceso a las líneas SDA, SCL y a las conexiones de alimentación. Ambos conectores están destinados a la misma interfaz I2C, por lo que solo debe utilizarse uno a la vez. La diferencia entre ellos radica únicamente en la disposición física de los pines para la alimentación 3.3 V y GND, como se muestra en el diagrama esquemático de la Figura 17.




Figura 17: Diagrama esquemático para el protocolo I2C.




Figura 18: Disposición para el protocolo I2C en la placa.

Nombre de Señal	Pin FPGA	Tipo de I/O
SCL	28	LVC MOS33
SDA	27	LVC MOS33

Tabla 9: Pinout del I2C a la FPGA.