



Tipos de instruções/máquinas

Perspetiva do código


Load/store or register-register machines



As arquiteturas do tipo load/store tipicamente têm três operados.

Ex: ADD X2, X1, X0 SUBI X3, X4, #4

- Numa instrução de processamento de dados todos os operandos são registos (ou imediatos)
- Acesso a dados na memória é realizado apenas através de instruções de load/store.



Register-register / Load-Store architecture

Este é o caso do RISC-V estudado até agora nas aulas teóricas






Nas arquitecturas registo-memória as instruções geralmente têm dois operandos

Ex: ADD X5, X6 SUB X7, M[X2+4]

- Tipicamente permitem múltiplos modos de endereçamento:
 - Imediato
 - Registo
 - Directo
 - Registo Indirecto
 - Indexado
 - Baseado

..




Accumulator machine




As arquiteturas do tipo acumulador têm um registo (ou mais) que funcionam como acumulador (ACC).

Ex: LoadA M[100h]
AddA M[104h]
StoreA M[200h]


- Um dos operandos e o destino é um dos registos acumuladores; o outro operando é um endereço de memória
 - Quando existem mais do que um registo acumulador, podem haver operações de transferência entre registos acumuladores.




(1) - Acummulator-based architecture



(2) – After loading a value to the accumulator



(3) – After adding a value with the accumulator ADD B



(4) – Storing the result back into memory STORE C


Stack machine



- As arquiteturas do tipo stack normalmente não têm operandos explícitos: o uso da pilha está implícito
- Existem duas operações básicas:
 - PUSH → colocar um elemento na pilha
 - POP → retirar um elemento da pilha

Exemplo 2: $z \times y + x + u$

```
push z
push y
Multiply ; PUSH z * y
push x
add ; PUSH (z*y)+x
push u
add ; PUSH (z*y)+x+u
```





Classes de ISAs

Perspetiva de complexidade

Classes de ISAs





RISC: REDUCED INSTRUCTION SET COMPUTER

- Baseado numa máquina do tipo load/store
- Palavra de instrução com tamanho fixo (caso típico)
- Suporta um reduzido número de instruções e modos de endereçamento →instruções mais simples
 - Requer mais registos
 - A compilação de código dá origem a mais instruções → programas maiores
 - Maior número de instruções por ciclo de relógio (IPC)

CISC: COMPLEX INSTRUCTION SET COMPUTER

- Baseado numa máquina registo-memória
- Podem ter instruções com tamanho variável (ex: Intel)
- Suportam um grande número de instruções e de vários tipos e com múltiplos modos de endereçamento diferentes
 - Necessita de menos registos
 - Resultam em programas com um <u>menor</u> número de instruções
 - Menor número de instruções por ciclo de relógio (IPC)
 - A stack tende a ser mais usada

Classes de ISAs

Perspetiva de complexidade



RISC: REDUCED INSTRUCTION SET COMPUTER

CISC: COMPLEX INSTRUCTION SET COMPUTER

A extração de paralelismo ao nível da instrução (ILP – Instruction Level Parallelism) é deixada para o processador

versus

VERY LONG INSTRUCTION WORD

A extração de paralelismo ao nível da instrução (ILP – Instruction Level Parallelism) é realizada pelo compilador (menos hardware, maior eficiência energética, mas nem todas as dependências podem ser extraidas pelo compilador)




Data-Level Parallelism (DLP)

Exploração do paralelismo ao nível dos dados



Registos SIMD (vetoriais)

Registos de dimensão fixa (ex: 128B):



 Dependendo do tamanho dos dados, opera sobre diferentes números de elementos

127			96	95			64	63			32	31			0
	Double Word 1 / DP FP 1						Double Word 0 / DP FP 0								
Word 3/SP FP 3 Word 2/SP FP 2						Word 1/SP FP 1 Word 0/SP FP 0					P 0				
HW	7	н	1 6	н	7 5	н	74	н	N 3	HV	1 2	н	V 1	HV	1 0
в15	B14	в13	в12	в11	в10	в9	в8	в7	в6	в5	в4	в3	в2	в1	в0



Ideia base

Ler múltiplos elementos de um vetor para registo:

127	9	96 95	64	63	32	31	0
	WORD 3		WORD 2	M	ORD 1	WORD	0

Operar sobre todos os elementos em paralelo

A 3	A2	A1	A0
+	+	+	+
в3	В2	B1	в0
=	=	=	=
A3 + B3	A2 + B2	A1 + B1	A0 + B0



Programação com registos vetoriais / instruções SIMD

- Desenrolar o código (loop unrolling)
- 2. Empacotar grupos de N instruções em instruções assembly vetoriais



Programação com registos vetoriais / instruções SIMD

- 1. Desenrolar o código (loop unrolling)
- 2. Empacotar grupos de N instruções em instruções assembly vetoriais

```
Arredondamento ao múltiplo
P. ex.:
                                                                   de 4 mais próximo (não excendo N)
      for (i=0; i<N; i++) {
                                           for (i=0; i<(N>>2)<<2; i+=4) {
          A[i] = B[i] + C[i];
                                               A[i] = B[i] + C[i];
                                               A[i+1]=B[i+1]+C[i+1];
                                               A[i+2]=B[i+2]+C[i+2];
                                               A[i+3]=B[i+3]+C[i+3];
                                           for (; i<N; i++) {

    Restantes elementos

                                               A[i] = B[i] + C[i];
```



Programação com registos vetoriais / instruções SIMD

- 1. Desenrolar o código (loop unrolling)
- 2. Empacotar grupos de N instruções em instruções assembly vetoriais

Código alternativo



Programação com registos vetoriais / instruções SIMD

- Desenrolar o código (loop unrolling)
- 2. Empacotar grupos de N instruções em instruções assembly vetoriais

Código alternativo

```
vector vect0, vect1;

for (i=N>>2; i>0; i--, A+=4, B+=4, C+=4) {
    vect0 = load_vector(B);
    vect1 = load_vector(C);
    vect0 = add_vector(vect0, vect1);
    store_vector(A, vect0)
}

for (i=N-(N>>2)<<2;i>0; i--, A+=1, B+=1, C+=1) {
    *A = *B + *C;
}
```



Programação com registos vetoriais / instruções SIMD

- Desenrolar o código (loop unrolling)
- 2. Empacotar grupos de N instruções em instruções assembly vetoriais

```
# Assumindo X10=A, X11=B, X12=C, X13=N, X14=i
            sra
                  x14, x13, 2
                                # i=N>>2
            ble x14, x0, endfor
vectorfor:
           vlw v0, 0 (x10)
                                # lê 4 elementos de A
            vlw v1,0(x11) # 1ê 4 elementos de B
            vadd.w v0,v0,v1 # soma o grupo de elementos
            vsw v0, 0(x12)
                                 # quarda 4 elementos em C
            addi X13,X13,-4
            addi x10,x10,-16 # atualiza o valor dos ponteiros
            addi x11,x11,-16 # atualiza o valor dos ponteiros
            addi x12, x12, -16
                                 # atualiza o valor dos ponteiros
                 volta
            bat
Sai:
            # fazer as restantes iterações
```





- Desenrolar o código (loop unrolling)
- 2. Empacotar grupos de N instruções em instruções assembly vetoriais

Solução vetorial:

x14,x13,2 sra ble x14, x0, endforvlw v0,0(x10)v1,0(x11)vlw vadd.w v0,v0,v1 v0.0(x12)VSW addi X13,X13,-4 x10, x10, -16addi x11,x11,-16 addi addi x12,x12,-16 volta bat

Solução escalar:

ble	x13, x0, endfor
lw	x5,0(x10)
lw	x6,0(x11)
add	x5,x5,x6
SW	x6,0(x12)
addi	X13,X13,-4
addi	x10, x10, -16
addi	x11,x11,-16
addi	x12,x12,-16
bgt	volta

#instruções: 9(N>>2)+2

A solução vetorial necessita de cerca de 1/L instruções, onde L=#palavras/registo vetorial (neste caso L=4)

vectorfor:



#instruções: 9N+1

vectorfor:



Instruções predicativas

Como resolver problemas do género

```
for (i=0; i<N; i++) {
   if (Z[i]!=0)
        A[i]=(B[i]+C[i])/Z[i];
   else
        A[i]=0;
}</pre>
```



Instruções predicativas

Como resolver problemas do género

```
for (i=0; i<N; i++) {
   if (Z[i]!=0)
        A[i]=(B[i]+C[i])/Z[i];
   else
        A[i]=0;
}</pre>
```

2. Solução: usar instruções predicativas

```
add x0,x1,x2 # x0 \leftarrow x1+x2 add.cond x0,x1,x2 # if (cond=true) x0 \leftarrow x1+x2; else NOP (no operation)
```



Instruções predicativas

Como resolver problemas do género

```
for (i=0; i<N; i++) {
   if (Z[i]!=0)
        A[i]=(B[i]+C[i])/Z[i];
   else
        A[i]=0;
}</pre>
```

Em **instruções escalares** cond é uma flag

Em **instruções vetoriais** cond é um registo de predicado com número de elementos igual ao tamanho do vector

2. Solução: usar instruções predicativas

```
vadd v0,v1,v2 # x0 \leftarrow x1+x2
vadd.cond v0,py,v1,v2 # if (cond=true) v0 \leftarrow v1+v2; else NOP (no operation) Vector Vx
```

Px é um registo de predicados que contem 1 bit por cada elemento do vetor

Em alguns casos pode-se indicar o que fazer com os elementos inativos (ex, "py/z" coloca zero; "py/m" não altera o valor)




Instruções predicativas

Registo de predicado

pset cond py,vx

(predicate set if cond)

Em **instruções vetoriais** cond é um registo de predicado com número de elementos igual ao tamanho do vector





Instruções predicativas

Solução vetorial

```
else
                                                                   A[i]=0;
# Assumindo X10=A, X11=B, X12=C, X13=N, X14=Z
                 x15, x13, 2
       sra
       blez
            x15,sai
for:
      lv v0,0(x14) # load Z[i]
       psetne p1,v0,x0 # o bit i do predicado p1 é 1 se elemento i for v0[i]!=0
       vlw
           v1,p1/m,0(x11) # load B[i] se Z[i]!=0, se p1[i]=false, não escreve no elemento v1[i]
           v2,p1/m,0(x12) # load C[i] se Z[i]!=0, se p1[i]=false, não escreve no elemento v1[i]
       w \Gamma v
       vadd.w v1,p1/m,v1,v2 # v1=B[i]+C[i] se Z[i]!=0
      vdiv.w
              v1,p1/z,v1,v2
                                 # v1=v1/z se Z[i]!=0, caso contrário (predicado falso) escreve 0
            x16,0(x10)
                                 # quarda X16 em A[i]
       SV
       addi
                 x10,x10,16
                                  # incrementa os enderecos dos vectores A, B, C e Z
                 x11,x11,16
       addi
       addi
              x12,x12,16
       addi
                 x14,x14,16
       addi
                 X15, X15, -1
                                 # controlo de loop
       bat
                 x15, x0, for
```

for (i=0; i< N; i++) {

A[i] = (B[i] + C[i]) / Z[i];

if (Z[i]!=0)

sai:

Single Instruction, Multiple Thread (SIMT)

Modelo de programação das GPUs



- O modelo de programação de GPUs é semelhante.
- As grandes diferenças (do ponto de vista da programação) são:
 - Nas GPUs cada elemento do vetor corresponde a uma thread diferente
 - O número de elementos do vetor é constante
 - O tamanho do "registo" depende da dimensão de cada palavra de dados

