



Suporte para o conjunto de instruções



Suporte para o ISA do RISC-V (instruções de utilizador)

Tipo de instruções	Mnemónicas
Aritméticas (INT)	add, addi, sub, mul, mulh, mulsu, mulu, div, divu, rem, remu
Aritméticas (FP)	fsgnj_, fmin, fmax, fadd, fsub, fmul, fdiv, fsqrt, fmadd, fmsub, fnmadd, fnsub
Convert (INT↔FP)	fcvt, fmv
Lógicas	and, andi, or, ori, xor, xori
Deslocamento	sll, slli, srl, srli, sra, srai
Transferência	lui, auipc
Acesso à memória	lb, lbu, lh, lhu, lw, sb, sh, sw, flw, fld, fsw, fsd
Comparação	slt, slti, sltu, sltiu, feq, flt, fle, fclass
Controlo de fluxo	beq, bne, bge, bgeu, blt, bltu, jal, jalr






Tipo de instruções	Mnemónicas	
Aritméticas (INT)	add, addi, sub, mul, mulh, mulsu, mulu,	div, divu, rem, remu
Aritméticas (FP)	fsgnj_, fmin, fmax, fadd, fsub, fmul, fdi	v, fsqrt, fmadd, fmsub, fnmadd, fnsub
Conversão (INT↔FP)	fcvt, fmv	
Lógicas	and, andi, or, ori, xor, xori	Aritméticas RV32: 32-bit ALU
Deslocamento	sll, slli, srl, srli, sra, srai	Lógicas INT ALU RV64: 64-bit ALU
Transferência	lui, auipc	Comparação (INT)
Comparação	slt, slti, sltu, sltiu, feq, flt, fle, fclass	Aritméticas FP "F" Extension: float
		Unit "D" Extension: doubl
		Comparação (FP)

Suporte para o ISA do RISC-V



Sinal	Significado
INT Data A/B	Entrada de dados (inteiro) A e B
INTD	Resultado produzido pela ALU de inteiros
Int0p	Seleção da operação a realizar na ALU de INT
FP Data A/B	Entrada de dados (FP) A e B
FPD	Resultado produzido pela ALU de FP
FP0p	Seleção da operação a realizar na ALU de FP



Legenda:

→ Sinal de dados

Sinal de controlo (gerado através da descodificação da instrução)


A definição concreta das ALUs será explicada mais à frente

Circuito de dados (datapath)

TÉCNICO LISBOA

Exemplos:

add x5, x3, x0 addi x7, x1, -4



Legenda:

→ Sinal de dados

Sinal de controlo (gerado através da descodificação da instrução)

Sinal	Significado
AA,FAA	Source register A Address
BA,FBA	Source register B Address
FCA	Source register C Address
IMM	Imediato
SelB	SELect input B: INTB ou IMM





Tipo de instruções	Mnemónicas									
Aritméticas (INT)	add, addi, sub, mul, mulh, mulsu, mulu,	div, divu, rem, remu								
Aritméticas (FP)	fsgnj_, fmin, fmax, fadd, fsub, fmul, fd	sgnj_, fmin, fmax, fadd, fsub, fmul, fdiv, fsqrt, fmadd, fmsub, fnmadd, fnsub								
Convert (INT↔FP)	fcvt, fmv									
Lógicas	and, andi, or, ori, xor, xori									
Deslocamento	sll, slli, srl, srli, sra, srai									
Transferência	lui, auipc	Requer:								
		, , , , , , , , , , , , , , , , , , , ,								
Comparação	slt, slti, sltu, sltiu, feq, flt, fle, fclass	um registo ou um imediato codific diretamente a partir da palavra de								
		instrução.								

- es podem ser codificado avra de
- Há dois bancos de registos: INT (X0-X31) e FP (F0-F31)

Circuito de dados (datapath)



Exemplos:

add x5, x3, x0 addi x7, x1, -4

Nota:

O banco de registos de FP tem três entradas:

FBA, FBB e FBC


que servem para indicar os três registos lidos

Fa, Fb e Fc

O registo Fc é apenas usado nas operações de fused multiply add/subtract, e.g.

FMADD.d fd,fa,fb,fc

 $(fd \leftarrow fa \times fd + fc)$



Legenda:

→ Sinal de dados

Sinal de controlo (gerado através da descodificação da instrução)

Sinal	Significado
AA,FAA	Source register A Address
BA,FBA	Source register B Address
FCA	Source register C Address
IMM	Imediato
SelB	SELect input B: INTB ou IMM




Suporte para o ISA do RISC-V

Tipo de instruções	Mnemónicas	
Aritméticas (INT)	add, addi, sub, mul, mulh, mulsu, mulu,	, div, divu, rem, remu
Aritméticas (FP)	fsgnj_, fmin, fmax, fadd, fsub, fmul, fd	iv, fsqrt, fmadd, fmsub, fnmadd, fnsub
Convert (INT↔FP)	fcvt, fmv	
Lógicas	and, andi, or, ori, xor, xori	
Deslocamento	sll, slli, srl, srli, sra, srai	
Transferência	lui, auipc	Convert :
	lb, lbu, lh, lhu, lw, sb, sh, sw, flw, fld, fs	
Comparação	slt, slti, sltu, sltiu, feq, flt, fle, fclass	FP. Esta tem de conseguir recebe valor inteiro.
	heg, hne, hge, hgeu, hlt, hltu, ial, ialr	

unidade de receber um

Circuito de dados (datapath)








Suporte para o ISA do RISC-V

Tipo de instruções	Mnemónicas
Aritméticas (INT)	Requer:
Aritméticas (FP)	As operações de load/store são indexadas, i.e., o endereço efectivo de
Convert (INT↔FP)	fc ^v acesso à memória é o resultado da soma entre um <u>registo</u> e um
Lógicas	an <u>imediato</u> .
Deslocamento	sll, siii, sri, srii, sra, srai
Transferência	lui, auipc
Acesso à memória	lb, lbu, lh, lhu, lw, sb, sh, sw, flw, fld, fsw, fsd
Comparação	slt, slti, sltu, sltiu, feq, flt, fle, fclass
Controlo de fluxo	beq, bne, bge, bgeu, blt, bltu, jal, jalr

Circuito de dados (datapath)





TÉCNICO LISBOA

Circuito de dados (datapath)



→ Sinal de dados


Sinal de controlo (gerado através da descodificação da instrução)

Sinal	Significado
DA,FDA	Destination register Address
WE,FWE	Write Enable
WBSel	Seleção do valor a escrever no registo (proveniente da ALU ou da memória)

Exemplos:

lw x5, 4(x3)

fsd f7, 8(x1)



TÉCNICO LISBOA

Circuito de dados (datapath)



→ Sinal de dados


Sinal de controlo (gerado através da descodificação da instrução)

Sinal	Significado
DA,FDA	Destination register Address
WE,FWE	Write Enable
WBSel	Seleção do valor a escrever no registo (proveniente da ALU ou da memória)

Exemplos:

lw x5, 4(x3)

fsd f7, 8(x1)






Circuito de dados (datapath)



Sinal de dados


Sinal de controlo (gerado através da descodificação da instrução)

Para garantir o funcionamento "regular" do processador, é ainda necessário definir o circuito de controlo, nomeadamente a leitura da instrução da memória, a implementação do PC e as instruções de controlo de fluxo.






Sinais de controlo e descodificação da instrução






Sinais de controlo e descodificação da instrução






Sinais de controlo e descodificação da instrução








Suporte para o ISA do RISC-V


Tipo de instruções	s Mnemónicas
Aritméticas (INT)	Deguer
Aritméticas (FP)	Requer:Forma de carregar o PC com um valor diferente de PC+4
Convert (INT⇔FP)	 Forma de fazer depender o carregamento do PC através da condição
Lógicas	• Forma de salvaguardar o endereço de retorno (<i>Link</i>), correspondente a PC+4
Deslocamento	SII, SIII, SIII, SI II, SI II, SI III
Transferência	lui, auipc
Comparação	slt, slti, sltu, sltiu, feq, flt, fle, fclass
Controlo de fluxo	beq, bne, bge, bgeu, blt, bltu, jal, jalr














Unidades fundamentais do processador




Arithmetic and Logic Unit (ALU)





Estrutura interna da ALU de inteiros:








Existem várias codificações possíveis. A codificação é definida tendo em atenção as operações que a arquitetura necessita de suportar.

Para evitar um segundo passo de descodificação prefere-se a utilização de codificações esparsas, p. ex.:


- S4,S3=00 → unidade arimética;
- S4,S3=01 → unidade lógica;
- S4,S3=10 → unidade de deslocamento;
- S4,S3=11 → outras operações (ex: divisão, seno, coseno).



Somador




A. Ripple-Carry Adder



Somador




A. Ripple-Carry Adder



Somador




B. Carry Look-Ahead Adder








C. Carry Select Adder



Barrel Shifter



B. Barrel Shifter




Multiplicador



C. Multiplicação com/sem sinal

- É necessário conhecer o tipo de operandos (signed vs unsigned)
 - Em unsigned é feita uma extensão com zeros para determinar o resultado
 - □ Em signed é feita a extensão com o bit de sinal
- 1. Inicializar o multiplicando e o multiplicador
- 2. Se o bit menos significativo do multiplicador for 1, soma ao produto o multiplicando
- 5. Deslocar o multiplicando para a esquerda e o multiplicador para a direita
- 4. Repetir os pontos 2 e 3 até percorrer todos os bits do multiplicado

-114 x 67 = 1000 1110 ₂ x 0100 0011 ₂																	
Multiplicand:		1	1	1	1	1	1	1	1	1	0	0	0	1	1	1	0
Multiplier:	X	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	1
		1	1	1	1	1	1	1	1	1	0	0	0	1	1	1	0
		1	1	1	1	1	1	1	1	0	0	0	1	1	1	0	
	+	1	1	1	0	0	0	1	1	1	0						
		1	1	1	0	0	0	1	0	0	0	1	0	1	0	1	0








C. Multiplicação com/sem sinal

- É necessário conhecer o tipo de operandos (signed vs unsigned)
 - Em unsigned é feita uma extensão com zeros para determinar o resultado
 - Em signed é feita a extensão com o bit de sinal
- Inicializar o multiplicando e o produto (parte alta com zeros, parte baixa com o multiplicado)
- 2. Se o bit menos significativo do produto (multiplicador) for 1, soma ao produto o multiplicando
- 🥠 Deslocar o produto para a direita
- 4. Repetir os pontos 2 e 3 até percorrer todos os bits do multiplicador

-114 x 67 = 100																
Multiplicand:	1	1	1	1	1	1	1	1	1	0	0	0	1	1	1	0
Multiplier: X	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	1
	1	1	1	1	1	1	1	1	1	0	0	0	1	1	1	0
	1	1	1	1	1	1	1	1	0	0	0	1	1	1	0	
+	1	1	1	0	0	0	1	1	1	0						
_	1	1	1	0	0	0	1	0	0	0	1	0	1	0	1	0








C. Multiplicação com/sem sinal

- É necessário conhecer o tipo de operandos (signed vs unsigned)
 - Em unsigned é feita uma extensão com zeros para determinar o resultado
 - Em signed é feita a extensão com o bit de sinal

-114 x 67 = 1	00	0	111	10,	₂ X	0	10	0	00)11	2						
Multiplicand:		1	1	1	1	1	1	1	1	1	0	0	0	1	1	1	0
Multiplier:															0		
		1	1	1	1	1	1	1	1	1	0	0	0	1	1	1	0
		1	1	1	1	1	1	1	1	0	0	0	1	1	1	0	
	+	1	1	1	0	0	0	1	1	1	0						
		1	1	1	0	0	0	1	0	0	0	1	0	1	0	1	0




Considerando um multiplicador de 64-bits

Divisão (revisão)



Divisão sem sinal

Geralmente os números inteiros com sinal são representados em formato complemento para dois → facilita a implementação do somador!



Divisão (revisão)



Divisão sem sinal

Geralmente os números inteiros com sinal são representados em formato complemento para dois → facilita a implementação do somador!


Resto: 1

Divisor



D. Divisão (sem sinal)

- É necessário conhecer o tipo de operandos (signed vs unsigned)
- Inicializar o registo divisor (parte alta com o divisor, parte baixa com zeros) e o resto com o dividendo
- 2. Deslocar o divisor para a direita e o quociente para a esquerda
- 3. Se divisor<=resto (ou seja, resto divisor >0)
 - resto \leftarrow resto divisor; quociente (bit menos significativo) \leftarrow 1 Else
 - \nearrow quociente (bit menos significativo) \leftarrow 0
- 4. Repetir mais 63 vezes os pontos 2 e 3



```
173 / 4 = 1010 1101<sub>2</sub> / 100<sub>2</sub>
                00101011
               10101101
        100
              -100
                   101
                 -100
                      110
                    -100
                       101
                      -100
```

Resultado: $101011_2 = 43$


Resto: 1

E. Soma em vírgula flutuante

Formato de precisão simples (SP FP)

 31
 30
 23
 22
 0


 S
 Expoente
 Fração






Single Instruction, Multiple Data


Unidades SIMD (Single Instruction, Multiple Data) – inteiros



G. Unidades SIMD (Single Instruction, Multiple Data) – vírgula flutuante




Desenho do processador




Banco de registos

Estrutura Interna



Desenho do processador



Controlo de salto

BRSel, e.g.

000 - No Branch

001 - Always Branch

010 - beq

011 - bne

100 - bge

101 - blt

110 – bgeu

111 – bltu

BRSel	Description	Flags	PCSel
000	No Branch	Χ	0 - NextPC
001	Always Branch	Χ	1 – JumpPC
010	Branch Equal	Z=1 Z=0	1 – JumpPC 0 – NextPC
011	Branch Not Equal	Z=0 Z=1	1 - JumpPC 0 - NextPC
100	Branch Greater or Equal	N=V N!=V	1 - JumpPC 0 - NextPC
101	Branch Lower Than	N!=V N=∨	1 – JumpPC 0 – NextPC
110	Branch Greater or Equal (U)	C=0 C=1	1 - JumpPC 0 - NextPC
111	Branch Lower Than (U)	C=1 C=0	1 - JumpPC 0 - NextPC

Controlo de salto

BRSel, e.g.

000 - No Branch

001 - Always Branch

010 - beq

011 - bne


100 - bge

101 - blt

110 – bgeu

111 – bltu

BRSel	Description	Flags	PCSel
000	No Branch	Χ	0 - NextPC
001	Always Branch	Χ	1 – JumpPC
010	Branch Equal	Z=1 Z=0	1 - JumpPC 0 - NextPC
011	Branch Not Equal	Z=0 Z=1	1 - JumpPC 0 - NextPC
100	Branch Greater or Equal	N=V N!=V	1-JumpPC 0-NextPC
101	Branch Lower Than	N!=V N=√	1 - JumpPC 0 - NextPC
110	Branch Greater or Equal (U)	C=0 C=1	1-JumpPC 0-NextPC
111	Branch Lower Than (U)	C=1 C=0	1 – JumpPC 0 – NextPC



Controlo de salto

BRSel, e.g.

000 - No Branch

001 - Always Branch

010 - beq

011 - bne


100 - bge

101 - blt


110 – bgeu

111 – bltu

BRSel	Description	Flags	PCSel
0 0 0	No Branch	Χ	0 - NextPC
0 0 1	Always Branch	Χ	1 – JumpPC
010	Branch Equal		1 – JumpPC 0 – NextPC
011	Branch Not Equal	Z=0 Z=1	1 – JumpPC 0 – NextPC
10,0	Branch Greater or Equal	N=V N!=V	1 – JumpPC 0 – NextPC
101	Branch Lower Than	N!=V N=V	1 – JumpPC 0 – NextPC
11,0	Branch Greater or Equal (U)	C=0 C=1	1 - JumpPC 0 - NextPC
111	Branch Lower Than (U)	C=1 C=0	1 – JumpPC 0 – NextPC



Desenho do processador





Descodificação de instruções

- Em processadores com elevado número de instruções, a descodificação da instrução é realizada de forma hierárquica (2 ou mais níveis):
 - Classe de instrução (ex: processamento de dados, memória, controlo)
 - Sub-classe de instrução (ex: processamento de dados de inteiros/vírgula flutuante)
 - Operação a realizar

Exemplo genérico:

Opcode(6:0)	Classe
000xxxx	Load/Store
01xxxxx	Operações sobre inteiros
10xxxxx	Operações sobre floating point
10x0xxx	Controlo de fluxo



Descodificação de instruções

- Em processadores com elevado número de instruções, a descodificação da instrução é realizada de forma hierárquica (2 ou mais níveis):
 - Classe de instrução: bits 6:2
 - Dimensão da instrução: bits 1:0 (opcode(1:0)=00, 01 ou 10 → instruções de 16 bits)

RISC-V:

Opcode (4:2)

		000	001	010	011	100	101	110	111
pcode (6:5)	00	LOAD	LOAD-FP	Custom-0	MISC-MEM	OP-IMM	AUIPC	OP-IMM-32 (RV641)	Reserved (48 bits)
	01	STORE	STORE-FP	Custom-1	Atomic	OP	LUI	OP-32 (RV641)	Reserved (64 bits)
	10	FMADD	FMSUB	FNMSUB	FNMADD	OP-FP	Reserved	Custom-2	Reserved (48 bits)
O	11	BRANCH	JALR	Reserved	JAL	SYSTEM	Reserved	Custom-3	Reserved (>=80 bits)




Descodificação de instruções

- Em processadores com elevado número de instruções, a descodificação da instrução é realizada de forma hierárquica (2 ou mais níveis):
 - Classe de instrução: bits 6:2
 - Dimensão da instrução: bits 1:0 (opcode(1:0)=00, 01 ou 10 → instruções de 16 bits)

RISC-V: Opcode (4:2) Instruções Process. **Processadores** Load / Store)1 >32bits +Memoria Process. Transf. **Especializados** (RV64) OP-IMM-32 Reserved 00 LOAD-FP Custom-0 MISC-MEM OP-IMM AUIPC LOAD :5 (RV641) (48 bits) 0P-32 Reserved **STORE** STORE-FP Custom-1 ΩP LUI Atomic **Fused** (RV641) (64 bits) **Multiply-**Reserved **FNMADD** Custom-2 **FMADD FMSUB FNMSUB** OP-FP Reserved add/sub (48 bits) Reserved **BRANCH** SYSTEM Reserved **JALR** Reserved JAL Custom-3 (>=80 bits) **Processadores** Controlo de fluxo Sistema: **Especializados**

ecall, ebreak, csrrs, csrrc, csrrw

Desenho do processador



Descodificação de instruções



- Dentro de uma dada sub-classe a descodificação é geralmente muito simples, obtida:
 - Diretamente a partir da palavra de instrução

Instruction Formats

	31 27	26 25	24 20	19 15	5 14 12	11	7 6 0
R-Type	funct7		rb	ra	funct3	rd	opcode
I-Type		$imm_{[11:0]}$		ra	funct3	rd	opcode
S-Type	imm _[11:5]		rb	ra	funct3	imm _[4:0]	opcode
B-Type	imm _{[12 10:5}]	rb	ra	funct3	imm _[4:1 11]	opcode
U-Type			imm _[31:12]			rd	opcode
J-Type			imm _{[20 10:1 11 19:}	12]		rd	opcode
R3-Type	funct5	fmt	rb	ra	funct3	rd	opcode
R4-Type	rc	fmt	rb	ra	funct3	rd	opcode
					J		J
	Y		Y	Y		Y	
	CA=I(31:27)		BA=I(24:20)	AA=I(19:15)		DA=I(11:7)	

Note que neste caso nem é necessário saber qual o tipo de instrução para realizar a leitura dos operandos.

Permite aceder aos bancos de registos (OF – Operand Fetch) em paralelo com a descodificação de instruções (ID – Instruction Decode), reduzindo o caminho crítico. É por isso que em processadores simples, os estágios de OF e ID aparecem juntos.



DFA

FWE

Descodificação de instruções



- Dentro de uma dada sub-classe a descodificação é geralmente muito simples, obtida:
 - Diretamente a partir da palavra de instrução
 - Ou com recurso a expressões lógicas simples

Instruction Formats

	31 27	26 25	24 20	19 1	5 14 12	11 7	7 6 0
R-Type	funct7		rb	ra	funct3	rd	opcode
I-Type	imm _{[11:0}			ra	funct3	rd	opcode
S-Type	imm _[11:5]		rb	ra	funct3	imm _[4:0]	opcode
B-Type	imm _[12 10:5]		rb	ra	funct3	imm[4:1 11]	opcode
U-Type						rd	opcode
J-Type	imm _{[20 10:1 11 19:1}			12]		rd	opcode
R3-Type	funct5	fmt	rb	ra	funct3	rd	opcode
R4-Type	rc	fmt	rb	ra	funct3	rd	opcode

Sign extend I(31:20) Sign extend I(31:25),I(4:0) Sign extend I(31),I(7),I(30:25),I(11:8),0 I(31:12),zeros(11:0) Sign extend I(31),I(19:12),I(20),I(30:21) I-Type S-Type U-Type J-Type	IMM
---	-----

Descodificação da instrução ВА IMM SelB IntOp SelM MW MLen WBSel FP0p FAA FBA

FWE

Descodificação de instruções



- Dentro de uma dada sub-classe a descodificação é geralmente muito simples, obtida:
 - Diretamente a partir da palavra de instrução
 - Ou com recurso a expressões lógicas simples

	Opcode (4:2)										
	000	001	010	011	100	101	110	111			
00	LOAD	LOAD-FP	Custom-0	MISC-MEM	OP-IMM	AUIPC	OP-IMM-32 (RV64I)	Reserved (48 bits)			
01	STORE	STORE-FP	Custom-1	Atomic	OP	LUI	OP-32 (RV641)	Reserved (64 bits)			
10	FMADD	FMSUB	FNMSUB	FNMADD	0P-FP	Reserved	Custom-2	Reserved (48 bits)			
11	BRANCH	JALR	Reserved	JAL	SYSTEM	Reserved	Custom-3	Reserved (>=80 bits)			

da instrução ВА IMM SelB IntOp SelM **Descodificação** MW MLen WBSel FP0p FAA FBA

FWE

Opcode (6:5)



Descodificação de instruções

- Dentro de uma dada sub-classe a descodificação é geralmente muito simples, obtida:
 - Diretamente a partir da palavra de instrução
 - Ou com recurso a expressões lógicas simples

Estratégia para gerar as expressões lógicas: construir a tabela de verdade com:

- Entrada: palavra de instrução (na maioria dos casos apenas é necessário considerar os bits do OPCODE)
- Saída: cada um dos sinais da palavra de controlo (saídas do descodificador de instruções)
- Método: extrair a expressão lógica (inspeção da tabela de verdade ou mapas de Karnaugh) para cada bit.



Descodificação de instruções

- Dentro de uma dada sub-classe a descodificação é geralmente muito simples, obtida:
 - Diretamente a partir da palavra de instrução
 - Ou com recurso a expressões lógicas simples
- Quando a codificação das instruções é demasiado complexa, pode ser realizada através de uma memória descodificação:





Na prática: corresponde a colocar a tabela de verdade anterior diretamente na memória.





Descodificação de instruções


Suporte para o conjunto de instruções











Arquitetura de Ciclo Único Instruction Instruction **Memory Access Write Back Execute** Fetch (IF) Decode (ID) (EX) (MEM) (WB) JumpPC NextPC Xa JumpAlways Xa Jsel, RRSel 1 VE 1 DA BRSel JSel PCSel Flags **Branch Control** ■ Nex PC **5** AA INT INTD INT INTD. RF ALU (R0-R31) Xb . FPD -ВА NextPC ção da instrução MUX/ PC Address 8 MM DATA Din - SelB MEM Address MEMD nt0p SelM **INST. MEM** WE Dout MW MLen WordLen Data **NextPC** WBSel WBSel Descodif FP0p SelA Xa Σ Fa FAA FP FΡ FPD RF Unit

PC **Exercise:** What is the control word for the instructions: Fb, Fc (F0-F31) FBA, FCA jalr x1,x5,8 FDA 0 FWE

Determinação da palavra de controlo



Observações:

- Os sinais que controlam a escrita em registos (incluindo PC) <u>nunca</u> são opcionais
- É mais fácil determinar o valor dos sinais de controlo, percorrendo a arquitectura do fim (escrita/resultado) para o início (leitura dos operandos)