




Periféricos e interrupções

Visão geral

Periféricos



O processador não é uma entidade isolada.





- Cada periférico pode ser simplesmente visto como um conjunto de registos/memória, que permitem controlar o periférico
 - Diferentes periféricos têm diferentes números de registos
 - A largura dos registos (número de bits) depende do periférico


Exemplo: R0 R1 R2 R3 R4 R5 R6 R7

Registos do periférico (não confundir com os registos do processador)



Configuração do periférico

 Num primeiro estágio, o processador configura o modo de funcionamento do periférico, escrevendo em registos específicos



Registos do periférico (não confundir com os registos do processador)





- Num segundo estágio, o processador lê e/ou escreve dados do periférico
 - Em qualquer altura, o core pode alterar a configuração do periférico, mudando a forma de operação


R0 R1 R2 R3 R4 R5 R6 R7 CORE

(não confundir com os registos do processador)



Leitura e escrita de dados no periférico

 Em qualquer altura, o core pode alterar a configuração do periférico, mudando a forma de operação





Registos do periférico (não confundir com os registos do processador)

Periféricos



Como comunicar com os periféricos?





Solução #1


Port-Mapped I/O

Barramentos independentes de acesso à memória e aos periféricos

Nota: I/O significa Input/output, ou, em Português, E/S (Entrada/Saída)




Arquitetura da solução






Mapeamento dos registos dos periféricos



- Os registos dos periféricos são mapeados numa gama de endereços específica
- Neste exemplo, os 4 bits menos significativos do endereço permitem indicar o registo do periférico - os restantes bits indicam o periférico
- Diferentes implementações usam diferentes mapeamentos




Acesso aos registos dos periféricos



Alterações ao ISA (Instruction Set Architecture)



Nesta solução existem barramentos independentes:



(1) Acesso a dados na memória

Realizado através de instruções convencionais de leitura e escrita na memória, ex: 1b, 1h, 1w,... ou sb, sh, sw, ...

(2) Acesso (leitura/escrita) de dados nos periféricos

Realizado através de instruções específicas de acesso aos periféricos, ex:


iolw xn, xpto (Leitura do registo de I/O com endereço xpto e escrita no registo de uso geral Xn)

iosw xn, xpto (Escrita do valor no registo de uso geral Xn no registo de I/O com endereço xpto)

Alterações ao ISA (Instruction Set Architecture)



Nesta solução existem barramentos independentes:




(1) Acesso a dados na memória

Realizado através de instruções convencionais de leitura e escrita na memória, ex: 1b, 1h, 1w,... ou sb, sh, sw, ...

(2) Acesso (leitura/escrita) de dados nos periféricos

Realizado através de instruções específicas de acesso aos periféricos, ex:

iolwxn, xptoNo ISA da Intel a mnemónica desta instrução é INregisto de uso geral Xn)ioswxn, xptoNo ISA da Intel a mnemónica desta instrução é OUTI/O com endereço xpto)



Solução #2:


Memory-Mapped I/O

Barramento único para acesso à memória e aos periféricos

Nota: I/O significa Input/output, ou, em Português, E/S (Entrada/Saída)




Arquitetura da solução






Mapeamento dos registos no espaço de endereçamento






Mapeamento dos registos no espaço de endereçamento





Mapeamento dos registos no espaço de endereçamento





Leitura e escrita nos registos dos periféricos

Como nesta solução existe um único barramento que permite aceder a dados e a periféricos, podemos usar as instruções convencionais para aceder aos periféricos:

Acesso a dados na memória e leitura e escrita nos registos dos periféricos

Realizado através de instruções convencionais de leitura e escrita na memória, ex: lb, lh, lw,... ou sb, sh, sw, ...

O ARMv8 e o RISC-V usam *memory-mapped I/O*, embora o mapeamento dos periféricos não seja exatamente o descrito nos slides anteriores.



Interrupções e exceções

Visão geral



- Considere, a título de exemplo, um dos periféricos de entrada mais comuns: o **teclado**
- Um utilizador experiente pressiona, em média, cerca de 10 teclas por segundo.







- Considere, a título de exemplo, um dos periféricos de entrada mais comuns: o **teclado**
- Um utilizador experiente pressiona, em média, cerca de 10 teclas por segundo.





- Ou seja: o periférico (teclado) tem uma nova tecla pronta a ser lida pela processador a cada 0,1 = 10⁻¹ segundos.
- Assumindo que o processador executa a uma frequência de 2 GHz, podemos estimar que cada instrução demora cerca de $1/(2x10^9) = 0.5x10^{-9} = 0.5ns$
- Assim sendo, o processador terá de <u>esperar</u> (sem fazer mais nada útil!) cerca de $10^{-1}/(0.5 \times 10^{-9}) = 2 \times 10^8 = 200$ milhões de ciclos de relógio, entre cada tecla pressionada pelo utilizador.

Entretanto... não há mais nada para fazer???



- Assuma que, para curar uma infecção, uma pessoa tem de tomar um antibiótico de 8 em 8 horas: às 12h (almoço), às 20h (jantar) e às 4h (a meio da noite).
- Como fazer para garantir a toma das 4h (a meio da noite)?





- Assuma que, para curar uma infecção, uma pessoa tem de tomar um antibiótico de 8 em 8 horas: às 12h (almoço), às 20h (jantar) e às 4h (a meio da noite).
- Como fazer para garantir a toma das 4h (a meio da noite)?









- Assuma que, para curar uma infeção, uma pessoa tem de tomar um antibiótico de 8 em 8 horas: às 12h (almoco), às 20h (jantar) e às 4h (a meio da noite).
- Como fazer para garantir a toma das 4h (a meio da noite)?



Uma alternativa melhor será optarmos por fazer outra coisa mais útil (ex: dormir!) e pedir a alguém (ex: despertador) que nos <u>avise</u> que está na hora da toma



... ou seja...

... que nos <u>interrompa</u> a atividade em curso (dormir) para fazermos <u>outra</u> atividade <u>mais urgente</u>





Embora a definição não seja consensual, geralmente denomina-se por:

Interrupção

Evento gerado por uma entidade externa ao processador (ex: um periférico), que requer um processamento especial, e muitas vezes urgente:

- O utilizador carregou no teclado ou mexeu o rato
- 0 utilizador inseriu uma pen USB
- O servidor recebeu um pedido via ethernet (ex: pedido de uma página web)

Exceção


Evento gerado em consequência da execução de uma instrução

- Divisão por zero
- Execução de uma instrução ilegal (ex: a instrução não existe ou não é permitida neste contexto)
- Chamada a uma rotina de SO

Interrupções











Funcionamento: visão geral



- O processador interrompe a normal execução do código para tratar a interrupção/exceção
 - 1. Termina a execução da instrução atual $(1 w \times 10, 0 \times 5)$
 - 2. Chama a sub-rotina que atende a interrupção/exceção
 - Retorna ao ponto inicial, executando a instrução seguinte $(1 w \times 11, 0 (\times 6))$

Na prática, o tratamento da interrupção/exceção pode ser visto como uma chamada a uma rotina específica para tratamento de interrupções.

Contudo, neste caso não existe uma chamada explicita no código à rotina de tratamento de interrupções/exceções, nem é conhecido o ponto do programa onde a rotina é chamada.




Informação

Tratamento de um exceção

x10,x10,1

x0, x1, 0





srai

jalr


- Em alguns casos, a ocorrência de uma exceção impede a normal execução da instrução
- Nesses casos a instrução que está a executar não é terminada, mas suspensa. Assim, o retorno da rotina de tratamento da exceção não é a instrução seguinte, mas a própria instrução.
 - Uma melhor definição seria:

Após o tratamento da rotina de interrupção/exceção, o core retorna à ultima instrução não terminada

- Em alguns casos a ocorrência de uma exceção pode levar à terminação do programa. Exemplos:
 - "Illegal exception" tentativa de execução de uma instrução não existente, não suportada, ou não permitida
 - "**Segmentation fault**" tentativa de acesso a uma zona de dados que ainda não foi alocado ao processo



Funcionamento: visão geral



- A execução da rotina que trata a interrupção/exceção deve ser transparente e (em geral) não interferir com a execução do código principal. Assim, esta <u>não</u> deve:
 - 1. Alterar qualquer registo do processador
 - 2. Alterar a stack (não recebe ou devolve qualquer valor)

Nota: em alguns casos esta regra pode não ser cumprida. Por exemplo: a execução de uma instrução ilegal gera uma exceção que termina a execução do programa



Chamada à rotina de tratamento de interrupções/exceções

- Assim, a chamada à rotina que atende a interrupção deve:
 - 1. **Guardar o endereço de retorno**No caso do RISC-V, o endereço de retorno é guardado no Supervisor Exception Program Counter (SEPC)
 - 2. Colocar o PC a apontar para a primeira instrução da rotina de tratamento de interrupções No caso do RISC-V, o endereço da rotina de tratamento de interrupções é dado pelo registo Supervisor Trap Vector Base Address Register (STVEC)

| Registos alterados (no RISC-V) por uma chamada a uma rotina de tratamento de exceção/interrupção | | | | |
|--|--|--|--|--|
| SEPC | SEPC ←PC+4 | | | |
| PC | PC ←STVEC | | | |
| Outros registos importantes no RISC-V | | | | |
| STVEC | Endereço da rotina de tratamento de interrupções | | | |
| SCAUSE | Causa da exceção | | | |

O registo SCAUSE guarda a causa da interrupção/excepção (e.g., FP divide by zero, exceção gerada pelo utilizador com as instruções ECALL/EBREAK, interrupção externa causada por teclado, rato, USB, etc.)



Estrutura da rotina de tratamento de interrupções/exceções

- A rotina de tratamento de interrupções deve:
 - 1. Salvaguardar na pilha o valor de *TODOS* os registos modificados pela rotina de tratamento de interrupções
 - A convenção do compilador indicada no *RISC-V Reference Guide* não se aplica nas rotinas de tratamento de interrupções/exceções
 - 2. Verificar a causa da interrupção/exceção, consultado o registo SCAUSE
 - 3. Realizar o processamento relativo ao processamento da rotina de interrupções (geralmente corresponde um case switch para cada uma das causas possíveis)
 - 2. Repor o contexto
 - 3. Retornar ao programa original (a saída é efetuada através de uma instrução propria de sret)

sret: PC ← SEPC



Estrutura da rotina de tratamento de interrupções/exceções

 Os registos especiais usados no tratamento de interrupções não são acessíveis de forma normal.

 Estão mapeados numa tabela de registos de Control and Status Registers (CSRs) – ver RISC-V Reference Guide

Exception Handling Registers:

| • | Register | Description | CSR ID |
|---|----------|--------------------------------------|--------|
| • | sepc | Supervisor Exception PC | 0x141 |
| | scause | Supervisor Exception Cause | 0x142 |
| | stvec | Supervisor Trap Vector Base Register | 0x105 |



Tabela de vetores de interrupção/exceção

Existem ainda outros registos auxiliares

sie - supervisor interrupt-enable register

Permite ativar ou desativar todas as interrupções/exceções (global enable) ou apenas ativar/desativar as interrupções/exceções de um periférico específico

Em micro-controladores existe 1 bit para cada periférico (ou classe de periféricos) e 1 bit para o global enable. No RISC-V é um pouco mais complexo, devido ao suporte para Sistemas Operativos (SOs).

sip - supervisor interrupt-pending register

Permite saber se existe uma interrupção ou exceção por atender, mesmo que o atendimento tenha sido desligado (colocando o global enable a zero, ou o enable específico de um periférico a zero).

Geralmente existe 1 bit para cada periférico (ou classe de periféricos)






Tabela de vetores de interrupção/exceção

- Existem ainda outros registos auxiliares
 - sie supervisor interrupt-enable register

Permite ativar ou desativar todas as interrupções/exceções (global enable) ou apenas ativar/desativar as interrupções/exceções de um periférico específico

Em micro-controladores existe 1 bit para cada periférico (ou class No RISC-V é um pouco mais complexo, devido ao suporte para Sis

sip -supervisor interrupt-pending regi

Permite saber se existe uma interrupção ou exceção por atender, global enable a zero, ou o enable específico de um periférico a zer

Geralmente existe 1 bit para cada periférico (ou classe de perifério

Geralmente o sistema define uma prioridade para cada interrupção na eventualidade de haver duas (ou mais) interrupções ativas simultaneamente

o (colocando o






Tabela de vetores de interrupção/exceção

- Existem ainda outros registos auxiliares
 - sstatus supervisor status register

Contém vários bits com a informação do estado do processador, em particular:

- GIE (Global Interrupt Enable) permite mascarar (valor lógico zero) todas as interrupções. Colocar a um para ativar as interrupções
- SPIE (Global Prior Interrupt Enable) contém o valor lógico do bit GIE antes de atendermos a interrupção. Por omissão o valor de GIE é colocado a zero à entrada da rotina de tratamento de interrupções. À saída da rotina (instrução sret), o valor de GIE é colocado com o valor de GPIE.



Tabela de vetores de interrupção/exceção

- Existem ainda outros registos auxiliares
 - sie supervisor interrupt-enable register
 - sip supervisor interrupt-pending register
 - sstatus supervisor status register

| A Causa | | scause | <number></number> | | | | | | | |
|---------------------------|---|--------|---------------------|-------|------|------|------|------|------|------|
| indica o bit respetivo | | stvect | <address></address> | | | | | | | |
| | S | sie | INT31 | • • • | INT5 | INT4 | INT3 | INT2 | INT1 | INT0 |
| | | sip | INT31 | • • • | INT5 | INT4 | INT3 | INT2 | INT1 | INT0 |
| | | status | - | | SPIE | - | - | /-/ | GIE | - |

states the number of the first pending interruption states the address of the Interrupt Service Routine

- 0 Interruptions masked; 1 Interruptions enabled
- 0 No pending interruption; 1 Pending interruption

GIE - Global Interrupt Enable. Set to zero to disable ALL interruptions/exceptions

SIPE - Status of GIE prior to entering the interrupt service routine. Set to zero when entering the interrupt service routine.

Cada bit corresponde a uma CAUSA diferente



Estrutura da rotina de tratamento de interrupções/exceções

Para aceder aos CSRs é preciso usar instruções especiais:

```
xd,csrid,xa
                                 ; xd ← CSR[csrid], CSR[csrid] ← CSR[csrid] & ~xa
csrrc
          xd,csrid,imm2
                                 ; xd \leftarrow CSR[csrid], CSR[csrid] \leftarrow CSR[csrid] & ~imm2
csrrci
          xd,csrid,xa
                                 ; xd \leftarrow CSR[csrid], CSR[csrid] \leftarrow CSR[csrid] | xa
csrrs
csrrsi
          xd,csrid,imm2
                                 ; xd \leftarrow CSR[csrid], CSR[csrid] \leftarrow CSR[csrid] \mid imm2
          xd, csrid, xa; xd \leftarrow CSR[csrid], CSR[csrid] \leftarrow xa
CSTTW
                                 ; xd 		 CSR[csrid], CSR[csrid] 		 imm2
          xd,csrid,imm2
csrrwi
```



Estrutura da rotina de tratamento de interrupções/exceções


Para aceder aos CSRs é preciso usar instruções especiais:

```
; xd ← CSR[csrid], CSR[csrid] ← CSR[csrid] & ~xa
         xd,csrid,xa
csrrc
         xd,csrid,imm2
                               ; xd ← CSR[csrid], CSR[csrid] ← CSR[csrid] & ~imm2
csrrci
```

csrrci x10,id,0b0010

Duas operações:

X10←CSR[id]



Na operação bitwise and: 1 é um elemento neutro, 0 faz clear/reset.

Assim, vamos fazer **clear** dos bits indicados a 1 na palavra original



Estrutura da rotina de tratamento de interrupções/exceções

Para aceder aos CSRs é preciso usar instruções especiais:

```
      csrrs
      xd,csrid,xa
      ; xd ← CSR[csrid], CSR[csrid] ← CSR[csrid] | xa

      csrrsi
      xd,csrid,imm2
      ; xd ← CSR[csrid], CSR[csrid] ← CSR[csrid] | imm2
```

csrrsi x10,id,0b0010

Duas operações:

1) X10←CSR[id] 2) CSR[id] ← CSR[id] | 00..010

Na operação bitwise or: 0 é um elemento neutro, 1 faz set.

Assim, vamos fazer set dos bits indicados a 1

Tratamento de interrupções

Considere que pretende implementar um velocímetro para bicicleta baseado num processador RISC-V, ao qual é acoplado um periférico (SCAUSE=5) que gera uma interrupção sempre que o aro da roda interrompe o sensor ótico.

A. Escreva o código da rotina de tratamento de interrupções que incrementa a variável N_VOLTAS sempre que ocorre uma interrupção

Tratamento de interrupções


```
N VOLTAS:
           .word 0
# rotina de tratamento de interrupções
INT:
            addi
                   sp, sp, -8
                                   # salvaguarda do contexto
                  x10,4(sp)
            SW
                                                   Verifica se é a
                   X11,0(sp)
            SW
                                                 interrupção 5. Se
            # verificar qual a interrupção
                                                não for, segue para
                   x10, scause, x0
            CSTTW
                                                     other_int
            addi x11, x0, 5
                   x10, x11, other int
            bne
            # se for a interrupção 5...
                   x10, N VOLTAS # incrementa
            la
            1w \times 11,0(x10)
                                   # o número
            addi x11,x11,1
                                   # de voltas
                   x11,0(x10)
            SW
            # repõe o contexto e sai
            lw
                   x11,0(sp)
            lw x10,4(sp)
            addi
                   sp, sp, 8
                                    # saída da interrupção
            sret
```

Tratamento de interrupções

Considere que pretende implementar um velocímetro para bicicleta baseado num processador RISC-V, ao qual é acoplado um periférico (SCAUSE=5) que gera uma interrupção sempre que o aro da roda interrompe o sensor ótico.

B. Escreva o código que configura a rotina de tratamento de interrupções

Tratamento de interrupções




Vamos assumir que o programa só realiza a contagem do número de ciclos.

Sempre o número de voltas é um múltiplo de 10, salta para atualiza_display.

```
li
                  sp,0x80000000
MAIN:
           # define a rotina que irá atender as interrupções
           la
                  x10,INT
           csrrw x0, stvec, x10
           # ativa as interrupções
                  x10,0b0100000
           csrrw x0, sie, x10
           csrrsi x0, sstatus, 0b10
           la
                  x10,N VOLTAS
           li x12,10
loop:
           1w \times 11,0(x10)
                  x11, x11, x12
           rem
           bne
                  x11,x0,loop
actualiza display:
           (...)
                  loop
```





X10 X11 X12

X2/SP PC SEPC STVEC SSTATUS

SIE


47


00h: 1i MAIN: sp,0x80000000 # define a rotina que irá atender as interrupções **08h:** la x10,INT **10h:** csrrw x0, stvec, x10# ativa as interrupções 14h: li x10,0b0100000 1Ch: csrrw x0, sie, x10 20h: csrrsi x0,sstatus,0b10 **24h:** la x10,N VOLTAS x12,10 2Ch: 1i loop: **34h**: lw x11,0(x10) **38h:** rem x11,x11,x12 3Ch: bne x11,x0,loop actualiza display: loop


Pseudo-instrução: Necessita de 2 instruções nativas Pseudo-instrução:

Como o imediato é pequeno bastava 1 instrução nativa, mas vamos assumir 2


??h: 🕆











```
MAIN: 00h: li sp,0x8000000
              # define a rotina que irá atender as interrupções
Instrução
         08h: la
                     x10,INT
execut<u>ada</u>
         10h: csrrw x0, stvec, x10
              # ativa as interrupções
         14h: li x10,0b0100000
         1Ch: csrrw x0, sie, x10
         20h: csrrsi x0, sstatus, 0b10
         24h: la x10,N VOLTAS
         2Ch: li x12,10
   loop: 34h: lw x11,0(x10)
         38h: rem x11, x11, x12
         3Ch: bne x11, x0, loop
   actualiza display:
              (...)
         ??h: 🧵
                     loop
```



















X10 N_VOLTAS
X11 0
X12 10

MAIN: 00h: li sp,0x80000000

define a rotina que

08h: la x10, INT

10h: csrrw x0, stvec, x10

ativa as interrupçõe:

14h: li x10,0b0100000

1Ch: csrrw x0, sie, x10

20h: csrrsi x0, sstatus, 0b10

24h: la ____x10, N_VOLTAS

:12,10

Endereço da próxima instrução: a primeira da rotina de tratamento de

interrupções

Endereço de retorno da rotina de tratamento de interrupções

Vamos assumir que durante a execução da instrução no endereço 34h, ocorre uma interrupção externa do periférico 5 (contador de voltas)

Passo 1: terminar a execução da instrução

Passo 2: chamar a rotina de tratamento de interrupções

(11, 0 (x10) Interrupção 5

k11,x0,loop

11, x11, x12

A. Salvaguarda o valor de GIE em SPIE (SPIE ← GIE)

B. Mascara todas as interrupções (GIE ← 0)

SIE $0 \times 0000 \quad 0020$ (SPIE == SSTATUS[5], GIE == SSTATUS[1])



| X10 | N_VOLTAS |
|-----|----------|
| X11 | 0 |
| X12 | 10 |

| | _ | | | | |
|------------|------|--------------|--|--|--|
| X2/SP | | 0x7FFF FFF8 | | | |
| PC | | INT+4 | | | |
| SEPC | | 0x0000 0038 | | | |
| STVEC | | INT | | | |
| SSTATUS | | 0bxxx1x xx0x | | | |
| 9 S | IE [| 0x0000 0020 | | | |

N VOLTAS: .word 0

INT:

PC

Instrução # rotina de tratamento de interrupções executada

sp, sp, -8 # salvaguarda do contexto addi

SW x10,4(sp)X11,0(sp)SW

verificar qual a interrupção

x10, scause, x0 csrrw addi x11, x10, -5

bne x11, x0, other int

se for a interrupção 5...

la x10,N VOLTAS

lw x11,0(x10) # do número addi x11,x11, 1 # de voltas

x11,0(x10)SW


repõe o contexto e sai

lw x11,0(sp)lw x10,4(sp)addi sp, sp, 8

saída da interrupção sret



other int: ...



A ocorrência das instruções pode modificar os valores com endereço menor que SP

Daí as seguintes regras:

- 1. O PUSH de valores para a pilha deve começar sempre pela reserva
- 2. O POP de valores apenas deve modificar o SP depois dos valores terem sido lidos
- 3. Todas as palavras em endereços menores que SP são consideradas lixo

X2/SP 0x8000 0000 PC 0x0000 0038 SEPC STVEC INT 0bx...xx1x xx0x SSTATUS SIF 0x0000 0020 61

N VOLTAS: .word

rotina de tratamento de interrupções



x10,4(sp)X11,0(sp)SW

verificar qual a interrupção

x10, scause, x0csrrw addi x11, x10, -5

bne x11, x0, other int

se for a interrupção 5...

la x10,N VOLTAS

x11,0(x10)# do número l w

addi x11,x11, 1

x11,0(x10)SW

repõe o contexto e sai

7 w x11,0(sp)lw x10,4(sp)addi sp,sp,8

sret

saída da interrupção

de voltas


other int: ...


PC

Instrução

executada







O programa principal resume a execução sem ter qualquer perceção da existência de uma interrupção (com exceção, é claro, de uma possível alteração do valor da variável N_VOLTAS)

Execução do código

O programa fica num loop à espera da ocorrência de uma interrupção.

Se o processador for muito rápido (tipicamente é), o loop ocorre MUITAS vezes antes da variável alterar de estado.

MAIN: 00h: li sp,0x8000000

define a rotina que irá atender as interrupções

08h: la x10,INT

10h: csrrw x0, stvec, x10

ativa as interrupções

14h: li x10,0b0100000

1Ch: csrrw x0, sie, x10

20h: csrrsi x0, sstatus, 0b10

24h: la x10,N VOLTAS

2Ch: li x12,10

loop: **34h:** lw x11,0(x10)

38h: rem x11,x11,x12

3Ch: bne x11, x0, loop

actualiza display:

??h: j loop



Wait for interrupt

TÉCNICO LISBOA

Tratatamento de interrupções


- Geralmente os micro-controladores têm uma instrução de *sleep* até à ocorrência de uma interrupção.
- O sleep pode ser associado a:
 - um evento do temporizador permite que o processador fique em modo *ultra low-power* durante um tempo prédeterminado (ex: sleep for 1s)
 - Um evento de uma interrupção externa permite que o processador fique em espera até à ocorrência de uma interrupção.
- No caso do RISC-V existe uma instrução de WFI (wait for interrupt).
- Em aplicações com Sistema Operativo, o sleep é implementado tirando o processo de execução

Wait for interrupt





Em aplicações com Sistema Operativo, o "sleep" é implementado tirando o processo de execução





Preempsão: o tempo que o SO deu ao processo para executar chegou ao final.

- O processo sai de execução e vai para uma fila de espera.
- O SO retira um processo da fila de espera (pode ser o mesmo) e coloca-o em execução.



Wait for Interrupt: O processo informa o SO que está à espera de um evento externo. O SO coloca o processo a "dormir". Quando a interrupção chegar, o processo acorda e vai para a fila de espera. Eventualmente, o mecanismo de preempsão irá colocar o processo novamente em execução.




Tabela de vetores de interrupção/exceção



Tratamento de interrupções e exceções

- O RISC-V permite também o uso de uma tabela de vetores de interrupções.
- Nesse caso, o registo stvec guarda a base para a tabela de vectores de interrupções
- Cada entrada na tabela deve conter um jump para a rotina de tratamento de interrupções

VANTAGEM:


 Existe uma rotina de tratamento de interrupções para cada tipo de interrupção/periférico diferente

| | | FFFF FFFF FFFF FFFFh |
|--------------------------------------|-----------------------|----------------------|
| | | |
| Espaço para 4B, i.e., 1 instrução | INT 3: jal x0,int3 | stvec+3x4 |
| Espaço para 4B, i.e., 1 instrução | INT 2: jal x0,int2 | stvec+2x4 |
| Espaço para 4B, i.e., 1 instrução | INT 1: jal x0,int1 | stvec+1x4 |
| Espaço para 4B, i.e., 1 instrução | INT 0: jal x0,int0 | stvec+0x4 |
| | | 0000 0000 0000 0000h |

Níveis de privilégio



- O RISC-V suporta diferentes níveis de privilégio
 - 0 User (U): aplicações
 - 1 Supervisor (S): Camadas menos críticas do SO
 - 2 Hypervisor (em definição)
 - 3 Machine (M): Acesso total ao processador



- Diferentes modos de previlégio têm acesso a instruções diferentes:
 - A generalidade das instruções definidas em ACOM são de nível U
 - O acesso aos registos especiais (CSRs) em geral só é permitido em níveis mais baixos (mais previlégios)
 - Em alguns casos, a configuração de registos especiais tem de ser realizada chamando uma função de sistema operativo (realizado através da geração de uma exceção).
- A acesso aos periféricos geralmente está restrito aos níveis de privilégio superiores
- Os mecanismos de gestão e tratamento de interrupções são definidos por camadas
 - Interrupções ao nível de user (registos uepc, ucause, utvec, ...)
 - Interrupções ao nível de supervisor (registos sepc, scause, stvec, ...)
 - Interrupções ao nível de machine (registos mepc, mcause, mtvec, ...)

Invocação manual de uma interrupção/exceção



- As instruções ecall e ebreak permitem a transferência do controlo de execução para o sistema operativo (SO).
- O processo é efetuado através da geração de uma exceção:
 - No caso da instrução ecall, a identificação da exceção (identificado no registo SCAUSE) é passado pelo registo x17=a7
 - No caso da instrução ebreak, a causa será sempre a introdução de um ponto de paragem no programa (usado pelos *debuggers*)

Exemplo:

```
# saída do programa # Chama o debugger (e.g., gdb)
li a7,10 ebreak
```

Invocação manual de uma interrupção/exceção



- As instruções ecall e ebreak permitem a transferência do controlo de execução para o sistema operativo (SO).
- O processo é efetuado através da geração de uma exceção:
 - No caso da instrução ecall, a identificação da exceção (identificado no registo SCAUSE) é passado pelo registo x17=a7
 - No caso da instrução ebreak, a causa será sempre a introdução de um ponto de paragem no

progra O equivalente nos vossos computadores é a instrução: **Exemplo:** (call exception #3: breakpoint) # saída do a7,10

```
# Chama o debugger (e.g., qdb)
ebreak
```

li

ecall