




Desenho do processador


Revisão do capítulo anterior







Funcionamento em pipeline com caminhos de forwarding e predição de salto




As unidades funcionais podem ser implementadas com pipeline, e cada uma, com um número de estágios diferente



Unidade funcional	#ciclos
Unidade lógica	1
Unidade de deslocamento	1
Somador/subtrator(inteiros)	1
Multiplicador	3
Divisor(inteiro/FP)	20
Somador/subtrator(FP)	3
Multiplicador(FP)	4






Unidade funcional	#ciclos
Unidade lógica	1
Unidade de deslocamento	1
Somador/subtrator(inteiros)	1
Multiplicador	3
Divisor(inteiro/FP)	20
Somador/subtrator(FP)	3
Multiplicador(FP)	/1




- Duas memórias?
- Leitura assíncrona com baixa latência?






- Duas memórias? Geralmente, existe apenas uma memória principal (memória RAM)!
- Leitura assíncrona com baixa latência? Latência demasiado grande (~100 ciclos)!





- Duas caches (pequenas → baixa latência) que ligam à mesma memória principal
- Cada cache contém apenas um subconjunto das instruções ou dados





Hierarquia de memória



Duas caches (pequenas - baixa latência) que ligam à mesma memória principal

Cada cache contém apenas um subconjunto das instruções ou dados





Hierarquia de memória




- Duas caches (pequenas → baixa latência) que ligam à mesma memória principal
 - Embora as caches sejam de dimensão reduzida (valores típicos 32kB a 64kB), a latência é ainda assim demasiado grande para suportar frequências de funcionamento muito altas. Assim, o acesso à cache é tipicamente partido em 3-4 ciclos (i.e., para o caso de uma latência de 3 ciclos, o pipeline tem mais estágios correspondentes a IF1,IF2,IF3 e MEM1,MEM2,MEM3).
- Cada cache contém apenas um subconjunto das instruções ou dados
 - Se os dados que queremos consultar estiverem em cache, não é preciso pagar o "custo" de consultar o nível superior, ou a memória RAM






Como as cache L1 têm uma dimensão reduzida, geralmente os sistemas contêm uma hierarquia com 2 a 3 níveis de cache (ex: L1, L2, L3). A cache L1 é a de menor dimensão e menor latência, portanto mais próxima do processador



Princípio de funcionamento




- Quando o processador precisa de um dado, faz o pedido à cache
 - Se os dados estiverem na cache, devolve-os imediatamente



Se os dados NÃO estiverem na cache, faz o pedido à memória


Quando o nível seguinte devolver os dados,



Hierarquia de memória:

CORE 0	CORE 1	CORE 2	CORE 3	
L1-I L1-D	L1-I L1-D	L1-I L1-D	L1-I L1-D	
L2	L2	L2	L2	
L3				
1				
DDR Memory				

Visão do core:







Princípio da localidade

Princípio da localidade



Localidade temporal:

Se acedermos (leitura ou escrita) a um endereço A, é provável que num futuro próximo necessitemos de aceder novamente ao mesmo endereço

E.g., sequência de instruções em ciclos e acessos frequentes a estruturas de dados

Localidade espacial:

Se acedermos (leitura ou escrita) a um endereço A, é provável que num futuro próximo necessitemos de aceder aos endereços adjacentes a A, i.e., A-1, A+1, A+2, ...

E.g., execução de código (sequência de instruções, na ausência de saltos), ou acessos a elementos num vetor ou outra estrutura de dados

Regra 90/10

Um programa passa 90% do tempo a executar 10% das instruções.

Exploração da localidade temporal




Localidade temporal:

Se acedermos (leitura ou escrita) a um endereço A, é provável que num futuro próximo necessitemos de aceder novamente ao mesmo endereço

E.g., sequência de instruções em ciclos e acessos frequentes a estruturas de dados



Quando acedemos ao dado/instrução no endereço A, já que temos de pagar o custo de o ir buscar à memória RAM, mais vale armazená-lo em memória cache.



FIRST ACCESS:

Data access time: ~100 cycles

Exploração da localidade temporal




Localidade temporal:

Se acedermos (leitura ou escrita) a um endereço A, é provável que num futuro próximo necessitemos de aceder novamente ao mesmo endereço

E.g., sequência de instruções em ciclos e acessos frequentes a estruturas de dados



Quando acedemos ao dado/instrução no endereço A, já que temos de pagar o custo de o ir buscar à memória RAM, mais vale armazená-lo em memória cache.



FOLLOWING ACCESS:

Data access time: ~3 cycles

Exploração da localidade espacial




Localidade espacial:

Se acedermos (leitura ou escrita) a um endereço A, é provável que num futuro próximo necessitemos de aceder aos endereços adjacentes a A, i.e., A-1, A+1, A+2, ...

E.g., execução de código (sequência de instruções, na ausência de saltos), ou acessos a elementos num vetor ou outra estrutura de dados



Quando acedemos ao dado/instrução no endereço A, já que temos de pagar o custo de o ir buscar à memória RAM, mais vale trazer também alguns dados/instruções contíguas.



FIRST ACCESS:

Data access time: ~100 cycles

Exploração da localidade espacial




Localidade espacial:

Se acedermos (leitura ou escrita) a um endereço A, é provável que num futuro próximo necessitemos de aceder aos endereços adjacentes a A, i.e., A-1, A+1, A+2, ...

E.g., execução de código (sequência de instruções, na ausência de saltos), ou acessos a elementos num vetor ou outra estrutura de dados



Quando acedemos ao dado/instrução no endereço A, já que temos de pagar o custo de o ir buscar à memória RAM, mais vale trazer também alguns dados/instruções contíguas.



FOLLOWING ACCESS:


Data access time: ~3 cycles




Princípio de funcionamento da cache



- Na prática, a cache mapeia os endereços da memória RAM (ex: 16GB) num conjunto limitado de entradas (ex: 1024 entradas)
- Naturalmente, este mapeamento dá origem a que múltiplas entradas da memória RAM correspondam à mesma entrada na cache.






Principio de funcionamento da cache




- Na prática, a cache mapeia os endereços da memória RAM (ex: 16GB) num conjunto limitado de entradas (ex: 1024 entradas)
- Naturalmente, este mapeamento dá origem a que múltiplas entradas da memória RAM correspondam à mesma entrada na cache.
- Assim, para além de ser necessário guardar na cache os **dados**, é ainda preciso guardar uma **etiqueta** (TAG) que permite identificar se uma entrada na cache corresponde ao endereço pedido (A), ou a outro endereço (ex: A2, A3, A4, ...)
- Para explorar a localidade espacial, os blocos de dados na cache têm uma dimensão igual ou superior à das palavras do processador (i.e., ≥4B para RV32, ≥8B para RV64)

- Assim, uma cache corresponde a uma (ou mais) tabelas (designadas por vias), cada uma com os seguintes campos:
 - Bloco de dados → sequência de palavras de dados, correspondentes a endereços consecutivos em memória
 - TAG → etiqueta para confirmação do endereço
 - V → campo binário para identificar se a entrada é válida (V=1) ou inválida (V=0)
 - CTRL → sinais de controlo auxiliares (estudados posteriormente)




- Casos particulares:
 - Cache de Mapeamento Direto:
 Apenas uma via, mas com múltiplas entradas (linhas)
 - Cache associativa
 N Vias, cada uma com múltiplas linhas.
 A organização de cada uma das N vias é idêntica
 - Cache completamente associativa
 Múltiplas vias, mas cada uma contendo apenas uma
 linha



- Para realizar a tradução entre o endereço de memória (A) e localização na cache, é necessário:
 - 1. Escolher a entrada na(s) tabela(s), i.e., **INDEX**O índice (ou INDEX) funciona como "endereço" na cache
 - 2. Verificar se a entrada é válida, i.e., se V=1
 - 3. Verificar se a entrada corresponde ao endereço pedido, i.e., confirmar o valor da **TAG**
 - 4. (se 2 e 3 forem verdadeiro → HIT) ler a palavra pedida a partir da cache, sendo o primeiro byte indicado pelo valor de OFFSET


Nota: em caches associativas (i.e., quando o número de vias N >1), é necessário verificar se os pontos 2 e 3 são verdadeiros em alguma das N vias, e devolver a palavra (a partir do valor de OFFSET) dessa via. Por definição, o valor do endereço de memória A só pode estar numa única via.



INDEX


Mapeamento dos dados na cache

- Quando o processador precisa de um dado (ou instrução), faz o pedido à cache L1-D (ou L1-I)
- De acordo com a estrutura da cache L1-D (ou L1-I), esta decompõe a palavra de endereço em TAG, INDEX, OFFSET (na figura WORD SELECT)





- Quando o processador precisa de um dado (ou instrução), faz o pedido à cache L1-D (ou L1-I)
- De acordo com a estrutura da cache L1-D (ou L1-I), esta decompõe a palavra de endereço em TAG, INDEX, OFFSET (na figura WORD SELECT)




TAG matches

(Data Word validity)


Mapeamento dos dados na cache

 O INDEX (índice) é usado para determinar a linha da cache que devemos consultar



Mapeamento dos dados na cache

- 0 INDEX (índice) é usado para determinar a linha da cache que devemos consultar
- A **TAG** (etiqueta) valida se os dados/instruções na cache correspondem ao endereço indicado
 - Há múltiplos endereços mapeados na mesma linha
- O bit de validade (**V**) indica se a linha é válida



Address N bits TAG INDEX WORD SELECT


Mapeamento dos dados na cache

mesma linha

- 0 INDEX (índice) é usado para determinar a linha da cache que devemos consultar
- A **TAG** (etiqueta) valida se os dados/instruções na cache correspondem ao endereço indicado

 Há múltiplos endereços mapeados na
- O bit de validade (**V**) indica se a linha é válida


O conjunto de N bits correspondentes ao conjunto dos campos INDEX+OFFSET definem um deslocamento dentro de um **espaço de memória** de 2^N endereços:






Mapeamento dos dados na cache

- 0 INDEX (índice) é usado para determinar a linha da cache que devemos consultar
- A **TAG** (etiqueta) valida se os dados/instruções na cache correspondem ao endereço indicado
 - Há múltiplos endereços mapeados na mesma linha
- O bit de validade (V) indica se a linha é válida



Mapeamento dos dados na cache


- Quando o processador precisa de um dado (ou instrução), faz o pedido à cache L1-D (ou L1-I)
- De acordo com a estrutura da cache L1-D (ou L1-I), esta decompõe a palavra de endereço em TAG, INDEX, OFFSET (na figura WORD SELECT)



Acesso em Pipeline

(com 3 estágios)





Decomposição da palavra de endereço

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B


EXERCÍCIO #1

Decomposição da palavra de endereço

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B




Decomposição da palavra de endereço

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:


- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B



Decomposição da palavra de endereço

Considere uma cache L1 para um processador com ISA RV32G


- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B



Decomposição da palavra de endereço

Considere uma cache L1 para um processador com ISA RV32G


- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B



Decomposição da palavra de endereço


Considere uma cache L1 para um processador com ISA RV32G

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B



Considere uma cache L1 para um processador com ISA RV32G


- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B



31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Estatística de acesso à cache



Define-se a taxa de sucesso no acesso à cache (HIT RATE) como:

$$HIT\ RATE\ = \frac{\#HITS}{\#ACESSOS}$$

De forma análoga, define-se o MISS RATE como:

$$MISS\ RATE = \frac{\#MISSES}{\#ACESSOS}$$

Note-se que:

$$MISS\ RATE = 1 - HIT\ RATE$$

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

EXERCÍCIO #2

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

Para a resolução do exercício, admita que o primeiro elemento do vetor encontra-se no endereço 400h, i.e., Vector=0x400

Vector:

. double

li.

x10,512 x11, Vector

la

addi x12, x10, -1

slli

x12, x12, 3x11,x11,x12

st of values>

add fcvt.d.w

f0,x0x10, x0, fim

loop:

fld

ble

f1,0(x11)f0,f0,f1

addi

addi

fadd.d

x11,x11,-8 x10, x10, -1

fim:

bat x10, x0, loop

Nota: existem duas caches L1:

- L1-I para instruções
- L1-D para dados

Assim, para o acesso aos dados podemos ignorar o acesso às instruções



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

Para a resolução do exercício, admita que o primeiro elemento do vetor encontra-se no endereço 400h, i.e., Vector=0x400

X10 = 512 X1 1= 0x13F8 X12 = 4088 = 0xFF8 X13 = 0	\Rightarrow	100

Vector:	.double	<list of="" values=""></list>
	li	x10,512
	la	x11,Vector
	addi	x12,x10,-1
	slli	x12,x12,3
	add	x11,x11,x12
	fcvt.d.w	f0,x0
	fcvt.d.w ble	f0,x0 x10,x0,fim
loop:		•
loop:	ble	x10,x0,fim
loop:	ble	x10,x0,fim f1,0(x11)
loop:	ble fld fadd.d	x10,x0,fim f1,0(x11) f0,f0,f1

fim:



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

Para a resolução do exercício, admita que o primeiro elemento do vetor encontra-se no endereço 400h, i.e., Vector=0x400

Acede ao endereço 0x13F8:

 TAG
 INDEX
 OFFSET

 00...00
 0001
 0011
 111
 1
 1000



loop:

ρ:

Vector:

. double

li.

la

addi

slli

add

ble

fld

bat

fcvt.d.w

st of values>

x11, Vector

x12, x10, -1

x12, x12, 3

f0,x0

x11,x11,x12

x10, x0, fim

x10, x0, loop

f1.0(x11)

x10,512

fadd.d f0,f0,f1

addi x11,x11,-8

addi x10,x10,-1

fim:

Vamos aceder à linha 9Fh.

Assumindo a cache inicialmente vazia, i.e., o bit de validade (V) é zero em todas as linhas, vamos ter um MISS!



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Estado inicial da cache:



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Estado inicial da cache:



31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1




Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Estado da cache:






Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

Para a resolução do exercício, admita que o primeiro elemento do vetor encontra-se no endereço 400h, i.e., Vector=0x400



fim:

X10 = 511

X11 = 0x13F0



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

Para a resolução do exercício, admita que o primeiro elemento do vetor encontra-se no endereço 400h, i.e., Vector=0x400

Acede ao endereço 0x13F0:

INDEX TAG OFFSET 00...00 0001 0011 1111 0000



loop:

Vector:

. double

lί

la

addi

slli

add

ble

bat

fcvt.d.w

fadd.d

fld f1.0(x11)

st of values>

x11, Vector

x12, x10, -1

x12, x12, 3

f0,x0

x11,x11,x12

x10, x0, fim

x10, x0, loop

x10,512

f0,f0,f1 addi x11,x11,-8

addi x10, x10, -1

fim:

Como esta entrada foi preenchida com o último acesso, vamos ter um HIT.


Vamos novamente aceder à linha 9Fh.

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Estado da cache:





Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

Para a resolução do exercício, admita que o primeiro elemento do vetor encontra-se no endereço 400h, i.e., Vector=0x400

Vector:	.double	<list of="" values=""></list>
	li	x10,512
	la	x11,Vector
	addi	x12,x10,-1
	slli	x12,x12,3
	add	x11,x11,x12
	fcvt.d.w	f0,x0
	ble	x10,x0,fim
loop:	fld	f1,0(x11)
	fadd.d	f0,f0,f1
	addi	x11,x11,-8
	addi	x10,x10,-1
	bgt	x10,x0,loop
۲.		

fim:

X0 = 510

X1 = 0x13E8



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

Para a resolução do exercício, admita que o primeiro elemento do vetor encontra-se no endereço 400h, i.e., Vector=0x400

Acede ao endereço 0x13E8:

TAG INDEX OFFSET 00...00 0001 0011 1110 1000



loop:

fadd.d

Vamos aceder novamente à linha 9Fh.

Como esta entrada já foi preenchida vamos ter um HIT.

Vector:

. double

st of values>

x11, Vector

x10,512

li.

la

addi

x12, x10, -1x12, x12, 3

slli

x11,x11,x12

add

f0,x0

fcvt.d.w

ble x10, x0, fim

fld f1.0(x11)

f0,f0,f1

addi x11,x11,-8

addi x10, x10, -1

bat x10, x0, loop

fim:




Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Estado da cache:



31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

Para a resolução do exercício, admita que o primeiro elemento do vetor encontra-se no endereço 400h, i.e., Vector=0x400

Vector:	.double	st of values>
	li	x10,512
	la	x11,Vector
	addi	x12,x10,-1
	slli	x12,x12,3
	add	x11,x11,x12
	fcvt.d.w	f0,x0
	ble	x10,x0,fim
loop:	fld	f1,0(x11)
	fadd.d	f0,f0,f1
	addi	x11,x11,-8
	addi	x10,x10,-1
	bgt	x10,x0,loop

مامييات

1:-- --------

fim:

X10 = 509

 $X11 = 0 \times 13 = 0$

7700+070



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

Para a resolução do exercício, admita que o primeiro elemento do vetor encontra-se no endereço 400h, i.e., Vector=0x400

Acede ao endereço 0x13E0:

TAG INDEX OFFSET 00...00 0001 0011 1110 0000



loop:

Vector:

. double

li.

la

addi

slli

add

ble

fld

fcvt.d.w

st of values>

x11, Vector

x12, x10, -1

x12, x12, 3

f0,x0

x11,x11,x12

x10, x0, fim

f1.0(x11)

x10,512

fadd.d f0,f0,f1 addi x11,x11,-8

addi x10, x10, -1

bat x10, x0, loop

fim:

Vamos aceder novamente à linha 9Fh.

Como esta entrada já foi preenchida vamos ter um HIT.




Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Estado da cache:



31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0




Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

Para a resolução do exercício, admita que o primeiro elemento do vetor encontra-se no endereço 400h, i.e., Vector=0x400



. double

fim:

X10 = 508

X11 = 0x13D8

Vector:



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

Para a resolução do exercício, admita que o primeiro elemento do vetor encontra-se no endereço 400h, i.e., Vector=0x400

Acede ao endereço 0x13D8:

TAG INDEX OFFSET 00...00 0001 0011 1101 1000

Vamos aceder a uma linha diferente. i.e., linha 9Eh.

Como esta entrada ainda não foi preenchida vamos ter um MISS.

Vector:

. double

st of values>

x10,512

x11, Vector

x12, x10, -1

x12, x12, 3

f1.0(x11)

li.

la

addi

slli

x11,x11,x12 add

fcvt.d.w f0,x0

ble

x10, x0, fim

loop:

fld

fadd.d

f0,f0,f1 x11,x11,-8

addi

addi x10, x10, -1

bat x10, x0, loop

fim:




Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Estado da cache antes do acesso ao endereço 13D8h:






Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Estado da cache após o acesso ao endereço 13D8h:



Considere uma cache I 1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

Para a resolução do exercício, admita que o primeiro elemento do vetor encontra-se no endereço 400h, i.e., Vector=0x400

Vector:

li.

. double

x10,512

st of values>

la x11, Vector addi x12, x10, -1

slli x12, x12, 3

x11,x11,x12 add fcvt.d.w f0,x0

ble x10, x0, fim

fld f1.0(x11)

fadd.d f0,f0,f1

> addi x11,x11,-8

addi x10, x10, -1


bat x10, x0, loop

fim:

loop:

Acesso aos endereço 0x13D0, 0x13C8, 0x13C0: TAG INDEX OFFSET

00...00 0001 0011 1101 1000



INDEX OFFSET TAG 0001 0011 1101 1000 00...00

TAG			INDEX		<u> </u>	<u>FSET</u>
0000	0	001	0011	110	1	1000

Vamos ter **HIT** (sempre a mesma linha)




Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Estado da cache após o acesso ao endereço 13D8h:



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso aos dados para o troço de código indicado.

A taxa de sucesso (HIT RATE):

$$HIT\ RATE\ = \frac{\#HITS}{\#ACESSOS}$$

- Acesso a um vetor com 512 posições
- No primeiro acesso temos um MISS
- Nos 3 seguintes temos um HIT
- A padrão repete-se em múltiplos de 4

$$\#ACESSOS = 512$$

$$#HITS = 3 \times \frac{512}{4} = 384$$

$$HIT\ RATE\ (HR)\ = \frac{384}{512} = \frac{3}{4} = 75\%$$

$$MISS\ RATE = 1 - HR = 1/4 = 25\%$$

Vector: . double st of values>

li.

fcvt.d.w

addi
$$x10, x10, -1$$

fim:



Tempo (latência) médio de acesso aos dados



 No acesso aos dados, primeiro consulta-se a cache, se houver um MISS consultamos o nível seguinte.

Para um sistema com apenas um nível de cache obtém-se:

$$T_{Acesso} = T_{L1} + MR_{L1} \times T_{RAM}$$

Onde

 MR_{L1} corresponde ao MISS RATE da cache (L1)

Tempo (latência) médio de acesso aos dados



Sistemas hierárquicos com vários níveis de cache

 No acesso aos dados, primeiro consulta-se a cache, se houver um MISS consultamos o nível seguinte.

Para um sistema com 2 níveis de cache:

$$T_{Acesso} = T_{L1} + MR_{L1} \times (T_{L2} + MR_{L2} \times T_{RAM})$$

Onde

 MR_{L1} , MR_{L2} corresponde ao MISS RATE das caches L1 e L2

Tempo (latência) médio de acesso aos dados



Sistemas hierárquicos com vários níveis de cache

 No acesso aos dados, primeiro consulta-se a cache, se houver um MISS consultamos o nível seguinte.

Para um sistema com 3 níveis de cache:

$$T_{Acesso} = T_{L1} + MR_{L1} \times \left(T_{L2} + MR_{L2} \times (T_{L3} + MR_{L3} \times T_{RAM})\right)$$

Onde

 MR_{L1} , MR_{L2} , MR_{L3} corresponde ao MISS RATE das caches L1, L2 e L3

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

EXERCÍCIO #3

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine o tempo médio de acesso aos dados

Para a resolução do exercício, admita:

- 1. Um sistema com apenas 1 nível de cache
- 2. A latência de acesso à cache L1 é de 2,5 ns
- 3. A latência de acesso à memória principal é de 100 ns
- 4. O processador opera a uma frequência de 1GHz

Vector:

. double

li x10,512 la x11, Vector

addi x12, x10, -1

sll

x12, x12, 3

st of values>

add

fcvt.d.w

f0,x0

x11,x11,x12

ble x10, x0, fim

loop:

fld

f1,0(x11)

fadd.d addi

addi

f0,f0,f1 x11,x11,-8

x10, x10, -1

fim:

bat x10, x0, loop



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para32KB
- Linhas com 32B

Determine o tempo médio de acesso aos dados

Para a resolução do exercício, admita:

- 1. Um sistema com apenas 1 nível de cache
- 2. A latência de acesso à cache L1 é de 2,5 ns
- 3. A latência de acesso à memória principal é de 100 ns
- 4. O processador opera a uma frequência de 1GHz

$$T_{CLK} = \frac{1}{1GHz} = 1ns$$

$$_{1} = \left[\frac{2,5ns}{2}\right] = \left[\frac{2,5ns}{2}\right] = 3$$

$$Lat_{L1} = \left\lceil \frac{2,5ns}{T_{CLK}} \right\rceil = \left\lceil \frac{2,5ns}{1ns} \right\rceil = 3 \ ciclos$$

$$Lat_{RAM} = \left[\frac{100ns}{T_{CLK}}\right] = \left[\frac{100ns}{1ns}\right] = 100 \ ciclos$$

	li	x10,512
	la	x11,Vector
	addi	x12,x10,-1
	sll	x12,x12,3
	add	x11,x11,x12
	C . 1	
	fcvt.d.w	f0,x0
	ble	f0,x0 x10,x0,fim
loop:		•
loop:	ble	x10,x0,fim
loop:	ble fld	x10,x0,fim f1,0(x11)
loop:	ble fld fadd.d	x10,x0,fim f1,0(x11) f0,f0,f1

bat

. double

st of values>

x10, x0, loop

fim:

Vector:

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine o tempo médio de acesso aos dados

Para a resolução do exercício, admita:

- 1. Um sistema com apenas 1 nível de cache
- 2. A latência de acesso à cache L1 é de 2,5 ns
- 3. A latência de acesso à memória principal é de 100 ns
- 4. O processador opera a uma freguência de 1GHz

$$Lat_{Acesso} = Lat_{L1} + MR_{L1} \times Lat_{RAM}$$

$$Lat_{Acesso} = 3 + 0.25 \times 100 = 28\ ciclos$$

$$T_{Acesso} = Lat_{Acesso} \times T_{CLK} = 28 \times 1ns = 28ns$$

Vector:

li.

. double

x10,512 l a x11, Vector

addi x12, x10, -1

sll add x12, x12, 3x11,x11,x12

st of values>

fcvt.d.w

f0,x0

ble

x10, x0, fim

loop:

fld fadd.d f1,0(x11)f0,f0,f1

addi

x11,x11,-8

addi

x10, x10, -1

bgt x10, x0, loop

fim:



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine o tempo médio de acesso aos dados

Para a resolução do exercício, admita:

- 1. Um sistema com apenas 1 nível de cache
- 2. A latência de acesso à cache L1 é de 2,5 ns
- 3. A latência de acesso à memória principal é de 100 ns
- 4. O processador opera a uma frequência de 1GHz

COM cache:

 $T_{Acesso} = Lat_{Acesso} \times T_{CLK} = 28 \times 1ns = 28ns$

SEM cache (só com mem. principal):

 $T_{Acesso} = Lat_{Acesso} \times T_{CLK} = 100 \times 1ns = 100ns$

ou seja: neste caso, a cache proporciona uma aceleração de cerca de 100/28=3,57 vezes!!!

Vector:

li.

l a

. double

x10,512

st of values>

x11, Vector

x12, x12, 3

addi x12,x10,-1

sll

add x11,x11,x12

add fcvt.d.w

fcvt.d.w f0,x0ble x10,x0,fim

loop:

fld f1,0(x11) fadd.d f0,f0,f1

addi

addi

i x11,x11,-8 i x10,x10,-1

bgt x10,x0,loop



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

EXERCÍCIO #4

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine se existe alguma vantagem em introduzir uma cache L2, com uma latência de 10 ciclos de relógio.

Considere que o miss rate na cache L2 é de 50%.

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine se existe alguma vantagem em introduzir uma cache L2, com uma latência de 10 ciclos de relógio.

Considere que o miss rate na cache L2 é de 50%.

$$Lat_{Acesso} = Lat_{L1} + MR_{L1} \times (Lat_{L2} + MR_{L2} \times Lat_{RAM})$$

= 3 + 0.25 \times (10 + 0.5 \times 100) = 18 ciclos

No acesso aos dados perdem-se (em media) menos 10 ciclos!

Nota: para um acesso individual, sempre que há um miss, perdem-se mais 10 ciclos. Contudo, em média, a introdução da cache é vantaiosa, iá que:

- 50% das vezes dá miss, perdem-se mais 10 ciclos ⊗
- 50% das vezes dá hit, perdem-se menos 90 ciclos ©



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

EXERCÍCIO #5

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso às instruções para o troço de código indicado.

N:
Ve

.word
ctor: .double

512 < list of values>

lw x10,N
la x11,Vector

addi x12,x10,-1

add x11,x11,x12

fcvt.d.w f0,x0

ble x10, x0, fim

loop:

fld

fadd.d

sll

f0,f0,f1

f1,0(x11)

x12, x12, 3

addi x11,x11,-8

addi x10,x10,-1

bgt x10,x0,loop


fim:

TÉCNICO LISBOA

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Netermine a taya de sucesso no

Determine a taxa de Sucesso no		IV •	. WOLA	JIZ			
acesso às instruções para o troço de	!	Vector:	.double	<list of="" values=""></list>			
código indicado.		Address					
	00h		lw	x10,N			
Acede ao endereço 00h:	08h		la	x11,Vector			
TAG INĎEX OFFSET	10h		addi	x12,x10,-1			
0000 0 <mark>000 0000 000</mark> 0 0000	14h		sll	x12,x12,3			
	18h		add	x11,x11,x12			
Assumindo a cache inicialmente	1Ch		fcvt.d.w	f0,x0			
vazia, vamos ter um MISS!	20h		ble	x10,x0,fim			
Preenchemos a linha 0 da cache	24h	loop:	fld	f1,0(x11)			
Freelichemos a lillia o da cache			fadd.d	f0,f0,f1			
	2Ch		addi	x11,x11,-8			
			addi	x10,x10,-1			
	34h		bgt	x10,x0,loop			

N :

.word


512



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B





Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no 512 N: .word acesso às instruções para o troço de Vector: . double st of values> código indicado. **Address** MISS / HIT 00h lw x10,N HIT / HIT 08h la x11, Vector Os próximos 7 acessos vão dar HIT HIT 10h addi x12, x10, -1HIT 14h sll x12, x12, 3HIT 18h add x11,x11,x12 HIT 1Ch fcvt.d.w f0,x020h ble x10, x0, fim24h loop: fld f1,0(x11)

fim:

fadd.d

addi

addi

bat

f0,f0,f1

x11, x11, -8

x10, x10, -1

x10, x0, loop

28h

2Ch


30h

34h

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B






Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Estado da cache L1-l após acesso ao endereço 20h:



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para32KB
- Linhas com 32B

Determine a taxa de 3dee330 no			IA •	·WOLG	512
-	acesso às instruções para o troço de		Vector:	.double	t of values>
código indicado.		Addre	ss		
	MISS / HIT	00h		lw	x10,N
Os próximos acessos vão	HIT / HIT	08h		la	x11,Vector
dar HIT	HIT	10h		addi	x12,x10,-1
Carra a acaba iá catá mracha	HIT	14h		sll	x12,x12,3
Como a cache já está preend as próximas iterações do cid	HII	18h		add	x11,x11,x12
vão dar sempre HIT	HIT	1Ch		fcvt.d.w	f0,x0
Nota: isto só acontece porque nestes exemplos as linhas nunca saem da cach	MISS ne	20h		ble	x10,x0,fim
'	HIT	24h	loop:	fld	f1,0(x11)
	HIT	28h		fadd.d	f0,f0,f1
	HIT	2Ch		addi	x11,x11,-8
	HIT	30h		addi	x10,x10,-1
	HIT	34h		bgt	x10,x0,loop

N:

512

.word

Determine a taxa de sucesso no



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 32KB
- Linhas com 32B

Determine a taxa de sucesso no acesso às instruções para o troço de código indicado.

.word

512

Vector:

. double

st of values>

Address

N:

Preâm	bu	lo:

- 2 MISS, 7 HITs, 9 Acessos

MISS / HIT

00h 08h ٦w

la x11, Vector

x10,N

Ciclo:

- 5 HITs, 5 Acessos

HIT / HIT HIT

10h 14h

sll

addi x12, x10, -1

Total:

- 2 MISS

- 5x512 HITs

- 2+5x512 Acessos

HIT MISS

HIT

HIT

20h

18h

1Ch

add x11,x11,x12 fcvt.d.w

f0,x0

24h

loop:

ble fld

x10, x0, fimf1.0(x11)

x12, x12, 3

28h

fadd.d

f0,f0,f1 addi x11,x11,-8

2Ch HIT

30h

addi

x10, x10, -1

HIT

34h

bat x10, x0, loop

fim:

HIT RATE (HR) =
$$\frac{2567}{2569}$$
 = 99.92%
MISS RATE (MR) = $\frac{2}{2569}$ = 0.08% = 1

$$SSRATE(MR) = \frac{1}{25}$$

MISS RATE (MR) = $\frac{2}{2569}$ = 0.08% = 1 – HR

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 4KB
- Linhas com 16B

EXERCÍCIO #6

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 4KB
- Linhas com 16B

Admita os seguintes endereços para a localização dos vetores VA e VB:

$$VA = &(VA[0]) = 1000h$$

 $VB = &(VB[0]) = 2000h$

E ainda as seguintes latências de acessos aos dados:

Latência da L1 = 4 ciclos Latência da DRAM = 50 ciclos

- 1. Determine a taxa de sucesso no acesso aos <u>dados</u> para o troço de código indicado.
- 2. Determine o tempo médio de acesso aos dados

VA: .word <list of values>
VB: .word <list of values>

x12, VB addi x13, x10, -1sll x13,x13,2 x14,x11,x13 add add x15, x12, x13x16,x0 ble x10, x0, fimx17,0(x14)X18,0(x15)x17, x17, x18mıı l add x16, x16, x17addi x14, x14, -4addi x15, x15, -4x10, x10, -1addi x10, x0, loopbat

x10,1024 #N

x11, VA

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 4KB

Linhas com 16B

Bloco de dados de 16B, i.e., 16 endereços de 1 byte. Para selecionar o byte, precisamos de:

$$\log_2 \frac{16B}{1B} = 4 \text{ bits}$$

OFFSET → 4 bits

VA: .word < list of values>
VB: .word < list of values>

lί la la mν loop: lw lw

addi

bat

x11, VA x12, VB addi x13, x10, -1sll x13, x13, 2x14,x11,x13 add add x15, x12, x13x16,x0 ble x10, x0, fimx17,0(x14)X18,0(x15)x17, x17, x18mul add x16, x16, x17addi x14, x14, -4addi x15, x15, -4

x10, x10, -1

x10, x0, loop

x10,1024 #N

TÉCNICO LISBOA

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
 - Capacidade para 4KB
- Linhas com 16B

4KB de dados, distribuídos em linhas de 16B, o que corresponde a 4KB/16B=2¹²/2⁴=2⁸=256 linhas

Para endereçar 256 linhas são necessários

 $\log_2(256) = 8 \text{ bits}$

INDEX → 8 bits

VA: .word st of values> VB: .word st of values>

> lί la la addi sll add add mν ble lw lw

> > addi

bat

x11, VA x12, VB x13, x10, -1x13, x13, 2x14,x11,x13 x15, x12, x13x16,x0 x10, x0, fimx17,0(x14)X18,0(x15)x17, x17, x18mıı l add x16, x16, x17addi x14, x14, -4addi x15, x15, -4

> x10, x10, -1x10, x0, loop


> x10,1024 #N

loop:

ESTADO INICIAL DA CACHE:

ADDRESS (32 bits)


TAG		INDEX	OFFSET	
20 bits	-	8 bits	4 bits	



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 4KB
- Linhas com 16B





Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 4KB
- Linhas com 16B

ADDRESS (32 bits)

	0 0001h	FFh	Ch	VA:	.word	t of values>
ľ	20 bits	8 bits	4 bits	VB:	.word	st of values>

Como a cache está inicialmente vazia, i.e., todas as entradas têm V=0, o acesso à entrada FFh corresponde necessariamente a um MISS!

Vamos preencher a linha...

la	x11, VA
la	x12,VB
addi	x13,x10,-1
sll	x13,x13,2
add	x14,x11,x13
add	x15,x12,x13
mv	x16,x0
ble	x10,x0,fim
ble lw	x10,x0,fim x17,0(x14)
	<u> </u>
lw	x17,0(x14)
lw lw	x17,0(x14) X18,0(x15)
lw lw mul	x17,0(x14) X18,0(x15) x17,x17,x18

x10,x10,-1 x10,x0,loop

x10,1024 #N


lί

addi

bat



Endereço 1FFCh



ADDRESS (32 bits)

0 0002h	FFh	Ch	VA
20 bits	8 bits	4 bits	VB

Vamos verificar o estado da cache...

lί x10,1024 #N l a x11, VA x12, VB la addi x13, x10, -1sll x13, x13, 2x14,x11,x13 add add x15, x12, x13x16,x0 mν x10, x0, fimble

lw

lw

.word

.word

st of values>

st of values>

Considere uma cache L1 para um processador com ISA RV32G

Mapeamento dos

dados na cache

Características da memória cache:

- Mapeamento direto
- Capacidade para 4KB
- Linhas com 16B

Endereço 2FFCh mul

loop:

add x16,x16,x17 addi x14,x14,-4 addi x15,x15,-4 addi x10,x10,-1 bgt x10,x0,loop

x17,0(x14)


X18,0(x15)


x17, x17, x18

Endereço pedido: 2FFCh

A linha selecionada (FFh), é válida, mas a TAG não é igual. Assim, temos um **MISS**!

ADDRESS (32 bits)






Endereço pedido: 2FFCh

Vamos colocar os dados em cache... como corresponde à mesma linha vamos substituir esta linha...

ADDRESS (32 bits)

0 0002h	FFh	Ch	
20 bits	8 bits	4 bits	
		— F	F



ADDRESS (32 bits)

	0 0001h	FFh	8h	VA:	.word	t of values>
ľ	20 bits	8 bits	4 bits	VB:	.word	t of values>
					1 4	v1∩ 1∩2/ #N

Vamos verificar o estado da cache...

he...

li x10,1024 #N

la x11,VA

la x12,VB

addi x13,x10,-1

sll x13,x13,2

add x14,x11,x13

add x15,x12,x13

Endereço 1FF8h

x16,x0 mν x10, x0, fimble x17,0(x14)lw X18,0(x15)lw x17, x17, x18mul x16, x16, x17add x14, x14, -4addi x15, x15, -4addi x10, x10, -1addi x10, x0, loopbat

Mapeamento dos dados na cache

Considere uma cache L1 para um processador com ISA RV32G


Características da memória cache:


- Mapeamento direto
- Capacidade para 4KB
- Linhas com 16B

Endereço pedido: 1FFCh

A linha selecionada (FFh), é válida, mas a TAG não é igual. Assim, temos um **MISS**!

ADDRESS (32 bits)






Endereço pedido: 1FF8h

Vamos colocar os dados em cache... como corresponde à mesma linha vamos substituir esta linha...

ADDRESS (32 bits)

0 0001h	FFh	8h	
20 bits	8 bits	4 bits	
		— F	FF



100

ADDRESS (32 bits)

0 0002h	FFh	8h	VA:	.word	<list of="" values=""></list>
20 bits	8 bits	4 bits	VB:	.word	t of values>
\/				li	x10,1024 #N

Vamos verificar o estado da cache...

la x11,VA
la x12,VB
addi x13,x10,-1
sll x13,x13,2
add x14,x11,x13

add x15, x12, x13 mv x16, x0

ble x10,x0, fim

lw x17,0(x14)lw x18,0(x15)

Endereço 2FF8h mul x17,x17,x18

add x16, x16, x17addi x14, x14, -4

addi x15,x15,-4 addi x10,x10,-1

bgt x10,x0,loop

Mapeamento dos dados na cache

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:


- Mapeamento direto
- Capacidade para 4KB
- Linhas com 16B


loop:

Endereço pedido: 2FF8h

A linha selecionada (FFh), é válida, mas a TAG não é igual. Assim, temos um **MISS**!

ADDRESS (32 bits)






Endereço pedido: 2FFCh

Vamos colocar os dados em cache... como corresponde à mesma linha vamos substituir esta linha...

ADDRESS (32 bits)

0 0002h	FFh	8h	
20 bits	8 bits	4 bits	-
		 → I	FF



DATA

TAG

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Mapeamento direto
- Capacidade para 4KB
- Linhas com 16B

Embora seja um exemplo feito "à medida", ilustra um caso típico de padrões de acesso à memória com conflitos.

Em consequência todos os acessos dão MISS na cache!

 $MISS\ RATE = 100\%$, $HIT\ RATE = 0\%$

Como resolver o problema dos conflitos?

Vamos experimentar uma cache associativa...

VA: .word <list of values>
VB: .word <list of values>

la
la
addi
sll
add
add
mv
ble
loop: lw
lw

addi

bat

lί

lw x17,0(x14)
lw X18,0(x15)
mul x17,x17,x18
add x16,x16,x17
addi x14,x14,-4
addi x15,x15,-4

x10,1024 #N

x13,x10,-1

x13, x13, 2

x14,x11,x13

x15, x12, x13

x10, x0, fim

x10, x10, -1

x10, x0, loop

x11, VA


x12, VB

x16,x0

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- 2 vias (i.e., 2 tabelas)
- Capacidade para 4KB
- Linhas com 16B



.word

st of values>



fim:

VA:

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- 2 vias (i.e., 2 tabelas)
- Capacidade para 4KB

Linhas com 16B

Bloco de dados de 16B, i.e., 16 endereços de 1 byte. Para selecionar o byte, precisamos de:

$$\log_2 \frac{16B}{1B} = 4 \text{ bytes}$$

OFFSET → 4 bits

VA: .word st of values> VB: .word st of values> lί x10,1024 #N la x11, VA la x12, VB addi x13, x10, -1sll x13, x13, 2x14,x11,x13 add add x15, x12, x13x16,x0 mν ble x10, x0, fimloop: lw x17,0(x14)X18,0(x15)lw x17, x17, x18mul add x16, x16, x17x14, x14, -4addi addi x15, x15, -4

addi

bat

x10, x10, -1

x10, x0, loop

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- 2 vias (i.e., 2 tabelas)
- Capacidade para 4KB
- Linhas com 16B

4KB de dados, distribuídos em linhas de 16B, o que corresponde a 4KB/16B=256 linhas

Como existem duas vias (tabelas), as linhas distribuem-se de igual forma por ambas.

Assim, cada via tem 128 linhas. Para as endereçar são necessários

 $\log_2(128) = 7 \text{ bits}$

INDEX → 7 bits

VA: .word < list of values>
VB: .word < list of values>

li
la
la
addi
sll
add
add
mv
ble
lw
lw

x11,VA x12,VB ddi x13,x10,-1 x13,x13,2

x10,1024 #N

x14,x11,x13

add x15,x12,x13 mv x16,x0

ble x10, x0, fim

mul x17, x17, x18add x16, x16, x17

addi x14, x14, -4 addi x15, x15, -4


addi x10, x10, -1

bgt x10, x0, loop



fim:

loop:



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- 2 vias (i.e., 2 tabelas)
- Capacidade para 4KB
- Linhas com 16B

ADDRESS (32 bits)

3h	7Fh	Ch	VA:	.word	t of values>
21 bits	7 bits	4 bits	VB:	.word	t of values>

Endereço 1FFCh

fim:

Como a cache está inicialmente vazia, i.e., todas as entradas têm V=0, o acesso à entrada 7Fh corresponde necessariamente a um MISS!

Vamos preencher a linha...

auui	XIJ, XIU, I
sll	x13,x13,2
add	x14,x11,x1
add	x15,x12,x1
mv	x16,x0
ble	x10,x0,fim
lw	x17,0(x14)
lw	X18,0(x15)
mul	x17, x17, x1
add	x16,x16,x1
addi	x14, x14, -4
addi	x15, x15, -4
addi	x10,x10,-1
bgt	x10,x0,loo

x10,1024 #N

x13.x10.-1

x11, VA

x12, VB

lί

la

addi



VIA 0

TAG V DATA

0 DATA

0 DATA

0 V DATA


ADDRESS (32 bits)

3h	7F	Ch
21 bits	7 bits	4 bits

Endereço pedido: 1FFCh

MISS....

Ambas as vias estão vazias... escolhemos uma delas





ADDRESS (32 bits)

5h	7Fh	Ch	VA:	.word	<list of="" values=""></list>
21 bits	7 bits	4 bits	VB:	.word	<list of="" values=""></list>

Vamos verificar o estado da cache...

lί x10,1024 #N l a x11, VA x12, VB la addi x13, x10, -1sll x13, x13, 2x14,x11,x13 add

> add x15, x12, x13x16,x0 mν

x10, x0, fimble

x16, x16, x17

x15, x15, -4

x10, x0, loopbat

Mapeamento dos dados na cache

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- 2 vias (i.e., 2 tabelas)
- Capacidade para 4KB
- Linhas com 16B

x17,0(x14)loop: lw X18,0(x15)lw **Endereco 2FFCh** mul x17, x17, x18add x14, x14, -4addi addi x10, x10, -1addi

fim:



7Fh:

TAG

TAG

DATA

VA[1020]

VA[1023] VA[1022] VA[1021] 3h

10 9

DATA

ADDRESS (32 bits)

5h 7F Ch 21 bits 7 bits 4 bits

Endereço pedido: 2FFCh

MISS....

A via 0 está preenchida, vamos preencher a via 1

7Fh:



5h

٧





VB[1020]

VB[1023]

VB[1022]

VB[1021]

ADDRESS (32 bits)

0 0003h	7Fh	8h	VA:	.word	<list of="" values=""></list>
21 bits	7 bits	4 bits	VB:	.word	<list of="" values=""></list>
\/ ::: :				li	x10,1024 #N

Vamos verificar o estado da cache...

Endereç<u>o 1FF8h</u>

la x11,VA la x12,VB addi x13,x10,-1 sll x13,x13,2

> add x14,x11,x13 add x15,x12,x13

mv x16,x0ble x10,x0,fim

lw x17,0(x14)lw x18,0(x15)

mul x17, x17, x18

add x16, x16, x17addi x14, x14, -4

addi x15, x15, -4 addi x10, x10, -1

bgt x10,x0,loop


fim:

Mapeamento dos dados na cache

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- 2 vias (i.e., 2 tabelas)
- Capacidade para 4KB
- Linhas com 16B



ADDRESS (32 bits)

	5h	7Fh	8h	VA:	.word	t of values>
ľ	21 bits	7 bits	4 bits	VB:	.word	<list of="" values=""></list>
	\/ ::: :				li	x10,1024 #N

Vamos verificar o estado da cache...

l a x11, VA x12, VB la addi x13, x10, -1sll x13, x13, 2x14,x11,x13 add add x15, x12, x13

> x16,x0 mν x10, x0, fimble

x17,0(x14)loop: lw X18,0(x15)lw

Endereco 2FF8h mul x17, x17, x18

addi

x16, x16, x17add x14, x14, -4addi

x15, x15, -4x10, x10, -1addi


x10, x0, loopbat

Mapeamento dos dados na cache

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:


- 2 vias (i.e., 2 tabelas)
- Capacidade para 4KB
- Linhas com 16B




Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- 2 vias (i.e., 2 tabelas)
- Capacidade para 4KB
- Linhas com 16B



Estrutrura da cache





Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- 2 vias (i.e., 2 tabelas)
- Capacidade para 4KB
- Linhas com 16B

Resultado:

Em cada 8 acessos:

- 4 para o array VA
- 4 para o array VB

Ocorrem:

- 2 MISS (um para cada array)
- 6 HIT (3 para cada array).


Assim:

$$HIT\ RATE = \frac{6}{8} = 75\%$$

VA:	.word	<iist ot="" values=""></iist>
VB:	.word	<list of="" values=""></list>
	li	x10,1024 #N
	la	x11,VA
	la	x12,VB
	addi	x13,x10,-1
	sll	x13,x13,2
	add	x14,x11,x13
	add	x15,x12,x13
	mv	x16,x0
	ble	x10,x0,fim
loop:	lw	x17,0(x14)
	lw	X18,0(x15)
	mıı l	x17.x17.x18

777 •

dist of values





Caches de mapeamento associativo



Vantagens e desvantagens do aumento da associatividade

 Em geral, quanto maior a associatividade, menor é o número de conflitos na cache

Embora na maioria dos casos esta regra seja verdade, é fácil arranjar exemplos onde uma cache com menos vias (ex: mapeamento direto) tem um maior HIT RATE que uma cache com mais vias (ex: completamente associativa)

- Contudo, o aumento do número de vias geralmente leva a:
 - Maior tempo de acesso (i.e., uma latência maior)
 - Mais recursos de hardware (é necessário lógica para leitura, comparação e seleção dos dados para cada uma das vias)
 - Maior área de silício e maior consumo de potência.
- Geralmente as caches têm um número de vias limitado (ex: 2-8 vias)
 - As caches completamente associativas, geralmente tem uma dimensão reduzida (ex: 16 ou 32 entradas)



Política de substituição

- Em caso de MISS, qual das vias deve ser escolhida?
 - Se a linha selecionada estiver livre (V=0) em pelo menos uma via → escolher essa via!

O que fazer se essa linha já estiver ocupada em todas as vias?



Política de substituição

- Existem várias políticas de substituição:
 - First-In First-Out (FIF0)
 - Substituir o bloco que está na cache há mais tempo

Requer a introdução de bits adicionais de controlo com a ordem de entrada na cache. Por exemplo, para uma cache com 4 vias, podemos usar 2 bits para indicar:

00 - inserido na cache há menos tempo

01

10

11 – inserido na cache há mais tempo (<u>linha a substituir</u>)

Sempre que acedemos a um bloco de uma via, teremos de alterar em todas as vias (i.e., vias 0,1,2,3), a ordem de entrada na cache

TAG	14	CTRL	LINE DA	ATA (BL	OCK)
			i	i	
			1	1 1	



Política de substituição

- Existem várias políticas de substituição:
 - Least Recently Used (LRU)
 - → Substituir o bloco que está há mais tempo sem ser acedido

Requer a introdução de bits adicionais de controlo com a ordem de acesso. Por exemplo, para uma cache com 4 vias, podemos usar 2 bits para indicar:

00 – usado há menos tempo 01

10

11 – usado há mais tempo (<u>linha a substituir</u>)

Sempre que acedemos a um bloco de uma via, teremos de alterar em todas as vias (i.e., vias 0,1,2,3), a ordem de acesso

TAG	14	CTRL	LINE DA	ATA (BL	OCK)
			i	i	
			1	1 1	



Política de substituição

- Existem várias políticas de substituição:
 - Random replacement
 - → Escolher uma via ao acaso

Teoricamente simples e em geral não é significativamente pior que os outros dois.

Não requer manter qualquer estado adicional (i.e., não obriga há existência de mais bits de controlo)

TAG	٧	CTRL	LINE	DAT	A (BL	OCK)
					İ	İ
						l
					<u> </u>	
					<u> </u>	<u> </u>
					 	l I
					!	i !
					l I	
					<u> </u>	<u> </u>
					 	l I
					l	l



Política de substituição

- Existem várias políticas de substituição:
 - Pseudo-Least Recently Used (Pseudo-LRU)
 - → <u>Não</u> substituir o bloco que foi acedido há menos tempo

Requer a introdução um único bit adicional para indicar qual a via que contém o bloco acedido há menos tempo:

1 – último a ser usado 0 – outros

Para #vias>2, esta política apenas indica qual a via cuja linha <u>NÃO</u> deve ser substituida. Entre as restantes vias alternativas, escolhemos uma política secundária (ex: random, round-robin)

TAG	Y	CTRL	LINE	DAT	A (BL	OCK)
			!	l		
			l i			
				ľ		
				İ		
				I		
			i			
			!			
			l į	į		
						1






- Políticas de escrita:
 - Write-back: a escrita é realizada na cache
 - Write-through: a escrita não é realizada na cache. (mas se o dado estiver em cache, este também é atualizado)
- Políticas de <u>alocação</u>:
 - Write allocate: uma escrita obriga à alocação dos dados na cache
 - → conta para o número de acessos e gera um HIT/MISS
 - Write not-allocate: uma escrita nunca leva à alocação dos dados na cache
 - → não conta para a contagem do número de acessos, e não gera HIT/MISS
- Combinações típicas:
 - Write-back, write allocate
 - Write-through, write not-allocate



Política de escrita e de alocação

- Políticas de escrita:
 - Write-back: a escrita é realizada na cache
 - Write-through: a escrita não é realizada na cache. (mas se o dado estiver em cache, este também é atualizado)
- Para reduzir a latência das escritas, é habitual o uso de um <u>write-buffer</u>.




- O <u>write-buffer</u> permite que a cache continue a funcionar enquanto a escrita (demorada...) no nível seguinte da hierarquia de memória é realizado.
- Desta forma, as escritas passam a ser vistas como operações com latência nula.
- <u>Problema</u>: o que acontece se surgir uma instrução de LOAD logo a seguir ao STORE enquanto a escrita ainda está a decorrer?



Política de escrita e de alocação

- Políticas de escrita:
 - Write-back: a escrita é realizada na cache, mas não na memória principal
 - Ex: sw x5,0(x10) \longrightarrow A2h

CACHE	TAG	٧	CTRL	LINE	DAT	A (BL	оск)
					 	 	
→ A2h	0134h	1			<u> </u>	27	





Política de escrita e de alocação


- Políticas de escrita:
 - Write-back: a escrita é realizada na cache, mas não na memória principal
 - Ex: sw x5,0(x10)


Nova linha



Substituição:

- Na seguência de um MISS na cache, a linha modificada anteriormente é substituída por uma outra linha
- Para garantir a coerência, é necessário escrever o valor na memória antes de alterar a linha!
- Contudo, é necessário que o controlador da cache tenha informação relativamente às linhas modificadas!
- Solução: Introduzir um bit de controlo adicional, Dirty Bit (D), que indica quais as linhas modificadas.








Política de escrita e de alocação

- Políticas de escrita:
 - Write-back: a escrita é realizada na cache, mas não na memória principal
 - Ex: sw x5,0(x10)

Nova linha
00BC A2 0h

- Dirty Bit (D):
 - O Dirty Bit (D=1) indica quais as linhas que devem ser escritas em memória antes de serem substituídas
 - O Dirty Bit só e necessário para uma política de escrita do tipo Write-Back. Com uma política do tipo Write-Through, a memória (ou cache seguinte) já foi atualizada, assegurando desde logo a coerência dos dados.



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

EXERCÍCIO #7

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

Admita os seguintes endereços para a localização dos vetores VA, VB e VC:

VA = 1000h; VB = 2000h; VC = 3000h

e ainda as seguintes latências de acessos

Latência da L1 = 3 ciclos Latência da DRAM = 100 ciclos

aos dados:

int

- Determine qual a combinação de política de escrita e alocação de dados mais vantajosa.
- 2. Para cada caso, determine o número ótimo de vias, de forma a minimizar o

número de MISSes. float *A, *B, *C; for (i=0; i<1024; i++)

C[i] = B[i]*(i>0?B[i-1]:1.0) + A[i];

.float st of values> 4*1024 .zero

st of values>

#N

#i=0

#f0=1.0

#i>N?

1i x10,1024 la x11, VA la x12,VB

.float

Α:

B:

C:

loop:

skip:

end:

x13,VC la x5,x0 mν x14, x0, 1addi f0,x14 fcvt.s.w bat x5, x10, end

flw f1,0(x11)#A[i] f2.0(x12)flw #B[i] f3,f0 fmv.s b1t x5, x0, skip#i<=0? flw f3, -4(x12)fmul.s f2, f2, f3 fadd.s f1,f2,f1

fsw f1,0(x13)#C[i]= addi x11,x11,4 addi x12, x12, 4addi x13, x13, 4addi x5, x5, 1#1++ blt x5, x10, loop #i<N?



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

Linhas com 16B → offset de 4 bits

Capacidade para 4 KB → 256 linhas

Número máximo de bits para índex: 8 (cache de mapeamento direto)

B: .float C: .zero

1i

la

.float

4*1024

x10,1024 #N x11, VA

#i=0

#i<=0?

st of values>

st of values>

la la mν addi

loop:

Α:

x13,VC x5,x0 x14, x0, 1

x12,VB

f0,x14 fcvt.s.w bat flw

#f0=1.0x5, x10, end#i>N? f1,0(x11)#A[i] f2.0(x12)#B[i]

flw fmv.s blt flw skip:

f3,f0 x5, x0, skipfmul.s

f3, -4(x12)f2, f2, f3

fadd.s f1,f2,f1 fsw f1,0(x13)#C[i]= addi x11,x11,4 addi x12,x12,4 addi x13, x13, 4addi x5, x5, 1#1++

133

end:

blt x5, x10, loop #i<N?

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

Write-Back, Write Allocate

Sequência de acessos:

i	lw A[i]	lw B[i]	lw B[i-1]	sw C[i]
0	1000	2 00 0	-	3 00 0
1	1004	2 00 4	2000	3 00 4
2	1008	2 00 8	2 00 4	3 00 8
3	100 C	2 00 C	2 00 8	3 00 C
4	1010	2 01 0	200 C	3 01 0
5	1014	2 01 4	2 01 0	3 01 4
6	1018	2 01 8	2 01 4	3 01 8
7	101C	2 01 C	2 01 8	3 01 C
8	1020	2 02 0	2 01 C	3 02 0
9	1024	2 02 4	2000	3 02 4
10	1028	2 02 8	2 00 4	3 02 8
11	102 C	2 02 C	2 00 8	3 02 C
•••				

```
8 1020 2020 2010 3020
9 1024 2024 2000 3024
10 1028 2028 2004 3028
11 102C 202C 2008 302C
... ... ... ...

float *A, *B, *C;
int i;
...
for (i=0; i<1024; i++)
C[i] = B[i]*(i>0?B[i-1]:1.0) + A[i];
```

```
Α:
         .float
                    st of values>
B:
         .float
                    st of values>
C:
                    4*1024
         .zero
         1i
                    x10,1024
                                 #N
         la
                    x11, VA
         la
                    x12,VB
         la
                    x13, VC
                    x5,x0
                                 #i=0
         mν
                    x14, x0, 1
         addi
         fcvt.s.w f0,x14
                                #f0=1.0
         bat
                    x5, x10, end
                                 #i>N?
loop:
         flw
                    f1,0(x11)
                                 #A[i]
         flw
                    f2,0(x12)
                                 #B[i]
                    f3,f0
         fmv.s
         blt
                    x5,x0,skip
                                 #i<=0?
         flw
                    f3, -4(x12)
skip:
         fmul.s
                    f2, f2, f3
         fadd.s
                    f1,f2,f1
         fsw
                    f1,0(x13)
                                 #C[i]=
                    x11,x11,4
         addi
         addi
                    x12,x12,4
         addi
                    x13, x13, 4
         addi
                    x5, x5, 1
                                 #1++
         blt
                    x5, x10, loop #i<N?
```



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

Write-Back, Write Allocate

Sequência de acessos:

i	lw A[i]	lw B[i]	lw B[i-1]	sw C[i]
0	1 00 0	2000	-	3 00 0
1	1 00 4	2 00 4	2 00 0	3 00 4
2	1008	2008	2 00 4	3 00 8
3	1 00 C	2 00 C	2 00 8	3 00 C
4	1010	2 01 0	200C	3 01 0
5	1014	2 01 4	2 01 0	3 01 4
6	1018	2 01 8	2 01 4	3 01 8
7	101C	2 01 C	2 01 8	3 01 C
8	1020	2 02 0	2 01 C	3 02 0
9	1024	2 02 4	2000	3 02 4
10	1028	2 02 8	2 00 4	3 02 8
11	102 C	2 02 C	2 00 8	3 02 C

Para uma cache de mapeamento direto, todos os acessos numa dada iteração acedem à mesma linha...

A:	.float	t of values>	
B:	.float	t of values>	
C:	.zero	4*1024	
	li	x10,1024	#N
	la	x11,VA	
	la	x12,VB	
	la	x13,VC	
	mv	x5,x0	#i=0
	addi	x14, x0, 1	
	fcvt.s.w	f0,x14	#f0=1.0
	bgt	x5, x10, end	#i>N?
loop:	flw	f1,0(x11)	#A[i]
	flw	f2,0(x12)	#B[i]
	fmv.s	f3,f0	
	blt	x5,x0,skip	#i<=0?
	flw	f3,-4(x12)	
skip:	fmul.s	f2,f2,f3	
	fadd.s	f1,f2,f1	
	fsw	f1,0(x13)	#C[i]=
	addi	x11,x11,4	
	addi	x12,x12,4	
	addi	x13,x13,4	
	addi	x5,x5,1	#i++
	blt	x5,x10,loop	#i <n?< td=""></n?<>
_			



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

Write-Back, Write Allocate

Sequência de acessos:

i i	lw A[i]	lw B[i]	lw B[i-1]	sw C[i]
0	100 0	200 0	-	300 0
1	1004	200 4	200 0	3 00 4
2	1008	200 8	200 4	300 8
3	100 C	200 C	200 8	300 C
4	1010	2 01 0	200 C	3 01 0
5	1014	2 01 4	2 01 0	3 01 4
6	1018	2 01 8	2 01 4	3 01 8
7	101C	2 01 C	2 01 8	3 01 C
8	1020	2 02 0	2 01 C	3 02 0
9	1024	2 02 4	2000	3 02 4
10	1028	2 02 8	2 00 4	3 02 8
11	102 C	2 02 C	2 00 8	3 02 C

Para evitar conflitos, são precisas pelo menos 3 vias. Como 256 linhas não podem ser distribuídas em 3 vias, são precisas pelo menos 4 vias.

Α.	.IIOat	<iist of="" values=""></iist>	
B:	.float	t of values>	
C:	.zero	4*1024	
	li	x10,1024	#N
	la	x11,VA	
	la	x12,VB	
	la	x13,VC	
	mv	x5,x0	#i=0
	addi	x14, x0, 1	
	fcvt.s.w	f0,x14	#f0=1.0
	bgt	x5, x10, end	#i>N?
loop:	flw	f1,0(x11)	#A[i]
	flw	f2,0(x12)	#B[i]
	fmv.s	f3,f0	
	blt	x5,x0,skip	#i<=0?
	flw	f3,-4(x12)	
skip:	fmul.s	f2,f2,f3	
	fadd.s	f1,f2,f1	

f1,0(x13)

x11,x11,4

x12, x12, 4

x13, x13, 4

x5, x10, loop #i<N?

x5, x5, 1

#C[i]=

#1++

list of values

float

Α:



end:

fsw

addi

addi

addi

addi

blt

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

Write-Back, Write Allocate

Resultado dos acessos

i i	lw A[i]	lw B[i]	lw B[i-1]	sw C[i]
0	1000	2000	-	3 00 0 M
1	1004	2 00 4	2000	3 00 4H
2	1008	2 00 8	2 00 4	3 00 8H
3	100 C	2 00 C	2 00 8	3 00 CH
4	1010	2010	2 00 C	3 01 0 M
5	1014	2014	2010	3 01 4 H
6	1018	2018	2014	3018
7	101C 🕕	201C	2018	301CH
8	1020	2 02 0	2 01 C 🕕	3 02 0 M
9	1024	2 02 4	2 00 0	3 02 4H
10	1028	2 02 8 🕕	2 00 4	3 02 8 🕕
11	102 C 🕕	2 02 C	2 00 8🕕	3 02 CH
			•••	•••

- M MISS
- HI)

Α: .float st of values> B: .float st of values> C: 4*1024 .zero li x10,1024 #N la x11, VA la x12,VB la x13,VC x5,x0 #i=0 mν x14, x0, 1addi f0,x14 #f0=1.0 fcvt.s.w bat x5, x10, end#i>N? loop: flw f1,0(x11)#A[i] flw f2.0(x12)#B[i] f3,f0 fmv.s blt x5, x0, skip#i<=0? flw f3, -4 (x12)skip: fmul.s f2, f2, f3 fadd.s f1,f2,f1 fsw f1,0(x13)#C[i]= addi x11,x11,4 addi x12,x12,4 addi x13, x13, 4

x5, x5, 1

x5, x10, loop #i<N?

#1++

addi

blt



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

lw B[i] lw B[i-1] sw C[i] 2000M 3 00 0 M 1000M 0 2004 2000 3004 100 4 H 1008 2008 2004H 3008H 3 100 CH 200 CH 2008H 300 CH 4 1010 M 2010 M 200 CH 3 01 0 M 2010 3014 5 1014 2014 2018 2014 3 01 8 H 6 1018 (11 201C(H) 2018(H) 3 01 C(H) 101C (H 2 01 C(II) 1020M 2 02 0 M 3 02 0 M 8 9 1024 2024 2000 3024H 2028 2004H 3028H 10 1028 H 202CH 2008 302 CH 11 102 C(H)

Write-Back, Write Allocate

MISS RATE = 768/4092=1877%

Loop: 256 grupos de 4 iterações Grupo #1(i=0,1,2,3): 3 MISSes, 15 acessos Grupo #n(i>3): 3 MISSes, 16 acessos

.float st of values> Α: В: .float st of values> C: 4*1024 .zero Ιi x10,1024 #N la x11, VA la x12,VB x13,VC la x5,x0 #i=0 mν addi x14, x0, 1f0,x14 #f0=1.0fcvt.s.w bat x5, x10, end#i>N? loop: flw f1,0(x11)#A[i] f2,0(x12)flw #B[i] f3,f0 fmv.s blt x5, x0, skip#i<=0? f1w f3, -4(x12)skip: fmul.s f2, f2, f3 fadd.s f1,f2,f1 fsw f1,0(x13)#C[i]= addi x11,x11,4 x12,x12,4 addi addi x13, x13, 4addi x5, x5, 1#1++ blt x5, x10, loop #i<N?



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

lw B[i] lw B[i-1] sw C[i] 2000M 3 00 0 M 1000M 0 2004 2000 3004 100 4 H 1008 2008 2004H 3008H 3 100 C(H) 200 CH 2008 300 CH 4 1010 M 2010 M 200 CH 3 01 0 M 2010 3014 5 1014 2014 2018 2014 3 01 8 H 6 1018 (11 201CH 2018(H) 3 01 C(H) 101C (H 2 01 C(II) 1020M 2 02 0 M 3 02 0 M 8 9 1024 2024 2000 3 02 4 H 2028 2004H 3028H 10 1028 H 202CH 2008 302 CH 11 102 C(H)

Write-Back, Write Allocate

MISS RATE = 768/4092=1877%

Loop: 256 grupos de 4 iterações Grupo #1 (i=0,1,2,3): 3 MISSes, 15 acessos Grupo #n (i>3): 3 MISSes, 16 acessos

Miss Rate = (3+3*255)/(15+16*255) = 18.71%

.float st of values> Α: В: .float st of values> C: 4*1024 .zero Ιi x10,1024 #N la x11, VA la x12,VB x13,VC la x5,x0 #i=0 mν addi x14, x0, 1f0,x14 #f0=1.0fcvt.s.w bat x5, x10, end#i>N? loop: flw f1,0(x11)#A[i] f2,0(x12)flw #B[i] f3,f0 fmv.s blt x5, x0, skip#i<=0? flw f3, -4(x12)skip: fmul.s f2, f2, f3 fadd.s f1,f2,f1 fsw f1,0(x13)#C[i]= addi x11,x11,4 x12,x12,4 addi addi x13, x13, 4addi x5, x5, 1#1++ blt x5, x10, loop #i<N?



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

Write-Through, Write Not-Allocate

Sequência de acessos:

i i	lw A[i]	lw B[i]	lw B[i-1]	sw C[i]
0	1000	2000	-	-
1	1004	2 00 4	2000	-
2	1008	2 00 8	2 00 4	-
3	100 C	200 C	2008	-
4	1010	2 01 0	200C	-
5	1014	2 01 4	2 01 0	-
6	1018	2 01 8	2 01 4	-
7	101C	2 01 C	2 01 8	-
8	1020	2 02 0	2 01 C	-
9	1024	2 02 4	2000	-
10	1028	2 02 8	2 00 4	-
11	102 C	2 02 C	2 00 8	-
				-

Como os stores não contam (devido à presença do write-buffer), bastam 2 vias

A:	.float	t of values>	
B:	.float	t of values>	
C:	.zero	4*1024	
	li	x10,1024	#N
	la	x11,VA	
	la	x12,VB	
	la	x13,VC	
	mv	x5,x0	#i=0
	addi	x14, x0, 1	
	fcvt.s.w	f0,x14	#f0=1.0
	bgt	x5, x10, end	#i>N?
loop:	flw	f1,0(x11)	#A[i]
	flw	f2,0(x12)	#B[i]
	fmv.s	f3,f0	
	blt	x5,x0,skip	#i<=0?
	flw	f3,-4(x12)	
skip:	fmul.s	f2,f2,f3	
	fadd.s	f1,f2,f1	
	fsw	f1,0(x13)	#C[i]=
	addi	x11,x11,4	
	addi	x12,x12,4	
	addi	x13,x13,4	
	addi	x5,x5,1	#1++
	blt	x5,x10,loop	#i <n?< td=""></n?<>



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

Write-Through, Write Not-Allocate

Resultado dos acessos

i	lw A[i]	lw B[i]	lw B[i-1]	sw C[i]
0	1000	2 00 0 M	-	-
1	1004	2 00 4	2 00 0	-
2	1008	2 00 8 🕕	2 00 4	-
3	100 CH	2 00 C	2 00 8 H	-
4	1010 м	2 01 0 M	2 00 CH	-
5	1014 🕕	2014 🕕	2010	-
6	1018 🕕	2018 🕕	2014	-
7	101C 🕕	2 01 C 🕕	2018	
8	1020	2020	2 01 C 🕕	-
9	1024	2 02 4	2 00 0	-
10	1028	2 02 8 🕕	2 00 4🕕	-
11	102 CH	2 02 C	2 00 8) -
•••				-

M	MI	S
---	----	---



Α: .float st of values> B: .float st of values> C: 4*1024 .zero Ιi x10,1024 #N la x11, VA la x12,VB la x13, VC x5,x0#i=0 mν x14, x0, 1addi fcvt.s.w f0,x14 #f0=1.0bat x5, x10, end#i>N? loop: flw f1,0(x11)#A[i] flw f2,0(x12)#B[i] f3,f0 fmv.s blt x5, x0, skip#i<=0? flw f3, -4(x12)skip: fmul.s f2, f2, f3 fadd.s f1,f2,f1 fsw f1,0(x13)#C[i]= addi x11,x11,4 addi x12,x12,4 addi x13, x13, 4#1++ addi x5, x5, 1blt x5, x10, loop #i<N?



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

Write-Through, Write Not-Allocate

Resultado dos acessos

i	lw A[i]	lw B[i]	lw B[i-1]	sw C[i]
0	1000	2 00 0 M	-	-
1	1004	2 00 4	2000	-
2	1008	2 00 8 🕕	2 00 4	-
3	100 C	2 00 C	2 00 8	-
4	1010 м	2010 M	2 00 C	-
5	1014 🕕	2014	2010	-
6	1018 🕕	2018	2014	-
7	101C	201C	2018)
8	1020	2020	2 01 C 🕕	-
9	1024	2 02 4	2 00 0	-
10	1028	2 02 8 🕕	2 00 4	-
11	102 C	2 02 C	2 00 8) -
				-

Loop: 256 grupos de 4 iterações Grupo #1 (i=0,1,2,3): 2 MISSes, 11 acessos

Grupo #n: 2 MISSes, 12 acessos

Miss Rate = (2+2*255)/(11+12*255) = 16.67%

Α: .float st of values> B: .float st of values> C: 4*1024 .zero Ιi x10,1024 #N la x11, VA la x12,VB la x13,VC x5,x0#i=0 mν x14, x0, 1addi fcvt.s.w f0,x14 #f0=1.0bat x5, x10, end#i>N? loop: flw f1,0(x11)#A[i] f2,0(x12)flw #B[i] f3,f0 fmv.s blt x5, x0, skip#i<=0? flw f3, -4(x12)skip: fmul.s f2, f2, f3 fadd.s f1,f2,f1 fsw f1,0(x13)#C[i]= addi x11,x11,4 addi x12,x12,4 addi x13, x13, 4addi x5, x5, 1#1++

x5, x10, loop #i<N?

blt



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 4KB
- Linhas com 16B

Write-Back, Write Allocate

MISS RATF ≈ 18.71%

Tempo médio de acesso aos dados:

 $T = 3 + 0.1871 \times 100 = 21.71$ ciclos

Latência total de acesso (~#stalls):

Assumindo que sempre que temos miss, vamos ter stalls até que o pedido seja satisfeito, mas que os hits não geram stalls.

Lat_{Total} ≈ 18.71 stalls/acesso x 4095 acessos ≈ 77k ciclos

Write-Through, Write Not-Allocate

MISS RATF ≈ 16.67%

Tempo médio de acesso aos dados:

 $T = 3 + 0.1667 \times 100 = 19.67$ ciclos

Latência total de acesso (~#stalls):

 $Lat_{Total} = 16.67 \times 3071 \approx 51k \text{ ciclos}$

.float

B: C:

loop:

skip:

Α:

.zero

.float

st of values> 4*1024

x10,1024

x11, VA

x12,VB

x13,VC

x5,x0

st of values>

1i

la

la

la

mν

addi

bat

fmv.s

b1t

flw

blt.

fmul.s

x14, x0, 1fcvt.s.w

f0,x14

#f0=1.0#i>N?

x5, x10, end

f1,0(x11)#A[i]

#N

#i=0

#B[i]

#i<=0?

#C[i]=

flw flw

f2.0(x12)

f3,f0

x5, x0, skip

f3, -4(x12)

f2, f2, f3

fadd.s f1,f2,f1

f1,0(x13)

fsw addi x11,x11,4

addi x12,x12,4

x13, x13, 4

addi addi

x5, x5, 1#1++ x5, x10, loop #i<N?

end:



143

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 16KB
- Linhas com 32B

EXERCÍCIO #8

Cache L1 de dados:

- 8 vias
- dimensão de 32KB
- blocos de 64B
- Política de escrita: write back, write allocate
- Política de substituição: Least Recently Used (LRU)

```
int A[2048]; // endereco base: 0x0F 0000
int B[2048]; // endereço base: 0x0F 1000
int C[2048]; // endereço base: 0x0F 2000
int D[2048]; // endereco base: 0x0F 3000
register int i; // variáveis alocadas em registos
for (i=0; i<2048; i+=2)
  C[i] = 2*A[i] + 4*B[i];
for (i=0; i<1024; i+=1)
  C[2*i] = C[2*i] * D[2*i];
```

- a) Esboce a organização da memória cache, indicando a decomposição dos bits de endereço em TAG, INDEX e OFFSET
- b) Indique a taxa de falhas para o troço de código indicado, assumindo que as variáveis são lidas da memória e escritas em memória pela ordem indicada no código.



Cache L1 de dados:

- 8 vias
- dimensão de 32KB
- blocos de 64B
- Política de escrita: write back, write allocate
- Política de substituição: Least Recently Used (LRU)

```
int A[2048]; // endereco base: 0x0F 0000
int B[2048];
                // endereço base: 0x0F 1000
int C[2048]; // endereço base: 0x0F 2000
int D[2048]; // endereco base: 0x0F 3000
register int i; // variáveis alocadas em registos
for (i=0; i<2048; i+=2)
                             A[0],B[0],C[0],A[2],B[2],C[2],.
   C[i] = 2*A[i] + 4*B[i];
for (i=0; i<1024; i+=1)
                             C[0],D[0],C[0],C[2],D[2],C[2],.
   C[2*i] = C[2*i] * D[2*i];
```

- Esboce a organização da memória cache, indicando a decomposição dos bits de endereço em TAG, INDEX e OFFSET
- b) Indique a taxa de falhas para o troço de código indicado, assumindo que as variáveis são lidas da memória e escritas em memória pela ordem indicada no código.



Cache L1 de dados:

- 8 vias
- dimensão de 32KB
- blocos de 64B
- Política de escrita: write back, write allocate
- Política de substituição:
 Least Recently Used (LRU)

```
int A[2048]; // endereco base: 0x0F 0000
int B[2048]; // endereço base: 0x0F 1000
int C[2048]; // endereço base: 0x0F 2000
int D[2048]; // endereco base: 0x0F 3000
register int i; // variáveis alocadas em registos
for (i=0; i<2048; i+=2)
  C[i] = 2*A[i] + 4*B[i];
for (i=0; i<1024; i+=1)
  C[2*i] = C[2*i] * D[2*i];
```

a) Esboce a organização da memória cache, indicando a decomposição dos bits de endereço em TAG, INDEX e OFFSET

TAG=20 bits, INDEX=6 bits, OFFSET=6 bits





Cache L1 de dados:


- 8 vias
- dimensão de 32KB
- blocos de 64B
- Política de escrita: write back, write allocate
- Política de substituição: Least Recently Used (LRU)

Address

TAG:	INDEX:	OFFSET:
20 bits	6 bits	6 bits

Estrutura da cache:

8 vias (tabelas) todas com a mesma estrutura.



log2(#vias) = 3 bits

Cache I 1 de dados:

- 8 vias
- dimensão de 32KB
- blocos de 64B
- Política de escrita: write back, write allocate
- Política de substituição: Least Recently Used (LRU)

Index:

Estrutura da cache:

8 vias (tabelas) todas com a mesma estrutura.

Obtemos 1 linha por via

TAG

Escolhe a linha a ler em cada via (tabela)

Address

TAG: **INDEX: OFFSET:**

> Se houver hit numa das VIAS escolhemos essa via. Caso contrário, vamos pedir a linha correspondente ao nível seguinte (cache/memória)

8 vias

64 linhas

Comparamos as TAGs de cada linha e verificamos os bits de validade. Usamos tantos comparadores, quanto o número de vias.



Cache L1 de dados:

- 8 vias
- dimensão de 32KB
- blocos de 64B
- Política de escrita: write back, write allocate
- Política de substituição:
 Least Recently Used (LRU)

Address

TAG: INDEX: OFFSET: 20 bits 6 bits

Index:


Escolhe a linha

a ler em cada

via (tabela)

Estrutura da cache:

- 8 vias (tabelas) todas com a mesma estrutura.



Offset: seleciona o primeiro byte (dentro do bloco de dados) da palavra a ler

Via com HIT

TAG V



Cache L1 de dados:

- 8 vias
- dimensão de 32KB
- blocos de 64B
- Política de escrita: write back, write allocate
- Política de substituição:
 Least Recently Used (LRU)

```
int A[2048];
                         // endereco base: 0x0F 0000
int B[2048];
                         // endereço base: 0x0F 1000
int C[2048];
                         // endereço base: 0x0F 2000
                         // endereço base: 0x0F 3000
int D[2048];
register int i;
                        // variáveis alocadas em registos
for (i=0; i<2048; i+=2)
    C[i] = 2 A[i]
                    \+ 4*B[i];
                            Começa por aceder a A[0]: linha 0, offset 0. Gera um MISS.
                            Vamos preencher por exemplo a Via 0. Como a linha tem
                            capacidade para 64B, vamos preencher a linha 0 com 16
for ( i=0 ; i<1024 ; i
                            palavras: A[0],A[1],...,A[15].
    C[2*i] = C[2*i] *
                            Como a variável i é incrementada em 2 em cada iteração do
                            loop, apenas os elementos pares são úteis.
```

b) Indique a taxa de falhas para o troço de código indicado, assumindo que as variáveis são lidas da memória e escritas em memória pela ordem indicada no código.



Cache L1 de dados:

- 8 vias
- dimensão de 32KB
- blocos de 64B
- Política de escrita: write back, write allocate
- Política de substituição: Least Recently Used (LRU)

```
int A[2048]; // endereco base: 0x0F 0000
int B[2048];
                     // endereço base: 0x0F 1000
int C[2048]; // endereço base: 0x0F 2000
int D[2048]; // endereco base: 0x0F 3000
register int i; // variáveis alocadas em registos
for (i=0; i<2048; i+=2)
   C[i] = 2*A[i] + 4*B[i]
                              Acedemos a B[0]: linha 0, offset 0. Gera um
                              MISS.
                              Como a via 0 está ocupada, vamos preencher
for (i=0; i<1024; i+=1)
                              a via 1 com 16 palavras: B[0],B[1],...,B[15].
   C[2*i] = C[2*i] * D[2*i];
```

b) Indique a taxa de falhas para o troço de código indicado, assumindo que as variáveis são lidas da memória e escritas em memória pela ordem indicada no código.



Cache L1 de dados:

- 8 vias
- dimensão de 32KB
- blocos de 64B
- Política de escrita: write back, write allocate
- Política de substituição:
 Least Recently Used (LRU)

```
int A[2048]; // endereco base: 0x0F 0000
int B[2048];
                       // endereço base: 0x0F 1000
int C[2048];
                       // endereço base: 0x0F 2000
int D[2048]; // endereco base: 0x0F 3000
register int i; // variáveis alocadas em registos
for (i=0; i<2048; i+=2)
    C[i]
         = 2*A[i] + 4*B[i];
                                Acedemos a C[0]: linha 0, offset 0. Gera um
                                MISS.
                                Como as vias 0 e 1 estão ocupadas, vamos
for (i=0; i<1024; i+=1)
                                preencher a via 2 com 16 palavras:
   C[2*i] = C[2*i] * D[2*i]
                                C[0],C[1],...,C[15]. De seguida atualizamos
                                C[0] com o novo valor.
```

b) Indique a taxa de falhas para o troço de código indicado, assumindo que as variáveis são lidas da memória e escritas em memória pela ordem indicada no código.



Cache I 1 de dados:

- 8 vias
- dimensão de 32KB
- blocos de 64B
- Política de escrita: write back, write allocate
- Política de substituição: Least Recently Used (LRU)

```
int A[2048];
int B[2048];
int C[2048];
int D[2048];
register int i;
for (i=0; i<2048; i+=2)
       = 2*A[i] + 4*B[i]
for (i=0; i<1024; i+=1)
   C[2*i] = C[2*i] * D[2*i]
```

Indique a taxa de falhas para o troço as variáveis são lidas da memória e e indicada no código.

```
// endereco base: 0x0F 0000
// endereço base: 0x0F 1000
// endeross hasse name anno
// ende: 2ªa 7ª iteração do loop:
             - A[2],...,A[14]: linha 0, offset 0. 7 HITs na via 0
// varia - B[2],...,B[14]: linha 0, offset 0.7 HITs na via 1
              - C[2],...,C[14]: linha 0, offset 0.7 HITs na via 2
              Resultado:
              A cada 8 iterações temos:
              - 3x1 MISS (uma falha por cada vector)
              - 3x7 HITs
             NOTA:
              - Cada vetor tem 2048 elementos x 4 B = 8KB
              - Cada via da cache tem 32KB/8 = 4KB.
              - Na via 0 cabem A[0] a A[1023]. Ouando
```

- chegamos a A[1024] precisamos de ocupar uma nova via.
- A[1024]...A[2047] → Via 3
- B[1024]...B[2047] → Via 4
- C[1024]...C[2047] → Via 5

Cache L1 de dados:

- 8 vias
- dimensão de 32KB
- blocos de 64B
- Política de escrita: write back, write allocate
- Política de substituição: Least Recently Used (LRU)

```
int A[2048]; // endereco base: 0x0F 0000
int B[2048];
                      // endereço base: 0x0F 1000
int C[2048];
                      // endereço base: 0x0F 2000
int D[2048]; // endereco base: 0x0F 3000
register int i; // variáveis alocadas em registos
for (i=0; i<2048; i+=2)
                                    Quando chegamos ao segundo loop
                                    temos os vetores A. B e C na cache.
   C[i] = 2*A[i] + 4*B[i];
                                    O vetor D vai ocupar as vias 6 e 7. A cada
                                    miss temos 7 hits.
    (i=0; i<1024; i+=1)
                                    O acesso ao vetor C vai dar sempre HIT.
   C[2*i] = C[2*i] * D[2*i]
```

b) Indique a taxa de falhas para o troço de código indicado, assumindo que as variáveis são lidas da memória e escritas em memória pela ordem indicada no código.



Cache L1 de dados:

- 8 vias
- dimensão de 32KB
- blocos de 64B
- Política de escrita: write back, write allocate
- Política de substituição: Least Recently Used (LRU)

```
int A[2048]; // endereco base: 0x0F 0000
int B[2048];
                    // endereço base: 0x0F 1000
int C[2048];
                    // endereço base: 0x0F 2000
int D[2048]; // endereco base: 0x0F 3000
register int i; // variáveis alocadas em registos
     i=0 ; i<2048 ; i+=2
                                   3x1024 acessos
   C[i] = 2*A[i] + 4*B[i];
                                   3x1024/8 Misses
    (i=0; i<1024; i+=1)
                                   3x1024 acessos
   C[2*i] = C[2*i] * D[2*i]
                                   1024/8 Misses (todos no vector D)
```

b) Indique a taxa de falhas para o troço de código indicado, assumindo que as variáveis são lidas da memória e escritas em memória pela ordem indicada no código.

Taxa de falhas:

$$MISS \, RATE = \frac{3 \times \frac{1024}{8} + \frac{1024}{8}}{3 \times 1024 + 3 \times 1024} = \frac{1}{12} \approx 8.33\%$$



Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 32B
- Linhas com 8B
- Política de substituição: Least Recently Used (LRU)

EXERCÍCIO #9

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 32B
- Linhas com 8B
- Política de substituição: Least Recently Used (LRU)

Compare o desempenho de uma cache de mapeamento direto e uma cache completamente associativa.

Para tal, determine a taxa de sucesso no acesso às <u>instruções</u> para o troço de código indicado para cada um dos casos.

Indique ainda o conteúdo da cache após a primeira execução da instrução "B.GT loop"

	A:	.Iloat	<iist ot="" values=""></iist>	
	B:	.float	t of values>	
	C:	.zero	4*1024	
Addr	ess:			
00h		li	x10,1024	#N
04h		la	x11,VA	
08h		la	x12,VB	
0Ch		la	x13,VC	
10h		mv	x5,x0	#i=0
14h		addi	x14, x0, 1	
18h		fcvt.s.w	f0,x14	#f0=1.0
1Ch		bgt	x5, x10, end	#i>N?
20h	loop:	flw	f1,0(x11)	#A[i]
24h		flw	f2,0(x12)	#B[i]
28h		fmv.s	f3,f0	
2Ch		ble	x5,x0,skip	#i<=0?
30h		flw	f3,-4(x12)	
34h	skip:	fmul.s	f2,f2,f3	
38h		fadd.s	f1,f2,f1	
3Ch		fsw	f1,0(x13)	#C[i]=
40h		addi	x11, x11, 4	
44h		addi	x12, x12, 4	
48h		addi	x13,x13,4	
4Ch		addi	x5,x5,1	#i++
50h		blt	x5,x10,loop	#i <n?< td=""></n?<>
54h	end:			

float

Δ.

dict of values

Map. Direto RES.

RES. LINHA TAG M 0 Н M

н

M

0 0 0

0

M

PRIMEIRA ITERAÇÃO

0h 1h 1h 2h

TAG

0h

2h

3h

Completamente

Associativa

0

0

2

2

3

3

0

0

1

3

0

0

2

00h 04h 08h 0Ch 10h

14h

18h

Α:

В:

C:

Address:

la la la mν addi bqt

.float

.float

.zero

Ιi

x11, VA x5,x0

x12,VB x13, VC x14, x0, 1x5, x10, end

st of values>

st of values>

4*1024

x10,1024

#i=0 #f0=1.0#i>N? #A[i] #B[i]

#i<=0?

#C[i]=

#1++

#N

para um processador com ISA RV32G






Mapeamento dos

dados na cache

Considere uma cache L1




H
M
H
M
H
M
H
M
M
M H
Н
H M
н м н
н м н м



Ah

1Ch	
20h	loop:
24h	
28h	
2Ch	
30h	
34h	skip:
38h	
3Ch	
40h	
44h	
48h	
4Ch	
50h	
54h	end:



Estrutrura da cache

Após a 1ª iteração do loop:

Mapeamento direto

<u>Via única:</u>	TAG	V		DATA								
Linha 0:	2h	1		addi x	12,x12,4	+		addi x1	1,×11,4	•	<u>-</u>	
Linha 1:	2h	1	addi x5,x5,1				addi x13,x13,4			4	Hits: 9 Misses: 11	
Linha 2:	2h	1	???				blt x5,x10,loop				Acessos: 2	20
Linha 3:	1h	1	fsw f1,0(x13)				fadd.s	f1,f2,f	1			
			7	6	5	4	3	2	1	0		

Completamente associativa

1 linha/via	TAG	V	D.A.		
Via 0:	8h	1	addi x12,x12,4	addi x11,x11,4	
Via 1:	9h	1	addi x5,x5,1	addi x13,x13,4	Hits: 9 Misses: 11
Via 2:	Ah	1	???	blt x5,x10,loop	Acessos: 20
Via 3:	7h	1	fsw f1,0(x13)	fadd.s f1,f2,f1	
			7 6 5 4	3 2 1 N	



SEGUNDA ITERAÇÃO Completamente Map. Direto

Mapeamento dos dados na cache

Considere uma cache L1 para um processador com ISA RV32G

Características da memória cache:

- Capacidade para 32B

161

- Linhas com 8B Política de substituição:
- Least Recently Used (LRU)

4 linhas 2 inst./linha

M Н M

M

н

Н

н

Н

M

Н

M

Н

M

0

3

0

0

RES. LINHA TAG

1

1

1

1

2

2

2

M

н

Н

M

Н

M

RES.

3

3

1

1

2

3

Associativa

4h

4h

5h

5h

6h

6h

7h

7h

8h

8h

9h

9h

Ah

04h 08h 0Ch 10h 14h 18h 1Ch

24h

28h

2Ch

30h

38h

3Ch

40h

44h

48h

4Ch

50h

54h end:

34h skip:

20h loop:

Α:

В:

C:

Address: 00h

la

mν addi fcvt.s.w bat flw flw fmv.s

blt

flw

fsw

addi

addi

addi

addi

blt

fmul.s

fadd.s

.float

.float

.zero

Ιi

la

la

f3,f0

f3, -4(x12)

f2, f2, f3

f1, f2, f1

f1,0(x13)

x11,x11,4

x12,x12,4

x13,x13,4

x5, x10, loop #i<N?

x5, x5, 1

x13, VC x5,x0 #i=0 x14, x0, 1f0,x14 x5, x10, endf1,0(x11)f2,0(x12)

st of values>

st of values>

4*1024

x10,1024

x11, VA

x12,VB

#f0=1.0#i>N? #A[i] #B[i] x5, x0, skip#i<=0?

#C[i]=

#1++

#N

Estrutrura da cache

Após a 2ª iteração do loop:

Mapeamento direto

Via

única:

DATA TAG ٧ 0: addi x12,x12,4 addi x11,x11,4 2h 1: addi x13,x13,4 addi x5,x5,1 2h 2: ??? blt x5,x10,loop 2h 3: fsw f1,0(x13)fadd.s f1,f2,f1 1h 2 6 5

Hits: 16 Misses: 17

Acessos: 33

Hits: 15 Misses: 18 Acessos: 33

Completamente associativa

	TAG	V	DATA
Via 0:	9h	1	addi x5,x5,1 addi x13,x13,4
Via 1:	Ah	1	??? blt x5,x10,loop
Via 2:	7h	1	fsw f1,0(x13) fadd.s f1,f2,f1
Via 3:	8h	1	addi x12,x12,4 addi x11,x11,4
			7 6 5 7 7 1 0



Estrutrura da cache

Após a 3º iteração do loop:

Mapeamento direto

Via

única:

DATA TAG ٧ 0: addi x12,x12,4 addi x11,x11,4 2h 1: addi x13,x13,4 addi x5,x5,1 2h 2: ??? blt x5,x10,loop 2h 3: fsw f1,0(x13)fadd.s f1,f2,f1 1h 2 6 5

Hits: 23

Hits: 21 Misses: 25 Acessos: 46

Misses: 23

Acessos: 46

Completamente associativa

	TAG	V	DATA							
Via 0:	Ah	1		??	??		k	olt x5,x	10,100	р
Via 1:	7h	1		fsw f1	0(x13)			fadd.s	f1,f2,f	1
Via 2:	8h	1	addi x12,x12,4				addi x11,x11,4			+
Via 3:	9h	1	addi x5,x5,1				addi x1	3,x13,4	′ +	
			7	6	5	4	3	2	1	0



Alinhamento das palavras em memória

Impacto no acesso à cache

RISC-V Instruction Set Architecture (ISA)



Dimensão das palavras na memória

000Fh	Byte 15
000Eh	Byte 14
000Dh	Byte 13
000Ch	Byte 12
000Bh	Byte 11
000Ah	Byte 10
0009h	Byte 9
0008h	Byte 8
0007h	Byte 7
0006h	Byte 6
0005h	Byte 5
0004h	Byte 4
0003h	Byte 3
0002h	Byte 2
0001h	Byte 1
0000h	Byte 0

000Fh	Half-Word
000Eh	7
000Dh	Half-Word
000Ch	6
000Bh	Half-Word
000Ah	5
0009h	Half-Word
0008h	4
0007h	Half-Word
0006h	3
0005h	Half-Word
0004h	2
0003h	Half-Word
0002h	1
0001h	Half-Word
0000h	0

000Fh	Word 3
000Eh	/
000Dh	SP FP 3
000Ch	
000Bh	***1 O
000Ah	Word 2
0009h	SP FP 2
0008h	SP FP Z
0007h	
0006h	Word 1
0005h	SP FP 1
0004h	SPFPI
0003h	
0002h	Word 0
0001h	/ CD ED 0
0000h	SP FP U

000Fh	
000Eh	
000Dh	Double
000Ch	Word 1
000Bh	/
000Ah	DP FP 1
0009h	
0008h	
0007h	
0006h	
0005h	Double
0004h	Word 0
0003h	/
0002h	DP FP 0
0001h	
0000h	

RISC-V Instruction Set Architecture (ISA)





Byte 15 000Fh 000Eh Byte 14 000Dh Byte 13 Byte 12 000Ch 000Bh Byte 11 Byte 10 000Ah 0009h Byte 9 0008h Byte 8 0007h Byte 7 0006h Byte 6 0005h Byte 5 0004h Byte 4 0003h Byte 3 0002h Byte 2 0001h Byte 1 0000h Byte 0

O primeiro byte de cada Half-word é par, i.e., o bit menos significativo do endereço é zero.

000Bn lf-Word	0B1	0
000Ah 5	0Ah	0
0009h Half-Word	09h	0
0008h 4	08h	0
0007h Half-Word	07h	0
0006h 3	06h	0
0005h Half-Word	05h	0
0004h 2	04h	0
0003h Half-Word	03h	0
0002h 1	02h	0
0001h Half-Word	01h	0
0000h 0	00h	0

O primeiro byte de cada Word é múltiplo de 4, i.e., os 2 bits menos significativos do endereço são zero.


000Bn	
000Ah	Nord 2
0009h	SP FP 2
0008h	SF FF Z
0007h	T7 1 1
0006h	Word 1
0005h	SP FP 1
0004h	
0003h	T7 1 0
0002h	Word 0
0001h	SP FP 0
0000h	SE EP 0

O primeiro byte de cada Double Word é múltiplo de 8, i.e., os 3 bits menos significativos do endereço são zero.

000ва	/
000Ah	DP FP 1
0009h	
0008h	
0007h	
0006h	
0005h	Double
0004h	Word 0
0003h	/
0002h	DP FP 0
0001h	
0000h	

Acesso a variáveis não alinhadas em memória





- Se o endereço não estiver alinhado em memória é possível que a palavra esteja partida em duas linhas da cache!!!!
 - Resulta em dois acessos (cada um pode dar HIT ou MISS) em vez de um único acesso



Otimização de código para a cache

Se eu não quiser desenhar processadores... qual a relevância das caches?

Exemplo de programa

Mesmo programa, diferentes estruturas de dados

Programa A Programa B

```
struct DATA{
                               struct DATA{
   int a,b,c,d,e,f,q,h;
                                  int a, b;
};
                               };
#define DATA LEN
                               #define DATA LEN
64*1024*1024
                               64*1024*1024
Struct DATA
                               Struct DATA
myData[DATA LEN];
                               myData[DATA LEN];
for (i=0;i<DATA LEN;i++) {
    for (i=0;i<DATA LEN;i++) {</pre>
 myData[i].a = myData[i].b;
                                myData[i].a = myData[i].b;
```

Exemplo de programa

Mesmo programa, diferentes estruturas de dados

Programa A

```
struct DATA{
   int a,b,c,d,e,f,q,h;
```

#define DATA LEN 64*1024*1024

Struct DATA

myData[DATA LEN];

};

myData[i].a = myData[i].b;

Programa B

struct DATA{ int a, b; **}**;

#define DATA LEN 64*1024*1024

Struct DATA

myData[DATA LEN];

for (i=0;i<DATA LEN;i++) {
 for (i=0;i<DATA LEN;i++) {</pre> myData[i].a = myData[i].b;

176 ms

142 ms

O bloco do processador é de 64 bytes, o que corresponde a 16 inteiros de 4B

Linha de cache no programa A: carregamento de 2 estruturas

Linha de cache no programa B: carregamento de 8 estruturas



O MISS RATE no acesso aos dados é:

caso A=1/4=25% caso B=1/16=6,25%

Nota: o impacto na performance não é tão grande como seria de esperar devido à existência de um mecanismo de prefetch, que tenta adivinhar a sequência de acessos e faz pre-load das próximas linhas, e porque o Intel i7-6700K é um processador com execução fora de ordem, o que permite parcialmente esconder a latência dos acessos.

Intel i7-6700K


176 ms


142 ms

Me

de

```
Programa C
                                           Programa D
#define ROW SIZE 10*1024
                                           #define ROW SIZE 10*1024
#define COL SIZE 10*1024
                                           #define COL SIZE 10*1024
long long myMatrix[ROW SIZE*COL SIZE];
                                          long long myMatrix[ROW SIZE*COL SIZE];
for (i=0 ; i < ROW SIZE ; i++) {</pre>
                                           for (j=0 ; j < COL SIZE ; j++) {</pre>
                                            /* for each row */
 /* for each column */
  for (j=0 ; j < COL SIZE ; j++) {</pre>
                                            for (i=0 ; i < ROW SIZE ; i++) {</pre>
      /* for each row */
                                               /* for each column */
      myMatrix[i*COL SIZE + j]++;
                                               myMatrix[i*COL SIZE + j]++;
```









```
Programa C
                                           Programa D
#define ROW SIZE 10*1024
                                           #define ROW SIZE 10*1024
                                           #define COL SIZE 10*1024
#define COL SIZE 10*1024
long long myMatrix[ROW SIZE*COL SIZE];
                                          long long myMatrix[ROW SIZE*COL SIZE];
for (i=0 ; i < ROW SIZE ; i++) {</pre>
                                           for (j=0 ; j < COL SIZE ; j++) {</pre>
                                             /* for each row */
  /* for each column */
  for (j=0 ; j < COL SIZE ; j++) {</pre>
                                             for (i=0 ; i < ROW SIZE ; i++) {</pre>
      /* for each row */
                                               /* for each column */
      myMatrix[i*COL SIZE + j]++;
                                               myMatrix[i*COL SIZE + j]++;
```

172 ms

967 ms

```
Programa C
                                          Programa D
#define ROW SIZE 10*1024
                                          #define ROW SIZE 10*1024
                                          #define COL SIZE 10*1024
#define COL SIZE 10*1024
long long myMatri
                                                                 SIZE*COL SIZE];
                                CONCLUSÃO:
for (i=0 ; i < RO
                                                                E ; j++) {
  /* for each col E fundamental que o programador do software
 for (j=0; j < tenha consciência dos mecanismos de hardware
                                                                IZE ; i++) {
      /* for each do processador para que o programa desenvolvido
                                                                 * /
      myMatrix[i* tenha o melhor desempenho possível.
                                                                E + j]++;
```

172 ms

967 ms