DISPUTATION | SPRECHMANUSKRIPT

Erzählfassung für 30 Minuten

Zur Präsentation `Diss_Presentation_FR_v1.12.pptx`

Umfang. Die Fassung folgt den 39 Vortragsfolien der aktuellen Präsentation. Jede Folie hat einen Sprechtext, eine Abbildung der tatsächlichen Folie und einen kurzen Regiehinweis. Bei Animationen zeigt die Vorschau den Endzustand. Die Foliennummern beziehen sich auf die Position in PowerPoint. Der Anhang ab Folie 40 ist für Rückfragen vorgesehen.

Zeitplanung. 29 Minuten für Begrüßung und Vortrag, eine Minute Reserve. Die ungefähr 3 366 Sprechwörter ergeben bei 125–130 Wörtern pro Minute etwa 25,9–26,9 Minuten reine Sprechzeit. Der Zeitplan lässt zusätzlich Raum für kurze Bildverweise, Pausen und Folienwechsel. Die endgültige Dauer ergibt sich erst in der laut gesprochenen Generalprobe.

Abschnitt	Folien	Zielzeit
Begrüßung, Motivation und Datasets	1–7	0:00–5:20
Feature Engineering und SOH Estimation	8–12	5:20–8:50
Estimators und Disturbance Tests	13–20	8:50–14:20
Ergebnisse des Robustness Benchmarks	21–25	14:20–18:20
Architecture, Pruning und Quantization	26–33	18:20–24:25
Accuracy, Memory und Inference Time	34–37	24:25–27:50
Fazit und Übergang zur Diskussion	38–39	27:50–29:00
Reserve		29:00–30:00

Kommission


Vorsitz	Prof. Dr.-Ing. Kai Strunz
Gutachterin	Prof. Dr.-Ing. Julia Kowal, TU Berlin
Gutachter	Prof. Dr.-Ing. Frank Opferkuch, TH Nürnberg
Gutachter	Prof. Dr.-Ing. Weihan Li, RWTH Aachen

Einstieg. Folie 1 enthält etwa 65 Sekunden für Begrüßung, den vollständigen englischen Dissertationstitel und eine kurze Erklärung des Themas. Der persönliche Bezug zu Professor Opferkuch bleibt bei einem Satz. Gesprochen reicht die Anrede „Frau Professor Kowal“ beziehungsweise „Herr Professor“; die vollständigen akademischen Titel stehen hier zur Orientierung.

Sprache und Lesart. Die Sätze bleiben Deutsch, die Fachbegriffe Englisch. Nur die Absätze unter dem Regiehinweis sind Sprechtext. Die Hinweise auf dieser Seite und die Vorbereitung am Ende werden nicht mitgesprochen. Die vollständigen Gleichungsherleitungen bleiben im Anhang.

Folie 1: Begrüßung und englischer Dissertationstitel

Zielzeit 0:00–1:05 min nach Beginn | Für diese Folie: 1:05 min



Regiehinweis, nicht mitsprechen: Nach der kurzen Begrüßung Titel und Untertitel auf Englisch vorlesen. Danach frei zum Thema überleiten.

Guten Tag, Herr Professor Strunz, Frau Professor Kowal, Herr Professor Opferkuch und Herr Professor Li. Herzlich willkommen auch allen Gästen.

Vielen Dank an die Kommission. Frau Professor Kowal, Ihnen danke ich für die Betreuung meiner Promotion. Herrn Professor Opferkuch und Herrn Professor Li danke ich für die Anreise aus Nürnberg und Aachen. Herr Professor Opferkuch, nach meiner Bachelorarbeit zu Lithium-Ionen-Akkus an der TH Nürnberg freue ich mich, dass Sie auch heute wieder dabei sind.

Der Titel meiner Dissertation lautet:

Deployment-Oriented Neural Network State-Estimation Methods for Battery Management Systems: Ageing Estimation, Robustness Benchmarking, Embedded Optimization, and Hardware Integration.

Es geht um State Estimation mit Neural Networks direkt im Battery Management System: Wie lassen sich SOC und SOH zuverlässig bestimmen, und wie können die Modelle mit begrenztem Speicher und begrenzter Rechenleistung auf einem Microcontroller laufen?

Folie 2: Warum State Estimation direkt im BMS?

Zielzeit 1:05–1:55 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Auf die Anwendungen und Ressourcenbeschränkungen zeigen; zum Schluss den Forschungsbedarf von der Folie vorlesen.

Die Motivation für meine Arbeit entstand aus meinen bisherigen Arbeiten zu autonomen und dezentralen Energiesystemen. Dazu zählen meine Masterarbeit am DLR zur mobilen Pflanzenanbaueinheit MEPA und vor allem das Projekt MG-Farm an der TU Berlin zu Microgrids in Nordafrika.

Für die hier genannten Anwendungen müssen Batteriespeicher zuverlässig arbeiten. State of Charge und State of Health, also SOC und SOH, sind jedoch nicht direkt messbar. Ihre Schätzung aus Messdaten erfordert je nach Modell aufwendige Berechnungen.

Auch außerhalb fester Infrastruktur muss diese Schätzung mit wenig Rechenleistung und Speicher zuverlässig funktionieren. Daraus ergibt sich der Forschungsbedarf: zuverlässige Zustandsbestimmung direkt im BMS bei begrenztem Ressourcenbudget.

Folie 3: Drei Research Questions

Zielzeit 1:55–2:35 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Das Schema wird zunächst verkleinert und nach links verschoben. Danach die drei Forschungsfragen wortwörtlich von der Folie vorlesen. Die Vorschau zeigt den Endzustand.

Daraus ergeben sich drei Forschungsfragen.

Erstens: Wie lässt sich das komplexe, zeitabhängige Alterungsverhalten von Lithium-Ionen-Batterien mit einfachen, kompakten Modellen abbilden?

Zweitens: Wie verhalten sich Batteriezustandsmodelle unter realistischen Betriebs- und Messbedingungen, und welche Faktoren bestimmen ihre Robustheit?

Drittens: Wie lassen sich Batteriezustandsmodelle auf Embedded-Hardware übertragen und hinsichtlich Speicherbedarf, Laufzeit und Energiebedarf optimieren?

Das Schema links verbindet Modellentwicklung, Bewertung und Hardware. Rechts steht die Vortragsstruktur.

Folie 4: Einordnung der Contributions

Zielzeit 2:35–3:20 min nach Beginn | Für diese Folie: 0:45 min



Regiehinweis, nicht mitsprechen: Oben die bisherigen Ansätze zeigen, dann die Beiträge unten zusammenfassend einordnen. Hardwarebezug und übergreifende Bewertung betonen. Die Literaturangaben nicht vorlesen.


Die Folie stellt bisherige Ansätze oben und den Beitrag dieser Arbeit unten gegenüber. Neural Networks für SOH, Robustheitsstudien und MCU-Implementierungen sind bereits bekannt. Viele Arbeiten betrachten jedoch einzelne Betriebsbedingungen oder Modellfamilien. Accuracy und Hardwarekosten werden oft getrennt bewertet.

Der besondere Beitrag liegt im Hardwarebezug und der übergreifenden Bewertung: Neben dem MAE geht es um den Einsatz der Modelle im BMS, ihre Grenzen und ihre Reaktion auf Störungen, lokal und im Gesamtverlauf.

Hinzu kommt der Vergleich von Pruning und Quantization für SOC- und SOH-Modelle. Dabei werden Accuracy, Speicherbedarf und Laufzeit gemeinsam auf einer MCU bewertet.

Folie 5: NMC Dataset und SOH Reference

Zielzeit 3:20–4:00 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Einen Ageing-Verlauf zeigen. Keine einzelnen Szenarien aufzählen.


Die erste Untersuchung basiert auf einem NMC Dataset mit vierzehn Zellen in sieben Ageing-Szenarien. Die Kurven zeigen, dass sich die Capacity je nach Betriebsbedingungen unterschiedlich entwickelt. Einfluss haben unter anderem Temperature, SOC, Depth of Discharge und Discharge Rate.

Die SOH Reference entsteht aus wiederholten Capacity Measurements. Der SOH beschreibt die verbleibende Capacity im Verhältnis zur Nominal Capacity. Eine gealterte Zelle kann also vollständig geladen sein und trotzdem weniger Ladung speichern als eine neue.

Dieses Dataset dient der Entwicklung der SOH-Modelle.

Folie 6: LFP Dataset für Benchmark und Optimization

Zielzeit 4:00–4:40 min nach Beginn | Für diese Folie: 0:40 min




Regiehinweis, nicht mitsprechen: Den Wechsel von NMC zu LFP deutlich machen.

Für das Robustness Benchmarking und die spätere Embedded Optimization dient ein zweites Dataset mit fünfzehn LFP-Zellen. Hier wurden Charge Rate, Discharge Rate und Depth of Discharge systematisch variiert, bei fünfundzwanzig Grad Umgebungstemperatur.

Die Kurven zeigen auch hier deutlich unterschiedliche Ageing-Verläufe.

Folie 7: BMS Platform und Benchmark Hardware

Zielzeit 4:40–5:20 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Die markierten Bausteine zeigen. H755 und H753 unterscheiden.


Die entwickelte BMS Platform verbindet Measurement und Monitoring mit eigenen Modellen zur State Estimation. Im Foto sind die beiden zentralen Bausteine markiert: Der TLE9012 misst Cell Voltages und Temperatures und ermöglicht Passive Balancing.

Der STM32H755 verteilt die Aufgaben auf zwei Cores. Der Cortex-M4 übernimmt Data Acquisition und Communication, der Cortex-M7 ist für die State Estimation vorgesehen.

Die späteren Memory- und Runtime-Messungen erfolgen auf dem hier unten genannten STM32H753, ebenfalls mit Cortex-M7. Dieses Mikrocontroller-Modell bildet die Plattform für den Hardware Benchmark.

Folie 8: Erster Teil: Feature Engineering

Zielzeit 5:20–5:50 min nach Beginn | Für diese Folie: 0:30 min




Regiehinweis, nicht mitsprechen: Den Schwerpunkt auf Feature Engineering legen, nicht auf Gate Equations.

Im ersten Teil steht das Feature Engineering für die SOH Estimation mit einem Multi-Layer Perceptron, kurz MLP, im Mittelpunkt. Im Schema sind Modellkomplexität und Schätzleistung hervorgehoben.

Dieses Feedforward Network besitzt keinen internen Recurrent State. Die zeitliche History wird deshalb über die Inputs bereitgestellt. Untersucht werden der Einfluss der Input Features, der Zeitauflösung und der Länge dieser History auf die Schätzgenauigkeit.

Folie 9: Wie eine Lag Sequence entsteht

Zielzeit 5:50–6:35 min nach Beginn | Für diese Folie: 0:45 min



Regiehinweis, nicht mitsprechen: Von den Features zum gemeinsamen Input Vector gehen.


Die History wird über Lag Sequences bereitgestellt. Dafür werden die Messwerte zunächst in Zeitintervallen zusammengefasst. Die Features sind Voltage, Temperature und kumulierter Strom, getrennt nach Charge und Discharge.

Die farbigen Markierungen zeigen zusammengehörige Zeitschritte. Diese werden unten zu einem gemeinsamen Input Vector zusammengefügt. Das MLP erhält damit aktuelle und vergangene Informationen; der Target Value ist der SOH am Ende des Windows.

Sequence Length und Time Resolution bestimmen die zeitliche Abdeckung: Sechzehn Steps mit zehn Minuten ergeben eine History von hundertsechzig Minuten.

Folie 10: Training, Validation und unabhängiger Test

Zielzeit 6:35–7:25 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Den Cell Split zuerst erklären, danach MSE und MAE unterscheiden.


Das Ablaufdiagramm trennt Modellentwicklung und abschließenden Test. Zehn NMC-Zellen dienen Training und Validation. Vier weitere Zellen bleiben für den Test reserviert. Zwanzig Prozent der Sequences aus den zehn Entwicklungszellen werden für Validation und Hyperparameter Tuning verwendet.

Das Input Scaling bringt die Features auf den Bereich zwischen null und eins. Im Training werden die Weights so angepasst, dass die MSE Loss sinkt. Hyperband sucht unter anderem nach geeigneter Depth, Width und zeitlicher Input-Konfiguration.

Die Formeln unten unterscheiden die Fehlermaße: MSE quadriert die Abweichungen, MAE mittelt ihre Beträge. Die Evaluation auf den separaten Test Cells prüft die Generalization auf unbekannte Zellen.

Folie 11: Time Resolution und Sequence Length

Zielzeit 7:25–8:05 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Eine passende Region der Fehler-Matrix zeigen, nicht alle Kombinationen erklären.

Die Fehler-Matrix zeigt den Einfluss von Time Resolution und Sequence Length. Jede Kachel steht für eine Kombination; ihre Farbe beschreibt den zugehörigen Fehler.


Eine grobe Time Resolution glättet die Messwerte und verdeckt dadurch relevante Charge- und Discharge-Dynamik. Bei feiner Time Resolution deckt dieselbe Zahl von Steps weniger Zeit ab. Für eine längere History muss dann der Input Vector wachsen.

Sechzehn Steps mit zehn Minuten bieten hier einen geeigneten Trade-off zwischen zeitlicher Abdeckung und Detailgrad. Längere Sequences oder feinere Daten verbessern die Accuracy nicht automatisch.

Folie 12: SOH Accuracy und Generalization

Zielzeit 8:05–8:50 min nach Beginn | Für diese Folie: 0:45 min

Ergebnisse: Genauigkeit und Grenzen der SOH-Schätzung



[12]

- **Zellen 1 und 7:** Gute Übereinstimmung mit der Kapazitätsreferenz, MAE von 0,253 bis 0,487 Prozentpunkten
- **Zelle 9:** Größere systematische und lokale Abweichungen, MAE 2,528 Prozentpunkte als Grenze der Übertragbarkeit

STRUKTUR

Motivation & Ziele

Daten & BMS

Kompakte zeitbasierte Modelle

Robustheit & Hardwareeffizienz

Embedded-AI-Optimierung

Fazit & Ausblick

12 / 39 Florian Rzepka | Ph.D. Presentation | Technische Universität Berlin | 23.10.2026

Regiehinweis, nicht mitsprechen: Zuerst die guten Verläufe, dann Cell 9 als Gegenbeispiel zeigen.


Die drei Diagramme vergleichen SOH Prediction und Capacity Reference. Bei Cells eins und sieben, links und in der Mitte, stimmen die Verläufe recht gut überein. Der MAE liegt ungefähr zwischen einem Viertel und einem halben Prozentpunkt.

Cell neun rechts zeigt die Grenze deutlicher: systematische und lokale Abweichungen mit einem MAE von rund zweieinhalb Prozentpunkten.

Eine Feedforward Architecture kann mit geeigneter History also zeitabhängiges Ageing abbilden. Die Generalization auf andere Ageing-Verläufe ist jedoch nicht selbstverständlich. Damit stellt sich die nächste Frage: Wie zuverlässig arbeiten verschiedene Estimator bei gezielt gestörten Inputs oder einer falschen Initialization?

Folie 13: Zweiter Teil: Robustness Benchmarking

Zielzeit 8:50–9:25 min nach Beginn | Für diese Folie: 0:35 min




Regiehinweis, nicht mitsprechen: Den Wechsel von SOH Model Development zum SOC Estimator Benchmark klar aussprechen.

Der zweite Teil erweitert die Evaluation um Robustness und Recovery. Das Schema bezieht dazu auch Messung und Hardware ein.

Verglichen werden vier SOC Estimator Classes: Direct Measurement, Hybrid Direct Measurement, ein Hybrid Equivalent-Circuit Model und ein Data-Driven Model. Neben der globalen Accuracy werden lokale Fehler, die Recovery Time und der Hardwarebedarf auf dem STM32 untersucht.

Folie 14: DM: Coulomb Counting mit Nominal Capacity

Zielzeit 9:25–10:05 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Den Coulomb-Counting-Pfad einmal von links nach rechts zeigen.


Direct Measurement basiert auf Coulomb Counting. Das Blockdiagramm zeigt den Weg vom Current über die Integration zur SOC-Berechnung. Der kumulierte Strom beschreibt die umgesetzte Ladung; dividiert durch die feste Nominal Capacity ergibt sich die SOC-Änderung.

Ein Reset Point entsteht bei einer ausreichend langen Phase nahe der Ladeschlussspannung. Dieser Full-Charge-Zustand setzt den kumulierten Strom zurück und den SOC auf voll.

Zwischen diesen Punkten gibt es keine kontinuierliche Voltage Correction. Current Errors, eine unpassende Capacity und eine nicht berücksichtigte Coulombic Efficiency können deshalb zu SOC Drift beitragen.

Folie 15: HDM: Capacity Adaptation mit SOH

Zielzeit 10:05–10:50 min nach Beginn | Für diese Folie: 0:45 min



Regiehinweis, nicht mitsprechen: Nur den neu hinzugekommenen SOH-Pfad erklären.


Hybrid Direct Measurement ergänzt diesen Ablauf um die Anpassung der Capacity. Im oberen Zweig liefert ein LSTM aus Stunden-Features eine SOH Estimation. Damit wird unten die Effective Capacity für das Coulomb Counting bestimmt.

Das LSTM verarbeitet eine History. Sein Cell State speichert Informationen, während Gates steuern, welche Anteile erhalten, ergänzt und ausgegeben werden.

So berücksichtigt HDM den Capacity Loss durch Ageing, ohne den grundlegenden Integrationspfad zu ändern. Die Accuracy hängt dadurch zusätzlich von der SOH Estimation ab. Current Errors sammeln sich weiterhin auf, und zwischen den Reset Points fehlt eine kontinuierliche Korrektur über die Spannung.

Folie 16: HECM: Equivalent Circuit Model mit Voltage Feedback

Zielzeit 10:50–11:40 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Prediction und Update am Blockdiagramm erklären; die Equations bleiben im Anhang.


Das Hybrid Equivalent-Circuit Model verbindet ein Ersatzschaltbild mit einem Extended Kalman Filter. Das Modell beschreibt den ohmschen Internal Resistance und verzögerte Spannungsanteile über zwei RC-Glieder.

Oben liefert das bereits bekannte SOH-LSTM den Ageing State. Daraus werden Capacity und passende Parameter aus vorab bestimmten Lookup Tables ausgewählt. Die Tabellen selbst werden dabei nicht verändert.

Im unteren Signalweg berechnet das ECM zunächst die State Prediction und eine erwartete Terminal Voltage. Der EKF vergleicht diese mit der gemessenen Spannung. Aus diesem Residual korrigiert er SOC und RC-States unter Berücksichtigung ihrer Unsicherheit. HECM nutzt damit eine kontinuierliche Rückmeldung aus der Spannung.

Folie 17: DD: GRU mit MLP Head

Zielzeit 11:40–12:25 min nach Beginn | Für diese Folie: 0:45 min



Regiehinweis, nicht mitsprechen: Input History, GRU und skalaren Output verbinden.


Beim Data-Driven Model arbeiten zwei Neural Networks zusammen. Oben liefert erneut das gemeinsame SOH-LSTM den Ageing State. Unten verarbeitet eine GRU die Signalhistorie und gibt ihren Hidden State an einen MLP-Head weiter, der den SOC ausgibt.

Die GRU ist ebenfalls rekurrent, besitzt gegenüber einem LSTM aber keinen separaten Cell State. Update Gate und Reset Gate steuern ihren Hidden State.

Die Inputs umfassen Voltage, Current, Temperature, kumulierten Strom, dynamische Features, Zeitabstände und SOH. Im Benchmark wird jeweils ein Window aus zweitausendvierundzwanzig Samples ausgewertet. Das Modell lernt also die Zuordnung aus Daten, ohne ein explizites ECM zu benötigen.

Folie 18: Initial-State Disturbances

Zielzeit 12:25–13:05 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Auf den Initial-State Error im Schema zeigen.


Die vier Modelle wurden dann in einem Benchmark untersucht. Die Kreisgrafik ordnet die Tests in drei Gruppen: Initialization Errors, Input Disturbances und Signal Integrity Faults. Alle Estimator erhalten jeweils dieselbe Störung.

Hier hervorgehoben sind Initialization Errors. Dabei startet der Test absichtlich mit einem falschen SOC. Gemessen wird, ob und wie schnell der Estimator wieder zum korrekt initialisierten Verlauf zurückfindet.

Das ist beispielsweise nach einem BMS-Neustart relevant. Bei LFP erschwert außerdem die flache OCV-Kennlinie in weiten SOC-Bereichen eine eindeutige Initialisierung allein aus der Spannung.

Folie 19: Input Disturbances: Gain, Offset und Noise

Zielzeit 13:05–13:45 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Gain, Offset und Noise als unterschiedliche Fehlerarten nennen.


Der hervorgehobene Bereich zeigt nun die Input Disturbances. Dazu gehören Gain Errors, Offset Errors, Noise und einzelne Voltage Spikes.

Ein Gain Error skaliert den Messwert, ein Offset verschiebt ihn. Noise erzeugt schwankende Abweichungen. Solche Fehler können etwa durch Calibration, Sensor Drift oder elektromagnetische Störungen entstehen.

Ihre Wirkung hängt vom Modell ab: Current Errors beeinflussen die Ladungsbilanz, Voltage Errors das Spannungsfeedback und die daraus berechneten Features. Die Tests machen sichtbar, welche Signalabhängigkeiten besonders kritisch sind.

Folie 20: Signal Integrity Faults

Zielzeit 13:45–14:20 min nach Beginn | Für diese Folie: 0:35 min




Regiehinweis, nicht mitsprechen: Fehlende Daten und unregelmäßige Zeitabstände im hervorgehobenen Segment zeigen.

Die dritte Gruppe in der Kreisgrafik sind Signal Integrity Faults. Hier geht es um fehlende Samples, längere Ausfälle und unregelmäßige Zeitabstände.

Solche Störungen entstehen im realen Betrieb durch Paketverluste, Kommunikationsausfälle und schwankende Latenzen.

Folie 21: Nominal Accuracy als Ausgangspunkt

Zielzeit 14:20–15:05 min nach Beginn | Für diese Folie: 0:45 min



Regiehinweis, nicht mitsprechen: Den linken MAE Plot erklären. Window-Werte, Macro Mean und Confidence Interval zuordnen.

Zunächst sehen Sie die Ergebnisse der Nominal Accuracy ohne zusätzliche Disturbance. Die Auswertung nutzt sechzehn feste Vierundzwanzig-Stunden-Windows aus sechs unabhängigen Holdout-Zellen.

Im Diagramm stehen die Punkte für einzelne Fenster. Die Balken zeigen die über die Zellen gleich gewichteten MAE-Werte, die Fehlerbalken deren fünfundneunzigprozentige Confidence Intervals.


Links steht der MAE, rechts der RMSE, der große Abweichungen stärker gewichtet. DD erreicht hier den niedrigsten mittleren MAE von rund zweieinhalb Prozentpunkten; auch die Fensterwerte streuen vergleichsweise wenig.

Diese Nominal Accuracy ist zunächst die Ausgangslage.

Folie 22: Reaktion auf Current Gain Errors

Zielzeit 15:05–15:55 min nach Beginn | Für diese Folie: 0:50 min

Ergebnisse: Sensitivität gegenüber Strom-Gain-Fehlern



DM/HDM: Stärkster Fehleranstieg durch Integration des skalierten Stroms

HECM: Teilkorrektur des SOC über das Spannungsfeedback

DD: Mehrkanalhistorie als plausible Erklärung der geringeren Sensitivität

DD mit geringstem MAE-Anstieg im Sechs-Zell-Vergleich

STRUKTUR

Motivation & Ziele

Daten & BMS

Kompakte zeitbasierte Modelle

Robustheit & Hardwareeffizienz

Embedded-AI-Optimierung

Fazit & Ausblick

22 / 39 Florian Rzepka | Ph.D. Presentation | Technische Universität Berlin | 23.10.2026

Regiehinweis, nicht mitsprechen: Den steigenden Error und den Vergleich der vier Estimator zeigen.


Als erstes Beispiel dient ein Current Gain Error, also eine fehlerhafte Skalierung des Stroms. Oben steigt der zusätzliche MAE mit der Störstärke. DM und HDM reagieren besonders stark, DD deutlich schwächer.

Unten links ist zu sehen, wie der Gain Error den gemessenen Strom verändert. Der SOC-Verlauf unten rechts zeigt die Folge: Beim Coulomb Counting wächst die Abweichung durch die fortgesetzte Integration des falschen Stroms.

HECM kann einen Teil davon über das Spannungsfeedback korrigieren. Bei DD ist die Nutzung mehrerer zeitabhängiger Features eine plausible Erklärung für die geringere Sensitivität. Der Plot allein beweist jedoch nicht, welchen Anteil jedes Feature daran hat.

Folie 23: Recovery: First Entry und Persistent Recovery

Zielzeit 15:55–16:45 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Time Series und beide Recovery Metrics unterscheiden.

Bei der Recovery nach einem SOC-Initialisierungsfehler zeigt das obere Diagramm zunächst die SOC-Verläufe. Unten links wird die Abweichung zum jeweils korrekt initialisierten Lauf sichtbar.


Unterschieden wird zwischen einem ersten Aufenthalt von mindestens fünf Minuten im Toleranzband und einer persistenten Recovery. Bei letzterer bleibt die Abweichung bis zum Fensterende im Band. Die Balken unten rechts vergleichen diese Zeiten.

HECM erreicht im untersuchten Protokoll die schnellste persistente Recovery. DD kann früh in das Band gelangen, später aber wieder herausfallen. DM und HDM behalten ohne passenden Reset Point weitgehend ihren Initialisierungsfehler.

Damit zeigt sich bereits: Ein niedriger Nominal Error und eine schnelle, dauerhafte Recovery sind unterschiedliche Eigenschaften.

Folie 24: Voltage Spikes und Local Errors

Zielzeit 16:45–17:35 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Den kurzen DD Peak zeigen und danach auf die gesamte Window Duration verweisen.

Lokale Fehler wie die Voltage Spikes zeigen einen weiteren Unterschied. Oben sind SOC-Verläufe um einen einzelnen Spike dargestellt. DD reagiert mit einem deutlichen Ausschlag und anschließendem Abklingen.


Unten links wird die Größe der lokalen Fehlerpeaks verglichen; unten rechts der mittlere zusätzliche Absolute Error über die Zeit nach den Spikes. Gerade diese lokale Darstellung macht die kurze, starke Reaktion sichtbar.

DM und HDM nutzen die Spannung zwischen den Reset Points nicht zur kontinuierlichen SOC-Korrektur. Bei HECM gewichtet der Kalman Gain die Spannungsabweichung entsprechend der Unsicherheit von Vorhersage und Messung. Einzelne Voltage Spikes führen hier nur zu einer kleinen SOC-Korrektur. DD verarbeitet dagegen sowohl die Voltage als auch ihre zeitliche Änderung.

Im MAE über vierundzwanzig Stunden fällt ein so kurzer Fehlerpeak kaum auf.

Folie 25: Ergebnis des Robustness Benchmarks

Zielzeit 17:35–18:20 min nach Beginn | Für diese Folie: 0:45 min



Regiehinweis, nicht mitsprechen: Gesamtscore rechts und die unterschiedlichen Stärken im Netzdiagramm links zuordnen.


Das Netzdiagramm links fasst die drei Bewertungsdimensionen Accuracy, Robustness und Recovery zusammen. DD zeigt hohe Scores bei Accuracy und Robustness; die besondere Stärke von HECM liegt in der persistenten Recovery.

Die Balken rechts zeigen den Gesamtscore bei unterschiedlichen Prioritäten: einmal mit Schwerpunkt Accuracy, einmal Robustness und einmal Recovery. In allen drei untersuchten Profilen liegt DD vorn.

Das bedeutet nicht, dass DD in jedem einzelnen Störfall überlegen ist. Die Voltage Spikes zeigen eine konkrete Schwäche. Für die Auswahl zählen deshalb Nominal Accuracy, lokale Fehler und Recovery gemeinsam. Der nächste Teil ergänzt diese Bewertung um den Ressourcenbedarf.

Folie 26: Dritter Teil: Embedded Optimization

Zielzeit 18:20–19:00 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Structured Pruning und Weight-only Quantization als getrennte Varianten einführen.


Im dritten Teil werden SOC- und SOH-LSTM-Modelle für den Embedded-Einsatz optimiert. Diese Arbeit fällt in die im Schema hervorgehobenen Bereiche Hardware und Deployment.

Zwei Verfahren stehen im Mittelpunkt: Structured Pruning und Weight-only INT8 Quantization.

Ziel ist, Speicherbedarf und Inference Time zu reduzieren und die Accuracy möglichst zu erhalten. Die Evaluation erfolgt auf dem PC und auf dem STM32. Dafür muss zunächst klar sein, welche Bereiche der Modelle optimiert werden können.

Folie 27: Parameter Count im LSTM Core

Zielzeit 19:00–19:50 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Input Weights, Recurrent Weights und den quadratischen Anteil H^2 zeigen.

Die Abbildung zeigt die Architecture: Inputs links, LSTM in der Mitte und MLP-Head rechts.


Beide Modelle haben sechs Input Features. Der SOC-LSTM besitzt 64 Hidden Units, der SOH-LSTM 128.

Für die drei Gates und den Candidate werden jeweils Input Weights, Recurrent Weights und Biases benötigt. Die Formel darunter zählt diese vier Blöcke zusammen. Der Term H mal D beschreibt die Inputs, H mal H die recurrent Verbindungen. Dazu kommen hier zwei Bias-Vektoren pro Block.

Damit wächst ein wesentlicher Teil der Parameterzahl quadratisch mit der Hidden Size. Genau dort kann Structured Pruning ansetzen.

Folie 28: Parameter Count im MLP Head

Zielzeit 19:50–20:30 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Am rechten Teil der Architecture bleiben.

Der MLP-Head bekommt den Hidden State des LSTM als Input und erzeugt daraus einen einzelnen SOC- oder SOH-Wert.


Seine Hidden Layer hat die Breite M. Für diese Layer werden H mal M Weights und M Biases benötigt. Die Output Layer ergänzt M Weights und einen Bias. Das ergibt die Formel H mal M plus zweimal M plus eins.

In den Base-Modellen ist M gleich H. Damit kommen beim SOC etwa 4.200 und beim SOH etwa 16.600 Parameter hinzu.

Folie 29: Total Parameter Count und Compression Target

Zielzeit 20:30–21:05 min nach Beginn | Für diese Folie: 0:35 min

Modellkomplexität: Anzahl der Parameter



Gesamtzahl: LSTM-Kern + MLP-Head, jeweils inklusive Bias

Base-Modell (D = 6)	LSTM	MLP	Gesamt
SOC (H = M = 64)	18 432	4 225	**22 657**
SOH (H = M = 128)	69 632	16 641	**86 273**

LSTM-Kern mit rund 81 % der Parameter und quadratischem H^2-Anteil

STRUKTUR
Motivation & Ziele
Daten & BMS
Kompakte zeitbasierte Modelle
Robustheit & Hardwareeffizienz
Embedded-AI-Optimierung
Fazit & Ausblick

29 / 39 Florian Rzepka | Ph.D. Presentation | Technische Universität Berlin | 23.10.2026

Regiehinweis, nicht mitsprechen: Rund 81 Prozent im LSTM hervorheben, nicht jede Tabellenzahl vorlesen.


Die Tabelle führt LSTM und MLP zusammen. Insgesamt besitzt das SOC-Modell rund dreiundzwanzigtausend Parameter, das SOH-Modell rund sechsundachtzigtausend.

In beiden Fällen liegen etwa einundachtzig Prozent im LSTM. Sein quadratischer Anteil macht die Hidden Size zu einem wirksamen Ansatzpunkt für die Kompression.

Wenn Hidden Units entfallen, muss allerdings auch der MLP-Head angepasst werden: Er erhält dann einen kürzeren Hidden State. Die Verbindung zwischen den beiden Blöcken bleibt also beim Pruning berücksichtigt.

Folie 30: Vom Training zum Hardware Benchmark

Zielzeit 21:05–21:45 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Die beiden Compression-Pfade und den gemeinsamen Benchmark zeigen.


Der Ablauf der Versuchsdurchführung ist hier von links nach rechts dargestellt: Dataset, Training, Compression, Firmware Export und Hardware Benchmark.

Aus demselben trainierten Modell entstehen zwei getrennte Varianten. Der obere Pfad entfernt Hidden Units und enthält anschließend Fine-Tuning. Der untere Pfad quantisiert die LSTM-Weights.

Danach werden die Parameter für die C-Implementierung exportiert. Base, Pruned und Quantized erhalten denselben Input Stream. Verglichen werden Accuracy, Flash, RAM und Inference Time.

Folie 31: Warum Structured Pruning?

Zielzeit 21:45–22:35 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Einzelne Zero Weights mit entfernten Rows und Columns vergleichen.

Als Nächstes möchte ich noch etwas genauer auf die angewandten Methoden eingehen. Beim Pruning werden ausgewählte Teile eines trainierten Netzes entfernt, um seinen Ressourcenbedarf zu reduzieren. Die Abbildung unterscheidet zwei Arten.


Links steht das unveränderte Modell. In der Mitte werden beim Unstructured Pruning einzelne Weights auf null gesetzt. Die Matrixdimensionen bleiben gleich, ebenso die Länge des Hidden Vectors. Ein Dense Kernel rechnet deshalb weiterhin über dieselben Positionen.

Rechts werden beim Structured Pruning ganze Hidden Units entfernt. Dazu entfallen die zugehörigen Rows, Einträge im Hidden Vector und Columns der folgenden Matrix.

So entstehen tatsächlich kleinere Dense Matrices, mit denen die bestehende FP32-Implementierung rechnen kann. In dieser Arbeit wird Structured Pruning verwendet.

Folie 32: L2 Saliency und konsistentes Channel Pruning

Zielzeit 22:35–23:30 min nach Beginn | Für diese Folie: 0:55 min



Regiehinweis, nicht mitsprechen: Saliency Score, Ranking und gekoppelte Weight Matrices nacheinander zeigen.

Um auszuwählen, welche Hidden Units entfernt werden, wird für jede Unit ein Saliency Score berechnet, indem die L2-Normen ihrer Input und Recurrent Weight Rows über alle 4 LSTM-Blöcke addiert werden.


Die Formel oben fasst diese Zeilennormen zusammen. Ein hoher Score bedeutet große Weights nach diesem Kriterium und spricht für das Behalten der Unit.

Die Units werden nach ihren Scores sortiert. Der gewählte Pruning-Anteil bestimmt, wie viele Units mit den niedrigsten Scores entfernt werden, hier rund 30 %. Das Bild darunter zeigt, dass dadurch auch die zugehörigen Columns der MLP-Eingangsmatrix entfallen.

Die Hidden Size sinkt beim SOC von 64 auf 45, beim SOH von 128 auf 90. Anschließend werden die übernommenen Weights durch Fine-Tuning angepasst.

Folie 33: Was Weight-only INT8 Quantization bedeutet

Zielzeit 23:30–24:25 min nach Beginn | Für diese Folie: 0:55 min



Regiehinweis, nicht mitsprechen: Eine Weight Row, ihre Scale und die Dequantization erläutern.

Quantization verändert das Zahlenformat der gespeicherten LSTM-Weights. Die Zahlengeraden rechts vergleichen Signed Symmetric, Unsigned Zero-Anchored und Asymmetric. Verwendet wird die rot markierte Signed-Symmetric-Variante: Jede Weight Row bekommt eine eigene Scale, der Zero Point bleibt 0.


8 Bit bieten grundsätzlich 256 Codes. Hier wird der symmetrische Bereich von -127 bis $+127$ verwendet. Die Scale ergibt sich aus dem größten Betrag der Row, geteilt durch 127. Die Weights werden darauf skaliert, gerundet und begrenzt.

Ein Weight benötigt dadurch 1 Byte statt 4, zuzüglich der FP32-Scales. Zur Berechnung werden die gespeicherten Werte wieder skaliert. Biases, States, Activations und der MLP bleiben FP32.

Das spart Parameterspeicher. Die Matrixgrößen und die Anzahl der MACs bleiben jedoch gleich.

Folie 34: Accuracy nach der Model Compression

Zielzeit 24:25–25:20 min nach Beginn | Für diese Folie: 0:55 min



Regiehinweis, nicht mitsprechen: SOC links und SOH rechts getrennt bewerten.

Die Boxplots vergleichen die Absolute Errors nach der Kompression: links SOC, rechts SOH. Die Legende gibt jeweils den MAE an; die Box umfasst die mittleren 50 % der Fehler.

Beim SOC bleiben die Verteilungen ähnlich. Pruned liegt hier sogar etwas günstiger, was nach dem Fine-Tuning möglich ist, aber keine generelle Verbesserung durch Pruning beweist. Die MAE-Werte für den SOC liegen im Bereich von 2,3 bis 2,8 Prozentpunkten.


Beim SOH steigen die Fehler nach kausaler Filterung von etwa 0,85 auf 1,4 bis 1,5 Prozentpunkte.

Die Pruning-Variante mit 30 % ist damit ein untersuchter Kompromiss zwischen Accuracy und Ressourcenbedarf.

Folie 35: Speicherbedarf in Flash und RAM

Zielzeit 25:20–26:15 min nach Beginn | Für diese Folie: 0:55 min

Ergebnisse: Flash- und RAM-Bedarf der Modelle



Einsparung gegenüber Base

	SOC	SOH
Pruning		
Flash	37,2 %	43,3 %
RAM	18,3 %	19,9 %
Quantized		
Flash	49,7 %	55,9 %
RAM	19,7 %	22,9 %

Flash-Bilanz: $F_{Firmware} = F_{Gewichte} + F_{Code} + F_{Konstanten}$

RAM-Bilanz: $R_{\text{gesamt}} = R_{\text{Variablen}} + R_{\text{Puffer}} + R_{\text{Stack,max}}$

Begrenzte RAM-Ersparnis:
FP32-Zustände und Aktivierungen auch bei Quantized

STRUKTUR

Motivation & Ziele

Daten & BMS

Kompakte zeitbasierte Modelle

Robustheit & Hardwareeffizienz

Embedded-AI-Optimierung

Fazit & Ausblick

35 / 39 Florian Rzepka | Ph.D. Presentation | Technische Universität Berlin | 23.10.2026

Regiehinweis, nicht mitsprechen: Zuerst Flash und anschließend die geringere RAM Reduction erklären.

Das Balkendiagramm zeigt den Speicherbedarf im Flash, jeweils für Base, Pruned und Quantized. Die dunklen Balken stehen für SOC, die hellen für SOH. Die Einheit ist KiB.


Beide Methoden reduzieren den Speicherbedarf; Quantization spart hier mehr Flash. Die Tabelle rechts zeigt knapp fünfzig Prozent beim SOC und rund sechsundfünfzig Prozent beim SOH. Pruning erreicht etwa siebenunddreißig beziehungsweise dreiundvierzig Prozent.

Die Flash-Bilanz umfasst neben den Weights auch Programmcode und Runtime. Deshalb entspricht die Gesamtersparnis nicht einfach dem Faktor vier der INT8-Speicherung.

Die RAM-Bilanz umfasst statische Variablen und Puffer sowie den maximal beobachteten Stack. Die Einsparungen bleiben mit ungefähr achtzehn bis dreiundzwanzig Prozent kleiner, weil States und Activations weiterhin FP32 sind.

Folie 36: Pruning: Kernel Time und Host Latency

Zielzeit 26:15–27:05 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: An den 3 Punkten Ergebnis, Ursache und Fazit orientieren; für die Zahlen auf die Tabelle zeigen.

Die Histogramme zeigen die Host Latency für SOC und SOH. Die Tabelle rechts trennt diese von der reinen Kernel Time auf dem STM32.


Ergebnis: Pruning verkürzt die Kernel Time bei beiden Modellen um etwa 43 bis 44 %. Bei der Host Latency ist der Gewinn beim SOC mit knapp 4 % deutlich kleiner als beim SOH mit rund 29 %.

Ursache: Weniger Hidden Units bedeuten weniger Rechenoperationen. Beim SOC entfällt aber ein großer Teil der Gesamtzeit auf Übertragung und Scheduling.

Fazit: Für einen größeren End-to-End-Gewinn müssen Übertragung und Scheduling weiter optimiert werden.

Folie 37: Quantization: Flash Savings und Runtime Overhead

Zielzeit 27:05–27:50 min nach Beginn | Für diese Folie: 0:45 min



Regiehinweis, nicht mitsprechen: Das Ergebnis auf den konkreten Mixed-Precision-Kernel beziehen.

Bei Quantization verschieben sich die Histogramme dagegen zu längeren Host Latencies. Die Tabelle zeigt auch längere Kernel Times: beim SOC ungefähr auf das 5-Fache, beim SOH um rund 29 %.


Die INT8-Weights sparen Flash, werden hier aber in einer FP32-Rechnung verwendet. Konversion und Skalierung können zusätzlichen Aufwand erzeugen; die Zahl der Modell-MACs sinkt nicht. Welche Operation den Mehraufwand genau verursacht, müsste ein gezieltes Profiling auflösen.

Die Aussage gilt für diese Implementierung und die dokumentierte Benchmarkkonfiguration. Kleinere gespeicherte Zahlen machen einen bestehenden Kernel nicht automatisch schneller. Dafür muss auch die Ausführung das Zahlenformat effizient nutzen.

Folie 38: Antworten auf die Research Questions

Zielzeit 27:50–28:50 min nach Beginn | Für diese Folie: 1:00 min

Fazit: Antworten auf die Forschungsfragen



Feature Engineering

Zeitabhängige SOH-Schätzung mit einem MLP

Feature Engineering und Lag Sequences liefern die Zeitinformation ohne rekurrente Architektur

Benchmarkkriterien

Nominal Accuracy allein reicht nicht aus

Accuracy, Robustness und Hardwarebedarf gemeinsam bewerten

Embedded AI

Ressourcengewinne durch Modellkompression

Pruning reduziert Speicherbedarf und Kernel Time
INT8 spart Flash, erhöht hier aber die Kernel Time

STRUKTUR

Motivation & Ziele

Daten & BMS

Kompakte zeitbasierte Modelle

Robustheit & Hardwareeffizienz

Embedded-AI-Optimierung

Fazit & Ausblick

38 / 39 Florian Rzepka | Ph.D. Presentation | Technische Universität Berlin | 23.10.2026

Regiehinweis, nicht mitsprechen: Die 3 Kernaussagen rechts auf der Folie von oben nach unten aufgreifen.

Damit komme ich zum Fazit meiner Arbeit.

1. Geeignetes Feature Engineering und explizite Lag Sequences ermöglichen zeitabhängige SOH-Schätzungen mit einem MLP, also auch ohne rekurrente Architektur. Die Übertragbarkeit hängt dabei von den Trainingsdaten und den erfassten Ageing-Verläufen ab.

2. Nominal Accuracy allein reicht für einen aussagekräftigen Benchmark nicht aus. Dafür müssen Accuracy, Robustness und Hardwarebedarf gemeinsam betrachtet werden. Der Robustness Benchmark ergänzt die nominalen Fehlerwerte um das Verhalten bei Störungen und die Recovery.

3. Modellkompression ermöglicht Ressourcengewinne. Structured Pruning reduziert hier Speicherbedarf und Kernel Time. Weight-only INT8 Quantization spart Flash, erhöht in der verwendeten Implementierung aber die Kernel Time.

Die Arbeit zeigt, wie sich neuronale State Estimation vom Input bis zum Deployment auf dem Microcontroller systematisch bewerten und optimieren lässt.

Folie 39: Abschluss

Zielzeit 28:50–29:00 min nach Beginn | Für diese Folie: 0:10 min




Regiehinweis, nicht mitsprechen: Nach dem letzten Satz eine kurze Pause lassen und zur Kommission schauen.

Vielen Dank für Ihre Aufmerksamkeit. Ich freue mich auf Ihre Fragen und die Diskussion.

Anhang: Kausale Auswertung des Benchmarks

PowerPoint-Folie 40 | Für Rückfragen, nicht im 29-Minuten-Ablauf.



Die bisherige Hauptfolie 21 steht jetzt am Anfang des Anhangs. Der Hauptvortrag führt nach den Signal Integrity Faults direkt zu den Ergebnissen.

Bei einer Rückfrage zur Vergleichbarkeit: Die Features werden aus dem tatsächlich verfügbaren, gestörten Signalstrom neu berechnet. Dazu gehören kumulierter Strom, EFC, zeitliche Ableitungen und SOH-Features. So kann eine Störung auch die daraus abgeleiteten Größen beeinflussen. Es werden keine zukünftigen Messwerte verwendet.

Für den Störungseffekt wird jeder Lauf mit seiner passenden Baseline verglichen: gleiche Zelle, gleiches Fenster, gleicher Seed. ΔMAE bezeichnet die Änderung des Fehlers gegenüber der Reference. Bei der Recovery wird dagegen der fehlerhaft initialisierte Verlauf mit dem korrekt initialisierten Lauf desselben Modells verglichen.

Die 3 Testgruppen: Initialization Errors betreffen den Startzustand; Input Disturbances verfälschen Messwerte, etwa durch Gain, Offset, Noise oder Spikes; Signal Integrity Faults betreffen Verfügbarkeit und Timing der Samples. Der missverständliche Ausdruck „reine Sensor Errors“ entfällt im Sprechtext.

Vorbereitung für Rückfragen

Kein Bestandteil des 30-Minuten-Vortrags. Nummern sind die Positionen in PowerPoint.

Schneller Zugriff auf den Anhang

Thema	Folien
Kausale Auswertung und Paired Comparisons	40
LSTM Cell und GRU Cell: Equations	44–45
Training/Validation/Test Split	46
STM32-Kennzahlen; Ermittlung von Flash und RAM	47–49
Window-Based und Stateful Inference	50
SOC-/SOH-LSTM-Architecture aus Kapitel 7	51–52
Parameter Count, MACs und gekoppelte Pruning Indices	53–54
Host Latency und Kernel Time	57–58
MLP Equation und Architecture aus Kapitel 5	59–60
GRU und gemeinsames SOH-LSTM aus Kapitel 6	61–62
Resource Demand der SOC Estimators	66
Significance, Bootstrap und Confidence Intervals	67–68
DoE, References, Test Windows und Hyperparameter Tuning	69–73
HECM und ECM in Übungsnotation	74–77
Kalman Filter: Q, P, R, Prediction, Gain und Update	78–80
Error Metrics, Paired Comparisons und Recovery	81–84
Dequantization und Causal SOH Filtering	85–86
Scores, MAC Reduction und Quantization	87–89
Benchmark Window Selection	90

Präzisierungen aus den Kommentaren

Full-Charge-Reset: Gemeint ist die *Ladeschlussspannung*, nicht die Entladeschlussspannung. Der kumulierte Strom wird nach dem qualifizierten Volllladeabschnitt zurückgesetzt.

Recovery: Im gezeigten Protokoll erreicht HECM die schnellste persistente Recovery. HDM besitzt zwischen Reset Points keine kontinuierliche Voltage Correction. First Entry verlangt hier mindestens 300 Sekunden im Band; Persistent Recovery verlangt das Verbleiben bis zum Fensterende.

Voltage Spike bei HECM: Der EKF nutzt das Voltage Residual tatsächlich, gewichtet es aber mit dem Kalman Gain. Modell und Kovarianzen begrenzen die Wirkung einer einzelnen unplausiblen Messung. Das erklärt die kleine Reaktion im Versuch; es ist keine allgemeine Garantie gegen Ausreißer.

Boxplot: Die schwarze Linie ist der *Median des Absolute Error*, nicht der MAE. Die Box zeigt das Interquartile Range. Die MAE-Werte stehen separat in der Legende.

INT8: 8 Bit bedeuten 256 mögliche Codes, nicht 256 Bit. Der hier verwendete symmetrische Bereich $[-127, 127]$ nutzt 255 Stufen; -128 bleibt ungenutzt. Signed/Unsigned und Symmetric/Asymmetric sind unterschiedliche Entscheidungen.

Begrüßung und Generalprobe

Persönliche Vorbereitung, nicht mitsprechen.

Begrüßung. Der Bezug zu Professor Opferkuch stammt aus deiner Bachelorarbeit an der TH Nürnberg über Mess- und Analyseverfahren von Lithium-Ionen-Akkus. 1 Satz genügt. Professor Li wird für Begutachtung und Anreise gedankt; eine persönliche Zusammenarbeit wird nicht behauptet.

4 Zeitkontrollen

Zeitpunkt	Zielzeit nach Beginn
Nach Folie 12: SOH-MLP abgeschlossen	8:50
Nach Folie 25: Robustness Benchmark abgeschlossen	18:20
Nach Folie 37: Hardware Results abgeschlossen	27:50
Nach Folie 39: Übergang zur Diskussion	29:00

Wenn du etwa 1 Minute zurückliegst

Auf Folie 4 genügen die 3 Beiträge in 1 Satz. Auf den Folien 18 bis 20 je 1 Beispiel nennen und direkt weitergehen. Auf Folie 29 reichen die beiden Total Parameter Counts und der LSTM-Anteil. Bei Folie 33 den Rechenweg kurz zusammenfassen und die FP32 Computation klar benennen. Die Schlussantworten auf Folie 38 bleiben erhalten.

Begriffe sauber auseinanderhalten

Ein normierter Error von 0,01 entspricht 1 Prozentpunkt. Der L2 Saliency Score bewertet die Gewichte für die Auswahl; MSE und MAE bewerten Predictions anhand der Reference. Pruning und Quantization sind getrennte Varianten. Weight-only INT8 bedeutet hier weiterhin FP32 Computation.

Beim Kalman Filter ist Q die Process Noise Covariance, R die Measurement Noise Covariance und P die Estimation Error Covariance. K ist der Kalman Gain. Die Timeline auf Folie 77 ordnet gespeicherten Current und neue Voltage Measurement dem Codeablauf zu. Das 1RC-Lehrmodell bleibt vom 2RC-HECM getrennt.

Generalprobe

Die Uhr startet mit der Begrüßung. An Diagrammen den Blick vom Manuskript lösen und kurz auf die genannte Kurve oder den Block zeigen. Die 29 Minuten enthalten Zeit für solche Verweise und Folienwechsel; 1 weitere Minute bleibt Reserve. Die tatsächliche Dauer muss laut geprüft werden.

Grundlage dieser Fassung

Aktuelle Präsentation v1.12 mit 39 Hauptfolien und Anhang ab Folie 40. Die Folie zur kausalen Auswertung wurde aus dem Hauptteil in den Anhang verschoben. Die Kommentare aus der überarbeiteten PDF vom 20. Oktober 2026 sind mit der bereits korrigierten Fassung vom Vortag abgeglichen.