DISPUTATION | SPRECHMANUSKRIPT

Erzählfassung für 30 Minuten

Zur Präsentation `Diss_Presentation_FR_v1.12.pptx`

Umfang. Die Fassung folgt den 40 Vortragsfolien der aktuellen Präsentation. Jede Folie hat einen Sprechtext, eine Abbildung der tatsächlichen Folie und einen kurzen Regiehinweis. Die Foliennummern beziehen sich auf die Position in PowerPoint. Der Anhang ab Folie 41 ist für Rückfragen vorgesehen.

Zeitplanung. 29 Minuten für Begrüßung und Vortrag, eine Minute Reserve. Die ungefähr 3 475 Sprechwörter ergeben bei 125–130 Wörtern pro Minute etwa 26,7–27,8 Minuten reine Sprechzeit. Die verbleibende Zeit innerhalb des 29-Minuten-Plans ist für Bildverweise, kurze Pausen und Folienwechsel gedacht. Die endgültige Dauer ergibt sich erst in der laut gesprochenen Generalprobe.

Abschnitt	Folien	Zielzeit
Begrüßung, Motivation und Datasets	1–7	0:00–5:20
Feature Engineering und SOH Estimation	8–12	5:20–9:05
Estimators und Disturbance Tests	13–21	9:05–14:15
Ergebnisse des Robustness Benchmarks	22–26	14:15–18:25
Architecture, Pruning und Quantization	27–34	18:25–24:20
Accuracy, Memory und Inference Time	35–38	24:20–27:45
Fazit und Übergang zur Diskussion	39–40	27:45–29:00
Reserve		29:00–30:00

Kommission


Vorsitz	Prof. Dr.-Ing. Kai Strunz
Gutachterin	Prof. Dr.-Ing. Julia Kowal, TU Berlin
Gutachter	Prof. Dr.-Ing. Frank Opferkuch, TH Nürnberg
Gutachter	Prof. Dr.-Ing. Weihan Li, RWTH Aachen

Einstieg. Folie 1 enthält etwa 75 Sekunden für Begrüßung, den vollständigen englischen Dissertationstitel und eine kurze Erklärung des Themas. Der persönliche Bezug zu Professor Opferkuch bleibt bei einem Satz. Gesprochen reicht die Anrede „Frau Professor Kowal“ beziehungsweise „Herr Professor“; die vollständigen akademischen Titel stehen hier zur Orientierung.

Sprache und Lesart. Die Sätze bleiben Deutsch, die Fachbegriffe Englisch. Nur die Absätze unter dem Regiehinweis sind Sprechtext. Die Hinweise auf dieser Seite und die Vorbereitung am Ende werden nicht mitgesprochen. Die vollständigen Gleichungsherleitungen bleiben im Anhang.

Folie 1: Begrüßung und englischer Dissertationstitel

Zielzeit 0:00–1:15 min nach Beginn | Für diese Folie: 1:15 min



Regiehinweis, nicht mitsprechen: Nach der kurzen Begrüßung Titel und Untertitel auf Englisch vorlesen. Danach frei zum Thema überleiten.

Guten Tag, Herr Professor Strunz, Frau Professor Kowal, Herr Professor Opferkuch und Herr Professor Li. Herzlich willkommen auch allen Gästen.

Vielen Dank an die Kommission. Frau Professor Kowal, Ihnen danke ich für die Betreuung meiner Promotion. Herrn Professor Opferkuch und Herrn Professor Li danke ich für die Anreise aus Nürnberg und Aachen. Herr Professor Opferkuch, nach meiner Bachelorarbeit zu Lithium-Ionen-Akkus an der TH Nürnberg freue ich mich, dass Sie auch heute wieder dabei sind.

Der Titel meiner Dissertation lautet:

Deployment-Oriented Neural Network State-Estimation Methods for Battery Management Systems: Ageing Estimation, Robustness Benchmarking, Embedded Optimization, and Hardware Integration.

Es geht also um State Estimation mit Neural Networks direkt im Battery Management System. Ich untersuche, wie sich SOC und SOH zuverlässig bestimmen lassen und wie die Modelle mit begrenztem Speicher und begrenzter Rechenleistung auf einem Microcontroller laufen können.

Folie 2: Warum State Estimation direkt im BMS?

Zielzeit 1:15–2:00 min nach Beginn | Für diese Folie: 0:45 min



Regiehinweis, nicht mitsprechen: Auf die lokalen Batteriespeicher und anschließend auf die begrenzten Ressourcen zeigen.


Der Ausgangspunkt sind Batteriespeicher, die zuverlässig vor Ort arbeiten müssen. Das betrifft zum Beispiel dezentrale Energiesysteme, wie hier im MG-Farm-Kontext, und mobile Anwendungen außerhalb einer festen Infrastruktur.

Das Battery Management System muss den State of Charge und den State of Health kennen, also SOC und SOH. Diese Größen lassen sich nicht einfach direkt messen. Die State Estimation nutzt dafür Voltage, Current, Temperature und die bisherige Nutzung der Batterie.

Speicher und Rechenleistung sind begrenzt, eine Internetverbindung nicht immer verfügbar. Deshalb soll die Inference direkt auf dem Microcontroller funktionieren.

Folie 3: Drei Research Questions

Zielzeit 2:00–2:50 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Die Reihenfolge Feature Engineering, Robustness und Embedded Optimization beibehalten.

Daraus ergeben sich drei Research Questions. Erstens: Wie kann ich zeitabhängiges Battery Ageing mit einer möglichst einfachen Model Architecture abbilden? Dabei geht es besonders darum, welche Features und welche History das Modell als Input erhält.

Zweitens: Wie robust sind verschiedene Estimator, wenn Messwerte gestört sind oder der Initial State nicht stimmt? Eine gute nominale Accuracy beantwortet diese Frage noch nicht.

Drittens: Wie lassen sich Neural Networks auf einem Microcontroller ausführen und dort hinsichtlich Memory Footprint und Inference Time verbessern?

Diese Fragen strukturieren den Vortrag: Feature Engineering, Robustness Benchmarking und Embedded Optimization mit anschließendem Deployment.

Folie 4: Einordnung der Contributions

Zielzeit 2:50–3:30 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Je Spalte eine Contribution nennen. Die Literaturangaben nicht vorlesen.


Für alle drei Bereiche gibt es bereits etablierte Ansätze. Die Contribution meiner Arbeit liegt deshalb in den konkreten Untersuchungen und ihrer Verbindung.

Im ersten Teil analysiere ich systematisch Input Features und zeitliche History für die SOH Estimation mit einem MLP. Im zweiten Teil vergleiche ich unterschiedliche Estimator unter denselben Disturbances. Im dritten Teil untersuche ich Pruning und Quantization für SOC- und SOH-Modelle auf derselben Microcontroller-Plattform.

Ich bewerte dabei Accuracy, Memory Footprint und Inference Time gemeinsam.

Folie 5: NMC Dataset und SOH Reference

Zielzeit 3:30–4:05 min nach Beginn | Für diese Folie: 0:35 min



Regiehinweis, nicht mitsprechen: Einen Ageing-Verlauf zeigen. Keine einzelnen Szenarien aufzählen.


Die erste Untersuchung basiert auf einem NMC Dataset mit vierzehn Zellen in sieben Ageing-Szenarien. Die Kurven zeigen, dass sich die Capacity je nach Betriebsbedingungen unterschiedlich entwickelt. Einfluss haben unter anderem Temperature, SOC, Depth of Discharge und Discharge Rate.

Die SOH Reference entsteht hier aus wiederholten Capacity Measurements. Der SOH beschreibt die verbleibende Capacity im Verhältnis zur Nominal Capacity. Eine gealterte Zelle kann also vollständig geladen sein und trotzdem weniger Ladung speichern als eine neue.

Dieses Dataset verwende ich für die Entwicklung der SOH-Modelle.

Folie 6: LFP Dataset für Benchmark und Optimization

Zielzeit 4:05–4:40 min nach Beginn | Für diese Folie: 0:35 min



Regiehinweis, nicht mitsprechen: Den Wechsel von NMC zu LFP deutlich machen.

Für das Robustness Benchmarking und die spätere Embedded Optimization verwende ich ein zweites Dataset mit fünfzehn LFP-Zellen. Hier wurden Charge Rate, Discharge Rate und Depth of Discharge systematisch variiert, bei einer Umgebungstemperatur von fünfundzwanzig Grad.


Capacity Measurements liefern die SOH Reference für unterschiedliche Belastungen und Ageing States.

Wichtig für die Einordnung der folgenden Ergebnisse ist also: Der erste Modellteil verwendet NMC-Daten, die beiden weiteren Untersuchungen verwenden LFP-Daten. Die Ergebnisse gehören damit zu unterschiedlichen Datasets und Aufgaben.

Folie 7: BMS Platform und Benchmark Hardware

Zielzeit 4:40–5:20 min nach Beginn | Für diese Folie: 0:40 min

BMS: Messung, Schutz und Zustandsbestimmung



[11]

1 · BMS-Chip: TLE9012DQU
Messung: Zellspannungen und Temperaturen
Balancing: Passiver Ladungsausgleich

2 · Mikrocontroller: STM32H755
Cortex-M4: Messwerterfassung, Überwachung, Schutzansteuerung und Kommunikation
Cortex-M7: Ausführung der SOC- und SOH-Modelle

Hardwarebenchmark auf STM32H753ZI:
Bewertung der Zustandsmodelle hinsichtlich Flash, RAM und Ausführungszeit [14]

STRUKTUR
Motivation & Ziele
Daten & BMS
Kompakte zeitbasierte Modelle
Robustheit & Hardwareeffizienz
Embedded-AI-Optimierung
Fazit & Ausblick

7 / 40 Florian Rzepka | Ph.D. Presentation | Technische Universität Berlin | 23.10.2026

Regiehinweis, nicht mitsprechen: Die markierten Bausteine zeigen. H755 und H753 unterscheiden.


Die entwickelte BMS Platform verbindet Measurement, Monitoring und eigene State Estimator. Der hier markierte BMS-Baustein misst Cell Voltages und Temperatures und ermöglicht Passive Balancing.

Auf dem STM32H755 sind die Aufgaben auf zwei Cores verteilt. Der Cortex-M4 übernimmt die hardwarenahen Aufgaben wie Data Acquisition und Communication. Der Cortex-M7 ist für die State Estimation vorgesehen.

Die späteren Memory- und Runtime-Messungen wurden auf einem STM32H753 durchgeführt. Die BMS-Platine zeigt die Integrationsumgebung, der H753 ist die Plattform für den Hardware Benchmark.

Folie 8: Erster Untersuchungsteil: Feature Engineering

Zielzeit 5:20–5:50 min nach Beginn | Für diese Folie: 0:30 min




Regiehinweis, nicht mitsprechen: Den Schwerpunkt auf Feature Engineering legen, nicht auf Gate Equations.

Der erste Untersuchungsteil setzt vor der Wahl einer aufwendigen Architecture an. Die Frage ist: Wie viel zeitabhängiges Battery Ageing lässt sich bereits durch geeignetes Feature Engineering erfassen?

Als Ausgangspunkt dient ein Multi-Layer Perceptron, kurz MLP. Dieses Feedforward Network besitzt keinen internen Recurrent State. Deshalb untersuche ich, wie abgeleitete Features, Time Resolution und eine explizit zusammengestellte History die SOH Estimation beeinflussen.

Folie 9: Wie eine Lag Sequence entsteht

Zielzeit 5:50–6:45 min nach Beginn | Für diese Folie: 0:55 min



Regiehinweis, nicht mitsprechen: Von den Features zum gemeinsamen Input Vector gehen.


Die History wird über sogenannte Lag Sequences bereitgestellt. Dafür fasse ich die Messwerte zunächst in Zeitintervallen zusammen. Aus jedem Intervall entstehen Features aus Voltage, Temperature und kumulierter Charge beziehungsweise Discharge.

Mehrere aufeinanderfolgende Intervalle werden anschließend zu einem einzigen Input Vector zusammengefügt. Das MLP bekommt damit sowohl aktuelle als auch vergangene Informationen. Der zugehörige Target Value ist der SOH am Ende des Windows.

Die zeitliche Abdeckung ergibt sich aus Sequence Length und Time Resolution. Sechzehn Steps mit zehn Minuten ergeben eine History von hundertsechzig Minuten. Diese Information steckt direkt in den Input Features; das MLP benötigt dafür keinen Hidden State.

Folie 10: Training, Validation und unabhängiger Test

Zielzeit 6:45–7:35 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Den Cell Split zuerst erklären, danach MSE und MAE unterscheiden.


Für Training und Validation werden zehn NMC-Zellen verwendet. Vier weitere Zellen bleiben für den abschließenden Test reserviert. Zwanzig Prozent der Sequences aus den zehn Entwicklungszellen dienen der Validation und dem Hyperparameter Tuning.

Beim Input Scaling werden die Features einheitlich auf den Bereich zwischen null und eins gebracht. Im Training werden die Weights so angepasst, dass der Mean Squared Error, also die MSE Loss, sinkt. Das Hyperparameter Tuning variiert unter anderem Depth, Width und die zeitliche Input-Konfiguration.

Die Evaluation mit Mean Absolute Error und MSE auf den vier separaten Test Cells prüft die Generalization auf unbekannte Zellen.

Folie 11: Time Resolution und Sequence Length

Zielzeit 7:35–8:15 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Eine passende Region der Error Matrix zeigen, nicht alle Kombinationen erklären.


Diese Evaluation zeigt den Einfluss von Time Resolution und Sequence Length. Sehr grobe Intervalle glätten die Messwerte, können aber relevante Charge- und Discharge-Dynamik verlieren.

Bei einer feinen Time Resolution deckt dieselbe Zahl von Steps dagegen weniger Zeit ab. Wenn ich gleichzeitig eine lange History behalten möchte, wächst der Input Vector.

Sechzehn Steps mit zehn Minuten ergeben hier einen geeigneten Trade-off zwischen zeitlicher Abdeckung und Detailgrad. Längere Sequences oder feinere Daten verbessern die Accuracy nicht automatisch.

Folie 12: SOH Accuracy und Generalization

Zielzeit 8:15–9:05 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Zuerst die guten Verläufe, dann Cell 9 als Gegenbeispiel zeigen.


Bei den hier gezeigten Cells eins und sieben folgt die SOH Prediction der Capacity Reference recht gut. Die MAE-Werte liegen je nach gezeigtem Verlauf ungefähr zwischen einem Viertel und einem halben Prozentpunkt.

Cell neun zeigt die Grenze deutlicher. Hier treten systematische und lokale Abweichungen auf, mit einem MAE von rund zweieinhalb Prozentpunkten.

Die Untersuchung zeigt damit, dass eine Feedforward Architecture mit geeigneter History zeitabhängiges Ageing abbilden kann. Sie zeigt aber auch, dass die Generalization auf andere Ageing-Verläufe nicht selbstverständlich ist. Diese Frage nach der Zuverlässigkeit führt zum nächsten Teil: Wie verhalten sich unterschiedliche Estimator, wenn ich ihre Inputs oder ihre Initialization gezielt störe?

Folie 13: Zweiter Untersuchungsteil: Robustness Benchmarking

Zielzeit 9:05–9:35 min nach Beginn | Für diese Folie: 0:30 min



Regiehinweis, nicht mitsprechen: Den Wechsel von SOH Model Development zum SOC Estimator Benchmark klar aussprechen.


Im zweiten Teil geht es um einen Benchmark von SOC Estimators. ~~Ich untersuche vier konkrete Vertreter unterschiedlicher Model Classes unter denselben Disturbances.~~

Neben der nominalen Accuracy betrachte ich die Reaktion auf Measurement Errors und die Recovery nach einer falschen Initialization. Ergänzend werden die Implementierungen auf dem Microcontroller bewertet.

~~Die Informationswege der vier Verfahren erklären später viele ihrer Stärken und Schwächen.~~

Folie 14: DM: Coulomb Counting mit Nominal Capacity

Zielzeit 9:35–10:05 min nach Beginn | Für diese Folie: 0:30 min



Regiehinweis, nicht mitsprechen: Den Coulomb-Counting-Pfad einmal von links nach rechts zeigen.


Der erste Ansatz ist Direct Measurement, hier als Coulomb Counting mit fester Nominal Capacity umgesetzt. Aus Current und verstrichener Zeit wird die umgesetzte Ladung berechnet und auf die Capacity bezogen.

Ein erkannter Full-Charge-Zustand dient als Anchor. Zwischen solchen Anchors gibt es keine kontinuierliche Correction über die Cell Voltage.

Das Verfahren ist transparent und benötigt sehr wenig Rechenleistung. Es reagiert aber empfindlich auf einen falschen Initial State, Current Measurement Errors und eine durch Ageing veränderte Capacity.

Folie 15: HDM: Capacity Adaptation mit SOH

Zielzeit 10:05–10:45 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Nur den neu hinzugekommenen SOH-Pfad erklären.


HDM erweitert denselben Coulomb-Counting-Kern um eine Capacity Adaptation. Ein LSTM schätzt aus stündlich aufbereiteten Features den SOH. Daraus wird die Effective Capacity als Nominal Capacity mal SOH bestimmt.

Das LSTM kann zeitliche Information in Hidden State und Cell State weitertragen. Die Gates steuern dabei, was erhalten, ergänzt und als Output weitergegeben wird.

Die Capacity Adaptation ergänzt das Coulomb Counting. Systematische Current Errors und eine falsche SOC Initialization bleiben aber problematisch. ~~Zusätzlich beeinflusst die Unsicherheit der SOH Estimation die Effective Capacity.~~

Folie 16: HECM: Equivalent Circuit Model mit Voltage Feedback

Zielzeit 10:45–11:30 min nach Beginn | Für diese Folie: 0:45 min



Regiehinweis, nicht mitsprechen: Prediction und Update am Blockdiagramm erklären; die Equations bleiben im Anhang.


HECM ergänzt eine physikalische Beschreibung des Batterieverhaltens. Das Two-RC Equivalent Circuit Model bildet den ohmschen Anteil und zwei verzögerte Voltage-Anteile ab. Der SOH passt die Capacity und die entsprechenden Lookup Tables an.

Im Prediction Step schreibt das Modell den State mit dem Current fort und berechnet eine erwartete Terminal Voltage. Anschließend vergleicht der Extended Kalman Filter diese Prediction mit der gemessenen Voltage.

Im Update entsteht daraus eine Correction für SOC und RC States. Wie stark korrigiert wird, hängt von den angenommenen Uncertainties ab. Dieses Voltage Feedback ist der wesentliche zusätzliche Informationsweg gegenüber den beiden Coulomb-Counting-Verfahren.

Folie 17: DD: GRU mit MLP Head

Zielzeit 11:30–12:15 min nach Beginn | Für diese Folie: 0:45 min



Regiehinweis, nicht mitsprechen: Input History, GRU und skalaren Output verbinden.


Der Data-Driven Estimator verwendet eine GRU mit siebenundsechzig Hidden Units und einem nachgeschalteten MLP. Als Input erhält er Voltage, Current, Temperature, kumulierte Charge, dynamische Features, Time Step und SOH.

Die Gated Recurrent Unit verarbeitet die zeitlichen Zusammenhänge in einem Hidden State. Der MLP Head bildet diesen Feature Vector anschließend auf eine einzelne SOC Prediction ab.

Pro Output wird ein Window mit zweitausendvierundzwanzig Samples neu verarbeitet. Dieser Window-Based Inference Mode kann sich anders verhalten als der später untersuchte Stateful Mode mit weitergetragenem Hidden State.

Folie 18: Initial-State Disturbances

Zielzeit 12:15–12:40 min nach Beginn | Für diese Folie: 0:25 min




Regiehinweis, nicht mitsprechen: Auf den Initial-State Error im Schema zeigen.

Die erste Gruppe betrifft Initial-State Disturbances. Nach einem Restart oder einer längeren Lagerung kann dem BMS eine verlässliche SOC History fehlen.

Deshalb starte ich die Estimator gezielt mit einem falschen SOC. Untersucht wird anschließend ihre Recovery. Bei LFP ist das besonders interessant, weil die flache OCV-SOC Curve in weiten Bereichen nur wenig Information über den SOC liefert. Die Open-Circuit Voltage allein reicht dann für eine genaue Korrektur oft nicht aus.

Folie 19: Input Disturbances: Gain, Offset und Noise

Zielzeit 12:40–13:10 min nach Beginn | Für diese Folie: 0:30 min



Regiehinweis, nicht mitsprechen: Gain, Offset und Noise als unterschiedliche Fehlerarten nennen.


Die zweite Gruppe umfasst Input Disturbances direkt in den Messsignalen. Dazu gehören beispielsweise Gain Errors, Offsets oder zusätzliches Noise.

Ein Current Error verändert das Ergebnis des Coulomb Counting. Ein Voltage Error kann das Measurement Feedback des Kalman Filters oder die Input Features des Neural Networks verfälschen.

Für einen direkten Vergleich erhalten alle Estimator dieselbe jeweilige Disturbance.

Folie 20: Signal-Path Disturbances

Zielzeit 13:10–13:35 min nach Beginn | Für diese Folie: 0:25 min



Regiehinweis, nicht mitsprechen: Vom Sensor zum Signal Path zwischen Messung und Algorithmus wechseln.

Die dritte Gruppe sind Signal-Path Disturbances. Hier geht es um Verfügbarkeit und Timing der Signale, zum Beispiel Packet Loss, Dropouts und Delays.

Die reale Batterie arbeitet währenddessen weiter. Ein fehlendes Sample bedeutet also nicht, dass auch kein Strom geflossen ist.

Solche Disturbances können sowohl die kumulierte Charge als auch die Input History eines Neural Networks verändern. ~~Deshalb werden sie zusätzlich zu den reinen Sensor-Errors untersucht.~~

Folie 21: Causal Feature Reconstruction und Paired Evaluation

Zielzeit 13:35–14:15 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Vom gestörten Input zu den neu berechneten Features gehen.


Die Disturbances müssen sich durch das Preprocessing fortsetzen. Bei gestörtem Current berechne ich deshalb auch die kumulierte Charge und abhängige Features neu. Sonst könnten unveränderte Features noch saubere Informationen liefern.

Anschließend erfolgt eine Paired Evaluation: Ich vergleiche jeden gestörten Run mit dem passenden ungestörten Run, bei derselben Cell, demselben Window und derselben Zufallsrealisierung.

Die Zunahme des Prediction Error beschreibt die zusätzliche Belastung durch die Disturbance. Bei der Recovery interessiert mich dagegen, wann der falsch initialisierte Run wieder zum korrekt initialisierten Run zurückfindet.

Folie 22: Nominal Accuracy als Ausgangspunkt

Zielzeit 14:15–15:10 min nach Beginn | Für diese Folie: 0:55 min



Regiehinweis, nicht mitsprechen: Den linken MAE Plot erklären. Window-Werte, Macro Mean und Confidence Interval zuordnen.


Zunächst sehen wir die Nominal Accuracy, also die Ergebnisse ohne zusätzliche Disturbance. Die Testbasis besteht aus sechs unabhängigen LFP Cells und sechzehn repräsentativen Windows von jeweils vierundzwanzig Stunden. Jede Cell erhält bei der Zusammenfassung dasselbe Gewicht.

Die Punkte zeigen die einzelnen Window-Werte, die Balken den Macro Mean und die Error Bars das Confidence Interval. DD erreicht hier den niedrigsten mittleren MAE mit ungefähr zweieinhalb Prozentpunkten. Zugleich liegen seine Window-Werte enger zusammen.

~~Die anderen Verfahren streuen stärker. Beim einfachen Coulomb Counting bleibt die Capacity trotz Ageing fest. Die Hybrid Estimators berücksichtigen Ageing, hängen dafür zusätzlich von der SOH Estimation ab. Nun folgen die Disturbance Tests.~~

Folie 23: Reaktion auf Current Gain Errors

Zielzeit 15:10–15:55 min nach Beginn | Für diese Folie: 0:45 min



Regiehinweis, nicht mitsprechen: Den steigenden Error und den Vergleich der vier Estimator zeigen.

Hier wird der gemessene Current mit einem systematischen Faktor verändert. Dieser Current Gain Error entspricht beispielsweise einer Fehlkalibrierung des Sensors.


DM und HDM zeigen den stärksten Error-Anstieg. Das ist plausibel, weil der falsch skalierte Current fortlaufend integriert wird. Die Capacity Adaptation von HDM korrigiert diesen Measurement Error nicht.

HECM korrigiert einen Teil der Abweichung über Voltage Feedback. DD zeigt den geringsten Anstieg, möglicherweise durch die gemeinsame Verarbeitung mehrerer Input Features und ihrer History. Welche Features dafür verantwortlich sind, ist damit noch nicht nachgewiesen.

Folie 24: Recovery: First Entry und Persistent Recovery

Zielzeit 15:55–16:55 min nach Beginn | Für diese Folie: 1:00 min

Ergebnisse: Recovery nach SOC-Initialisierungsfehlern



DM/HDM: Meist keine Recovery in 24 h, fehlende kontinuierliche Korrektur

HECM: Persistente Re-Ankerung des SOC durch Spannungsfeedback

DD: Rückfälle durch das Zusammenspiel von Qc-Offset und rekurrentem Kontext

HECM mit schnellster persistenter Recovery im untersuchten Protokoll

STRUKTUR

Motivation & Ziele

Daten & BMS

Kompakte zeitbasierte Modelle

Robustheit & Hardwareeffizienz

Embedded-AI-Optimierung

Fazit & Ausblick

24 / 40 Florian Rzepka | Ph.D. Presentation | Technische Universität Berlin | 23.10.2026

Regiehinweis, nicht mitsprechen: Time Series und beide Recovery Metrics unterscheiden.

Bei einer falschen Initialization wird eine andere Stärke sichtbar. Der obere Verlauf zeigt einen Initial SOC Error von zehn Prozentpunkten. Die untere Darstellung betrachtet die Abweichung vom jeweils korrekt initialisierten Run.


Dabei unterscheide ich First Entry und Persistent Recovery: also den ersten Eintritt in das Recovery Band und die dauerhafte Rückkehr. Ein Modell kann das Band zunächst erreichen und es später wieder verlassen.

HECM zeigt hier die schnellste Persistent Recovery. Das kontinuierliche Voltage Feedback ermöglicht eine erneute Verankerung des SOC. DD kann sich ebenfalls erholen, zeigt im Beispiel aber zwischenzeitliche Rückfälle. DM und HDM bleiben ohne passenden Anchor überwiegend verschoben.

Damit sehen wir: Der Estimator mit der besten Nominal Accuracy muss nicht auch bei jeder anderen Metric vorne liegen.

Folie 25: Voltage Spikes und Local Errors

Zielzeit 16:55–17:45 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Den kurzen DD Peak zeigen und danach auf die gesamte Window Duration verweisen.

Ein kurzer Voltage Spike zeigt eine andere Schwachstelle. DD reagiert am Ereignis mit einem deutlichen SOC Peak, der danach rasch abklingt.


Das passt zur direkten Verarbeitung von Voltage und Voltage Change als Input Features. Die genaue Aufteilung dieser Einflüsse müsste man allerdings mit zusätzlichen Untersuchungen prüfen.

Über ein ganzes Window von vierundzwanzig Stunden verändert der kurze Peak den MAE kaum. Für eine Anwendung kann eine solche lokale Reaktion trotzdem relevant sein.

Event-basierte Analysen ergänzen deshalb globale Error Metrics: Sie zeigen Local Errors, die im MAE kaum sichtbar werden.

Folie 26: Ergebnis des Robustness Benchmarks

Zielzeit 17:45–18:25 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: DD Overall Score und HECM Recovery als unterschiedliche Stärken benennen.


In der zusammengeführten Evaluation erzielt DD bei den drei betrachteten Priority Profiles den höchsten Overall Score. Die Einzeluntersuchungen zeigen gleichzeitig, wo dieses Ergebnis differenziert werden muss.

HECM ist besonders stark bei der Persistent Recovery nach einem Initial-State Error. DD ist gegenüber vielen Disturbances robust, kann aber auf lokale Voltage Spikes empfindlich reagieren.

~~Die Scores gelten relativ innerhalb dieses Benchmarks. Für die Auswahl zählen Overall Ranking und konkrete Fehlermechanismen. Als Nächstes untersuche ich Memory Footprint und Inference Time auf der Hardware.~~

Folie 27: Dritter Untersuchungsteil: Embedded Optimization

Zielzeit 18:25–19:00 min nach Beginn | Für diese Folie: 0:35 min



Regiehinweis, nicht mitsprechen: Structured Pruning und Weight-only Quantization als getrennte Varianten einführen.


Im dritten Teil untersuche ich eigenständige LSTM-Modelle für SOC und SOH. Diese Modelle sind die Baselines für zwei getrennte Varianten der Model Compression: Structured Pruning und Weight-only INT8 Quantization.

Beim Pruning wird die Network Architecture verkleinert. Bei der Quantization werden ausgewählte Weights mit weniger Bits gespeichert.

Beide Varianten vergleiche ich mit dem Base Model auf PC und STM32 hinsichtlich Accuracy und Einsparungen beim Deployment.

Folie 28: Parameter Count im LSTM Core

Zielzeit 19:00–19:50 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Input Weights, Recurrent Weights und den quadratischen Anteil H^2 zeigen.

Zunächst schauen wir auf den Parameter Count. Beide Modelle erhalten sechs Input Features. Das SOC-LSTM besitzt vierundsechzig Hidden Units, das SOH-LSTM hundertachtundzwanzig.


Für jede der vier Transformationen gibt es Input Weights und Recurrent Weights. Die Input Weight Matrix enthält H mal D Werte. Die Recurrent Weight Matrix enthält H mal H Werte und verarbeitet den vorherigen Hidden State.

In der verwendeten Implementierung kommen je Transformation zwei Bias Vectors hinzu. Daraus ergibt sich die hier angegebene Formel für den Parameter Count.

Der quadratische Anteil lässt den Parameter Count mit der Hidden Size stark wachsen. Dort liegt ein großer Hebel für Model Compression.

Folie 29: Parameter Count im MLP Head

Zielzeit 19:50–20:20 min nach Beginn | Für diese Folie: 0:30 min



Regiehinweis, nicht mitsprechen: Am rechten Teil der Architecture bleiben.

Der MLP Head macht aus dem Hidden State die eigentliche SOC oder SOH Prediction. Der erste Layer verbindet die H LSTM Outputs mit M Neurons. Danach folgt ein einzelner Output.


Damit entstehen H mal M Weights, zwei mal M weitere Parameter für Bias und Output Weights sowie ein letzter Bias.

Für beide Base Models entspricht die MLP Width jeweils der LSTM Hidden Size. Der Head wird beim folgenden Total Parameter Count mit berücksichtigt.

Folie 30: Total Parameter Count und Compression Target

Zielzeit 20:20–20:50 min nach Beginn | Für diese Folie: 0:30 min

Modellkomplexität: Anzahl der Parameter



Gesamtzahl: LSTM-Kern + MLP-Head, jeweils inklusive Bias

Base-Modell (D = 6)	LSTM	MLP	Gesamt
SOC (H = M = 64)	18 432	4 225	**22 657**
SOH (H = M = 128)	69 632	16 641	**86 273**

LSTM-Kern mit rund 81 % der Parameter und quadratischem H^2-Anteil

STRUKTUR

Motivation & Ziele

Daten & BMS

Kompakte zeitbasierte Modelle

Robustheit & Hardwareeffizienz

Embedded-AI-Optimierung

Fazit & Ausblick

30 / 40 Florian Rzepka | Ph.D. Presentation | Technische Universität Berlin | 23.10.2026

Regiehinweis, nicht mitsprechen: Rund 81 Prozent im LSTM hervorheben, nicht jede Tabellenzahl vorlesen.


Zusammen ergibt das rund dreiundzwanzigtausend Parameter für das SOC-Modell und sechsundachtzigtausend für das SOH-Modell.

Bei beiden liegen ungefähr einundachtzig Prozent der Parameter im LSTM Core. Dort befindet sich außerdem der quadratische Anteil der Recurrent Connections.

Structured Pruning setzt deshalb an den Hidden Units an. Eine entfernte Unit betrifft mehrere gekoppelte Weight Matrices und die Input Connections des MLP Heads.

Folie 31: Vom Training zum Hardware Benchmark

Zielzeit 20:50–21:30 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Die beiden Compression-Pfade und den gemeinsamen Benchmark zeigen.

Die Pipeline beginnt bei denselben trainierten SOC- und SOH-Base-Models. Daraus entstehen entweder die Pruned Variant mit anschließendem Fine-Tuning oder die Quantized Variant.


Über den C Export werden die Parameter in die Firmware übertragen. Anschließend erhalten PC und Microcontroller denselben Input Stream, damit sich ihre Outputs direkt vergleichen lassen.

Zusätzlich messe ich Flash, RAM und Inference Time in der tatsächlichen Firmware.

Pruning und Quantization werden hier getrennt verglichen. Eine kombinierte Variante ist nicht Teil dieses Experiments. Beide Ergebnisse beziehen sich jeweils auf das gleiche Base Model.

Folie 32: Warum Structured Pruning?

Zielzeit 21:30–22:10 min nach Beginn | Für diese Folie: 0:40 min



Regiehinweis, nicht mitsprechen: Einzelne Zero Weights mit entfernten Rows und Columns vergleichen.

Der Unterschied zwischen Unstructured Pruning und Structured Pruning ist für diese Implementierung entscheidend.


Wenn ich einzelne Weights auf null setze, bleiben die Dimensionen einer Dense Matrix zunächst gleich. Ein normaler Dense Kernel verarbeitet weiterhin auch diese Positionen.

Beim Structured Pruning entferne ich ganze Hidden Channels und die dazugehörigen Rows und Columns. Dadurch entstehen tatsächlich kleinere Weight Matrices.

Diese kleineren Tensors verarbeitet der vorhandene FP32 Kernel direkt. Dafür brauche ich weder Sparse Storage noch einen speziellen Sparse Kernel.

Folie 33: L2 Saliency und konsistentes Channel Pruning

Zielzeit 22:10–23:15 min nach Beginn | Für diese Folie: 1:05 min



Regiehinweis, nicht mitsprechen: Saliency Score, Ranking und gekoppelte Weight Matrices nacheinander zeigen.

Für die Auswahl bekommt jede Hidden Unit einen L2 Saliency Score aus den L2 Norms ihrer Weight Rows. Dabei werden Input Weights und Recurrent Weights über alle vier LSTM-Blöcke berücksichtigt.


Die L2 Norm beschreibt hier die Magnitude der Weights. ~~Sie ist kein Prediction Error. Ich berechne also nicht für jede Row einen MSE,~~ sondern sortiere die Channels nach dem Saliency Score und entferne den vorgegebenen Anteil mit den kleinsten Scores.

Danach muss dieselbe Auswahl an allen abhängigen Stellen umgesetzt werden: in den Gates, den Recurrent Rows und Columns, den Bias Vectors, den States und den Input Columns des MLP.

So sinkt die Hidden Size beim SOC von vierundsechzig auf fünfundvierzig und beim SOH von hundertachtundzwanzig auf neunzig. Anschließend folgt Fine-Tuning der verbleibenden Weights, damit sich das kleinere Network anpassen kann.

Folie 34: Was Weight-only INT8 Quantization bedeutet

Zielzeit 23:15–24:20 min nach Beginn | Für diese Folie: 1:05 min



Regiehinweis, nicht mitsprechen: Eine Weight Row, ihre Scale und die Dequantization erläutern.

Bei der Quantization bleibt die Network Architecture erhalten. Stattdessen werden die LSTM Weights mit Per-Row Symmetric Quantization auf INT8 abgebildet.


Für jede Row bestimme ich zunächst die größte Weight Magnitude. ~~Daraus entsteht die Scale, indem ich durch hundertsiebenundzwanzig teile. Dann teile ich jedes Weight durch diese Scale. Es folgen Rounding und Clipping auf den erlaubten Integer Range. Gespeichert werden die Integer Codes und eine FP32 Scale pro Row.~~

Ein Weight benötigt ein Byte statt vier, zuzüglich Speicher für die Scales.

Zur Inference wird durch Dequantization aus Integer Code mal Scale wieder ein FP32 Weight rekonstruiert. Auch Biases, Activations, States und MLP bleiben FP32. Weight-only bedeutet hier also kompaktere Weight Storage bei weiterhin FP32 Computation. Der MAC Count bleibt gleich. Deshalb muss ein geringerer Flash Footprint nicht mit einer kürzeren Inference Time einhergehen.

Folie 35: Accuracy nach der Model Compression

Zielzeit 24:20–25:10 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: SOC links und SOH rechts getrennt bewerten.

Bei SOC bleiben die Errors in einer ähnlichen Größenordnung. Der MAE liegt bei ungefähr zwei Komma sieben Prozentpunkten für Base, zwei Komma drei für Pruned und zwei Komma acht für Quantized. Die Pruned Variant zeigt hier sogar eine geringere Streuung.


Bei SOH ist der Unterschied deutlicher. Base erreicht null Komma fünfundachtzig Prozentpunkte, die beiden Compression-Varianten ungefähr eins Komma vier bis eins Komma fünf.

~~Die SOH-Werte beziehen sich auf das gezeigte Causal Filtering. Die SOC Accuracy bleibt weitgehend erhalten; beim SOH steigt der Error.~~ Model Compression muss daher je Aufgabe bewertet werden.

Folie 36: Flash Footprint und RAM Usage

Zielzeit 25:10–26:00 min nach Beginn | Für diese Folie: 0:50 min

Ergebnisse: Flash- und RAM-Bedarf der Modelle



Einsparung gegenüber Base

	SOC	SOH
Pruning		
Flash	37,2 %	43,3 %
RAM	18,3 %	19,9 %
Quantized		
Flash	49,7 %	55,9 %
RAM	19,7 %	22,9 %

Flash-Bilanz: $F_{Firmware} = F_{Gewichte} + F_{Code} + F_{Konstanten}$

RAM-Bilanz: $R_{\text{gesamt}} = R_{\text{Variablen}} + R_{\text{Puffer}} + R_{\text{Stack,max}}$

Begrenzte RAM-Ersparnis:
FP32-Zustände und Aktivierungen auch bei Quantized

STRUKTUR
Motivation & Ziele
Daten & BMS
Kompakte zeitbasierte Modelle
Robustheit & Hardwareeffizienz
Embedded-AI-Optimierung
Fazit & Ausblick

36 / 40 Florian Rzepka | Ph.D. Presentation | Technische Universität Berlin | 23.10.2026

Regiehinweis, nicht mitsprechen: Zuerst Flash und anschließend die geringere RAM Reduction erklären.


Der Flash ~~Footprint~~ sinkt bei beiden Varianten deutlich. Beim SOC-Modell geht er von etwa hundertsechs KiB auf siebenundsechzig KiB durch Pruning und auf vierundfünfzig KiB durch Quantization zurück.

Relativ spart Quantization hier rund fünfzig Prozent Flash beim SOC und sechsundfünfzig Prozent beim SOH. Pruning erreicht ungefähr siebenunddreißig beziehungsweise dreiundvierzig Prozent.

Die RAM Reduction fällt mit ungefähr achtzehn bis dreiundzwanzig Prozent kleiner aus. Im RAM liegen neben Parametern auch States, Activations, Buffers und Stack. Bei der Quantized Variant bleiben viele dieser Größen FP32. Deshalb folgt der gesamte Memory Footprint nicht einfach der Bit Width der gespeicherten Weights.

Folie 37: Pruning: Kernel Time und Host Latency

Zielzeit 26:00–26:55 min nach Beginn | Für diese Folie: 0:55 min



Regiehinweis, nicht mitsprechen: Die beiden Timing Metrics ausdrücklich auseinanderhalten.


Bei der Runtime unterscheide ich zwei Metrics. Die Kernel Time misst die Berechnung auf dem STM32. Die Host Latency umfasst zusätzlich die Übertragung und den Ablauf zwischen PC und Controller.

Pruning verkürzt die Kernel Time um ungefähr dreiundvierzig Prozent beim SOC und vierundvierzig Prozent beim SOH. Die kleineren Weight Matrices führen also auch beim Deployment zu einem deutlichen Speedup des Kernels.

Bei der Host Latency fällt der Gewinn unterschiedlich aus: ungefähr vier Prozent beim SOC und neunundzwanzig Prozent beim SOH. Beim kurzen SOC Kernel beanspruchen Communication und Scheduling einen großen Anteil. Eine schnellere Inference verkürzt daher nicht automatisch die gesamte End-to-End Latency im selben Verhältnis.

Folie 38: Quantization: Flash Savings und Runtime Overhead

Zielzeit 26:55–27:45 min nach Beginn | Für diese Folie: 0:50 min



Regiehinweis, nicht mitsprechen: Das Ergebnis auf den konkreten Mixed-Precision-Kernel beziehen.


Die Quantized Variant zeigt das Gegenstück. Sie benötigt weniger Flash, aber in diesem Reference Kernel mehr Zeit. Beim SOC ist die Kernel Time ungefähr fünfmal so lang wie bei Base. Beim SOH steigt sie um etwa achtundzwanzig Prozent.

Die Dequantization erfolgt während der FP32 Computation. Das verursacht zusätzlichen Overhead; auch Memory Accesses und Loops können zum gemessenen Ergebnis beitragen.

Damit bietet Quantization in dieser Implementierung vor allem Flash Savings. Für einen Speedup müsste man den Kernel gezielt untersuchen und gegebenenfalls andere Compute Paths nutzen. Das Ergebnis beschreibt diesen konkreten Mixed-Precision-Kernel und lässt sich nicht pauschal auf jede INT8 Inference übertragen.

Folie 39: Antworten auf die Research Questions

Zielzeit 27:45–28:50 min nach Beginn | Für diese Folie: 1:05 min



Regiehinweis, nicht mitsprechen: Feature Engineering, Robustness und Embedded Optimization in derselben Reihenfolge wie auf Folie 3 verbinden.

Damit komme ich zurück zu den drei Research Questions.

Erstens zeigt die MLP-Untersuchung, dass sich zeitabhängige SOH-Verläufe bereits mit einer Feedforward Architecture beschreiben lassen, wenn History und zeitlicher Kontext gezielt in den Input Features enthalten sind. Feature Engineering ist damit ein wichtiger Teil des Model Designs.

Zweitens zeigt der Benchmark, dass Nominal Accuracy allein für die Bewertung eines BMS Estimators nicht ausreicht. DD erzielt insgesamt starke Ergebnisse. Die Recovery von HECM und die lokale Sensitivity von DD machen aber deutlich, warum Disturbance Tests und State Management dazugehören.

Drittens ist neuronale SOC und SOH Estimation auf dem Microcontroller realisierbar. Structured Pruning spart Speicher und Rechenzeit. Weight-only Quantization spart vor allem Flash, mit zusätzlichem Runtime Overhead im verwendeten Kernel.

Die gemeinsame Contribution ist damit die Evaluation vom Input bis zum Deployment: Welche Features braucht das Modell, wie robust nutzt es sie und welche Ressourcen benötigt die Firmware?

Folie 40: Abschluss

Zielzeit 28:50–29:00 min nach Beginn | Für diese Folie: 0:10 min



Regiehinweis, nicht mitsprechen: Nach dem letzten Satz eine kurze Pause lassen und zur Kommission schauen.

Vielen Dank für Ihre Aufmerksamkeit. Ich freue mich auf Ihre Fragen und die anschließende Diskussion.

Vorbereitung für Rückfragen

Ab hier kein Bestandteil des 30-Minuten-Vortrags.

Schneller Zugriff auf den Anhang

Thema	PowerPoint-Folien
LSTM Cell und GRU Cell: Equations	44–45
Training/Validation/Test Split	46
Window-Based und Stateful Inference	49
Konkrete SOC-/SOH-LSTM-Architecture aus Kapitel 7	50–51
Parameter Count, MACs und gekoppelte Pruning Indices	52–53
MLP Equation und konkrete Architecture aus Kapitel 5	58–59
GRU und gemeinsames SOH-LSTM aus Kapitel 6	60–61
Resource Demand der SOC Estimators	65
Significance, Confidence Intervals und Test Conditions	66–68
Reference Values, Test Windows und Hyperparameter Tuning	69–72
HECM-Übersicht und ECM in Übungsnotation	73–76
Kalman Filter: Q, P, R, Prediction, Gain und Update	77–79
Error Metrics, Paired Comparisons und Recovery	80–83
Dequantization und Causal SOH Filtering	84–85
Scores, MAC Reduction und Quantization	86–88
Benchmark Window Selection	89

Begriffe, die beim Sprechen sauber getrennt bleiben

SOC steht für State of Charge, SOH für State of Health. Ein Error von 0,01 bei einem auf 0 bis 1 normierten Zustand entspricht einem Prozentpunkt. Die Scores des Robustness Benchmarks sind keine Accuracy-Prozente.

Der L2 Saliency Score ordnet Channels nach ihren Weights. Der MSE bewertet Predictions anhand von Reference Values. Pruning und Quantization sind im gezeigten Versuch getrennte Varianten. Weight-only INT8 bedeutet in dieser Implementierung weiterhin FP32 Computation mit dequantisierten Weights.

Beim Kalman Filter ist Q die Process Noise Covariance, R die Measurement Noise Covariance und P die Estimation Error Covariance. K ist der Kalman Gain und gewichtet die Measurement Correction. Auf den Übungsfolien wird vom State bei k zum State bei k+1 gerechnet. Die Timeline auf Folie 76 ordnet gespeicherten Current und neue Voltage Measurement dem geprüften Codeablauf zu. Das 1RC-Lehrmodell ist von eurem 2RC-HECM zu unterscheiden.

Begrüßung und Generalprobe

Persönliche Vorbereitung, nicht mitsprechen.

Professor Opferkuch. Der Bezug zur Bachelorarbeit stammt aus deinen Angaben: Betreuung an der TH Nürnberg zum Thema Mess- und Analyseverfahren von Lithium-Ionen-Akkus. Für den Einstieg genügt dieser persönliche Zusammenhang. Prüfstand, Dymola und die einzelnen Arbeitsschritte würden den Dank unnötig verlängern.

Professor Li. Weihan Li leitet laut dem offiziellen RWTH-Organisationsverzeichnis die Juniorprofessur für *Artificial Intelligence and Digitalization for Batteries*. Der fachliche Bezug zu neuronalen Batteriemodellen ist damit direkt gegeben. Für die Begrüßung reicht der Dank für die Begutachtung und die Anreise. Eine persönliche Zusammenarbeit wird nicht behauptet. Recherche: 1. Oktober 2026.

Vier Zeitkontrollen

Zeitpunkt	Zielzeit nach Beginn
Nach Folie 12: SOH-MLP abgeschlossen	9:05
Nach Folie 26: Robustness Benchmark abgeschlossen	18:25
Nach Folie 38: Hardware Results abgeschlossen	27:45
Nach Folie 40: Übergang zur Diskussion	29:00

Wenn du etwa eine Minute zurückliegst

Auf Folie 4 genügen die drei eigenen Beiträge in einem Satz. Auf den Folien 18 bis 20 je ein Beispiel nennen und direkt weitergehen. Auf Folie 30 reichen die beiden Total Parameter Counts und der LSTM-Anteil. Bei Folie 34 den Rechenweg in einem Satz zusammenfassen und die FP32 Computation klar benennen. Die Schlussantworten auf Folie 39 bleiben erhalten.

Generalprobe

Den Text einmal laut mit den Folien sprechen. Die Uhr startet mit der Begrüßung, nicht erst beim fachlichen Inhalt. An Diagrammen den Blick kurz vom Manuskript lösen und tatsächlich auf die gemeinte Kurve oder den Block zeigen. Das benötigt Zeit und sollte in der Probe mit enthalten sein. Wenn das natürliche Tempo langsamer als der Plan ist, zuerst Wiederholungen und Zahlenreihen kürzen.

Grundlage dieser Fassung

Aktuelle Präsentation v1.12 mit 40 Hauptfolien und erweitertem Anhang; Zahlen, Modellzuordnung und Bildreihenfolge folgen dieser Präsentation. Die Begrüßung verwendet die von dir benannten Mitglieder der Kommission. Die vollständigen Folienabbildungen dienen hier als Orientierung für die Probe.