



Deployment-Oriented Neural Network State Estimation for Battery Management Systems

Florian Rzepka | Technische Universität Berlin | Disputation 2026


Gliederung

1. Motivation und Forschungsfragen
2. State of the Art und Research Gap
3. Datenbasis und BMS-Plattform
4. Neural SOH Estimation: Wie viel Modellkomplexität ist nötig?
5. Zuverlässigkeit und Robustheit der Batteriezustandsbestimmung
6. Embedded AI: Vom Neural Network zum Microcontroller
7. Gesamtergebnisse, Schlussfolgerungen und Ausblick

Motivation und Forschungsfragen

Warum deployment-orientierte Zustandsbestimmung?

- Stationäre Microgrids und mobile Systeme mit begrenzter Kommunikation oder Wartung
- SOC und SOH müssen lokal, kontinuierlich und kausal verfügbar sein
- Embedded systems begrenzen Speicher, Rechenzeit und Energie
- Praktische Eignung verbindet Accuracy, Robustness und Hardwarebedarf




Lokale Zustandsbestimmung als Voraussetzung für autonomen Betrieb

1. Motivation

2. State of Art
3. Daten & BMS
4. Neural SOH
5. Robustheit
6. Embedded AI
7. Ergebnisse

Forschungsfragen und roter Faden




- RQ1: Wie komplex müssen neuronale Netze für eine genaue SOC- und SOH-Bestimmung tatsächlich sein?
- RQ2: Wie verändern Messstörungen und Zustandsfehler die Zuverlässigkeit verschiedener Estimator-Klassen?
- RQ3: Wie lassen sich neuronale Estimatoren innerhalb der Memory-, Latency- und Energy-Limits eines BMS einsetzen?

1. Motivation

2. State of Art
3. Daten & BMS
4. Neural SOH
5. Robustheit
6. Embedded AI
7. Ergebnisse

State of the Art und Research Gap

State of the Art: Battery State Estimation



- Coulomb Counting: geringer Rechenaufwand, aber akkumulierte Drift
- Kalman-filter- und ECM-based approaches: physikalische Korrektur und transparente State Propagation
- Neural estimators: flexible nonlinear mapping und temporal context, aber abhängig von repräsentativen Daten

1. Motivation

2. State of Art

3. Daten & BMS

4. Neural SOH

5. Robustheit

6. Embedded AI

7. Ergebnisse

Research Gap und Beitrag dieser Arbeit

1 Model Design

Model complexity
kompensiert fehlende
task-aligned features

2 Evaluation

Clean MAE statt Bias,
Noise, Dropouts und
Recovery

3 Deployment

Offline inference statt
measured MCU
behavior

- Research Gap: keine durchgängige Bewertung von representation, robustness und embedded execution
- Beitrag: drei verknüpfte Studien entlang gemeinsamer BMS Requirements

1. Motivation

2. State of Art

3. Daten & BMS

4. Neural SOH

5. Robustheit


6. Embedded AI

7. Ergebnisse

Datenbasis und BMS-Plattform


Zwei Datenbasen für drei Untersuchungen

NMC Ageing Study



- 14 Zellen und 7 Alterungsszenarien
- Periodische Referenzkapazität als SOH label

LFP DoE Campaign



- 15 Zellen und 8 operating points
- 1-Hz measurements für SOC, SOH und Robustness tests

1. Motivation

2. State of Art

3. Daten & BMS


4. Neural SOH

5. Robustheit

6. Embedded AI

7. Ergebnisse

Custom BMS als gemeinsame Experimental Platform



- Custom 4s BMS:
Zellspannungen, Strom und Temperatur über Battery-Monitoring IC
- STM32H755 Dual Core:
Cortex-M7 mit 480 MHz und Cortex-M4 mit 240 MHz
- M7: State Estimation | M4: sensing, balancing und communication
- Open firmware für austauschbare Estimatoren und wiederholbare Hardwaretests

1. Motivation

2. State of Art

3. Daten & BMS

4. Neural SOH


5. Robustheit

6. Embedded AI

7. Ergebnisse

Neural SOH Estimation: Wie viel Modellkomplexität ist nötig?

Temporal Context durch Feature Engineering




Temporal Context

- Die Historie wird in den Feature-Vektor verlagert
- Das MLP benötigt dadurch keinen recurrent state
- Die Kontextlänge steuert Informationsgehalt und Eingangsgröße

1. Motivation
2. State of Art
3. Daten & BMS
- 4. Neural SOH**
5. Robustheit
6. Embedded AI
7. Ergebnisse


Compact MLP für die SOH Estimation



- Bewusst einfache feedforward architecture als Test der Repräsentation
- Zeitliche Information entsteht außerhalb des Netzes durch Feature Engineering
- Modellkapazität und zeitliche Informationsaufbereitung bleiben getrennt bewertbar

1. Motivation
2. State of Art
3. Daten & BMS
- 4. Neural SOH**
5. Robustheit
6. Embedded AI
7. Ergebnisse

Ergebnis: Geeignete Features ermöglichen kleine Netze



1,10 pp

mittlerer SOH MAE

160 min

beste History-Konfiguration


Cell 9

Grenze bei atypischer Alterung

1. Motivation
2. State of Art
3. Daten & BMS
- 4. Neural SOH**
5. Robustheit
6. Embedded AI
7. Ergebnisse

Zuverlässigkeit und Robustheit der Batteriezustandsbestimmung


Vier Estimator-Klassen im direkten Vergleich



- Identischer Messstrom und gleiche Störungsverläufe isolieren das Estimator-Verhalten
- Vier Korrekturprinzipien statt vier unterschiedlich getesteter Modelle
- Getrennte Evidenz für nominale Accuracy, Recovery und Disturbance response

1. Motivation
2. State of Art
3. Daten & BMS
4. Neural SOH
- 5. Robustheit**
6. Embedded AI
7. Ergebnisse


Nominale Accuracy ist nur der Ausgangspunkt



- Unter nominalen Signalen profitiert HDM von der SOH-gestützten Kapazitätsanpassung
- Die clean ranking dient nur als Referenz für die Disturbance tests
- Der niedrigste MAE sagt noch nichts über Drift oder Recovery aus

1. Motivation
2. State of Art
3. Daten & BMS
4. Neural SOH
- 5. Robustheit**
6. Embedded AI
7. Ergebnisse


Messstörungen verändern die Estimator-Rangfolge



- Persistenter Bias akkumuliert in integrationsbasierten Pfaden
- Voltage feedback begrenzt systematischen Drift
- Temporal context unterstützt bei Dropouts und Recovery
- Die Rangfolge folgt dem dominanten Fehlermechanismus

1. Motivation
2. State of Art
3. Daten & BMS
4. Neural SOH
- 5. Robustheit**
6. Embedded AI
7. Ergebnisse

Der beste Estimator hängt vom Fehlerfall ab





Estimator-Auswahl = relevantes Störprofil + geeigneter Korrekturmechanismus

1. Motivation
2. State of Art
3. Daten & BMS
4. Neural SOH
- 5. Robustheit**
6. Embedded AI
7. Ergebnisse

Embedded AI: Vom Neural Network zum Microcontroller

Deployment Chain: vom PyTorch Model zur STM32 Inference





- Ein identischer recurrent inference path isoliert den Effekt der Compression
- Flash, RAM und kernel time ergänzen die Accuracy um gemessene Hardwaremetriken

1. Motivation
2. State of Art
3. Daten & BMS
4. Neural SOH
5. Robustheit
6. Embedded AI
7. Ergebnisse

Pruning und Quantization für Embedded Deployment

Structured pruning

INT8 weight quantization




- Komplette hidden channels entfernt
- Kleinere dense tensors nach fine-tuning

- Recurrent weights auf signed INT8 gemappt
- States, scales und MLP bleiben FP32


1. Motivation
2. State of Art
3. Daten & BMS
4. Neural SOH
5. Robustheit
6. Embedded AI
7. Ergebnisse

Accuracy und Stabilität im Streaming Replay

SOC streaming replay




SOH streaming replay



- SOC MAE [pp]: Base 2,68 | Pruned 2,34 | Quantized 2,79
- SOH MAE [pp]: Base 0,85 | Pruned 1,46 | Quantized 1,41
- Kein wachsender Quantized-to-Base drift im vollständigen replay

1. Motivation
2. State of Art
3. Daten & BMS
4. Neural SOH
5. Robustheit
6. Embedded AI
7. Ergebnisse

Trade-offs bei Flash, RAM, Latency und Utility



SOC

- Pruned: -41% Flash | -43% kernel time
- Quantized: -50% Flash | +399% kernel time
- Utility: 0,71 vs. 1,83

SOH

- Pruned: -46% Flash | -44% kernel time
- Quantized: -59% Flash | +29% kernel time
- Hardwarelimit entscheidet

1. Motivation
2. State of Art
3. Daten & BMS
4. Neural SOH
5. Robustheit
6. Embedded AI
7. Ergebnisse

Gesamtergebnisse, Schlussfolgerungen und Ausblick

Was die drei Studien gemeinsam zeigen

1 Repräsentation

Explizite Historie
ermöglicht kompakte
Modelle

2 Validierung

Clean accuracy und
Robustness liefern
getrennte Evidenz

3 Implementierung

Compression bleibt
hardware- und
firmwareabhängig

- Task-aligned features können notwendige Modellkomplexität begrenzen
- Clean MAE kann operationale Robustness nicht nachweisen
- Deployment-Eignung entsteht aus der gesamten signal-to-hardware chain

1. Motivation
2. State of Art
3. Daten & BMS
4. Neural SOH
5. Robustheit
6. Embedded AI
- 7. Ergebnisse**

Design Principles und Next Steps

Kernaussagen

- Representation vor unnötiger Modellkomplexität
- Disturbance tests zusätzlich zu clean MAE
- Compression passend zum tatsächlichen Bottleneck
- Target-hardware validation vor dem Einsatz

Nächste Schritte

- Weitere cells, chemistries und operating profiles
- Fault injection in sensing und firmware
- Joint pruning and quantization
- Größere Packs und autonomer Langzeitbetrieb

1. Motivation
2. State of Art
3. Daten & BMS
4. Neural SOH
5. Robustheit
6. Embedded AI
- 7. Ergebnisse**

Zielbild: integrierte, testbare und resource-aware State Estimation im BMS

Vielen Dank | Fragen