


- * UN REG. USO GENERALE
- · UN REG. ACCUMULATORE
- · DUE REG DATI RAM
- · DUE REG FETCH ROM

CPU RISC, 8 OPERAZ ALU, 2 SHIFTER, SALTI CONDIZIONATI





· Implemento uma pipeline a a stadi aggiumgendo um bus A che entra mell'alu aggiumgendo um IFU tra la ROM e i registri PC e IR e dei LATCH tra i due bus B, A e mel bus c dopo lo shifter.

Il 1º stadio consiste mel pre-fetch da parte dell'IFU Il 2º stadio consiste mel caricamento dei dati sui registri all'ALU Il 3° stadio comtieme le openationi anitmetiche e di shifting Il 4° stadio comsiste mel trasferimento dei dati dal LATCH C ai registri


da CPU Dana' a negime dopo i a stadi della prima istrutione, poi ad ogni aclo completera' a istrutioni


© CPU lisc 3 negistre uso generale um accumul. um sems temperatura, uma porta imput, uma porta output. 8 open. Au e salti condiziomati





2) RISC 1 REGGEN, 1 H, 2 neg fetch, 2 neg trasf, 16 ap.





OCPU EMBEDDED NO RAM, SI ROM, 2 REG GEN PURPOSE, UN REG ACC, PORTA 1/0, DUE REG ISTAR ROM 8 OP

