Electronica digital 2 caso de estudio LM32

Ferney Alberto Beltrán Molina



Agosto 2019

Contacto

Nombre:

Ferney Alberto Beltrán Molina, Ing, MSc, PhD(c)

Email: oficina:

fabeltranm@unal.edu.co

Contenido

Recordando

Hardware Software Interface

LM32

Jerarquía de Memoria

System on Chip (SoC)

Wishbone

Índice

Recordando

Hardware Software Interface

LM32

Jerarquía de Memoria

System on Chip (SoC)


Wishbone

Antes...

En la clase anterior vimos:

- ▶ se presenta el datapath y la unidad de control Generica
- pipeline

Recordando





Índice

Recordando

Hardware Software Interface


LM32

Jerarquía de Memoria

System on Chip (SoC)

Wishbone

Hardware Software Interface




El procesador

Sigue las instrucciones del programa al pie de la letra. Suma y compara números, ordena activarse a los dispositivos de I/O, etc.

El procesador consta de dos componentes:

- El datapath. Ejecuta operaciones aritméticas y lógicas.
- El control. Ordena al datapath, memoria y dispositivos de I/O lo que hay que hacer de acuerdo al program

Procesador básico



Índice

Recordando

Hardware Software Interface


LM32

Jerarquía de Memoria

System on Chip (SoC

Wishbone


soft-core LM32



Pipeline

- A Address: Se calcula la dirección de la instrucción a ser ejecutada y es enviada al registro de instrucciones.
- F Fetch: La instrucción se lee de la memoria.
- D *Decode*: Se decodifica la instrucción y se toman los operandos del banco de registros o tomados del bypass.
- X Execute: Se realiza la operacion especificada por la instrucción. Para instrucciones simples (sumas y operaciones logicas), la ejecución finaliza en esta etapa, y el resultado se hace disponible para el bypass.
- M Memory: Para instrucciones más complejas como acceso a memoria externa, multiplicación, corrimiento, división, es necesaria otra etapa.
- D *Write back*: Los resultados producidos por la instrucción son escritas al banco de registros.


Banco de Registros



Banco de Registros (Introducción)

El banco de registros (register file) es un conjunto de registros para guardar y leer datos.

- Cada registro es un vector de flip-flops D.
- 2. Para leer un registro:
 - 2.1 Entrada: número de registro.
 - 2.2 Salida: dato contenido en el registro.
- 3. Para escribir un registro:
 - 3.1 Entrada: número de registro, dato y una señal de reloj para controlar la escritura.



Banco de Registros

El LM32 posee 32 registros de 32 bits

- 1. Registro r0
- 2. 8 registros (r1 a r7) son utilizados para paso de argumentos y retorno de resultados en llamados a funciones.
- 3. Los registros *r1 r28* pueden ser utilizados como fuente o destino de cualquier instrucción.
- 4. Los registros *r26 (gp) r27 (fp)* y *r28 (sp)* son el puntero global, de frame y de pila respectivamente.
- 5. El registro *r29 (ra)*, la instrucción *call* para almacenar la dirección de retorno.
- 6. El registro *r30 (ea)*, almacenar el valor del *contador de programa* cuando se presenta una excepción.
- 7. El registro *r31 (ba)*, almacena el valor del contador de programa cuando se presenta una excepción tipo *breakpoint* o *watchpoint*.

Después del reset los 32 bits de los registros quedan indefinidos, por lo que la primera acción que debe ejecutar el programa de rinicialización es asegurar un cero en el registro ro.

16 / 67

Registro de estado y control (CSR)

Nombre	Index	Descripción				
PC		Contador de Programa				
IE	0×00	(R/W)Interrupt enable				
EID	—-	(R) Exception ID				
IM	0×01	(R/W)Interrupt mask				
IP	0×02	(R) Interrupt pending				
ICC	0×03	(W) Instruction cache control				
DCC	0×04	(W) Data cache control				
CC	0×05	(R) Cycle counter				
CFG	0×06	(R) Configuration				
EBA	0×07	(R/W)Exception base address				

Registro de estado y control (CSR)

Contador de Programa (PC)

Contiene la dirección de la instrucción que se ejecuta actualmente. Debido a que todas las instrucciones son de 32 bits, los dos bits menos significativos del PC siempre son zero. El valor de este registro después del reset es *h00000000*

IE Habilitación de interrupción

IE contiene la bandera IE, que determina si se habilitan o no las interrupciones. Si este flag se desactiva, no se presentan interrupciones a pesar de la activación individual realizada con IM. Existen dos bits *BIE* y *EIE* que se utilizan para almacenar el estado de IE cuando se presenta una excepción tipo breakpoint u otro tipo de excepción.

Registro de estado y control (CSR)

EID Exception ID

(3 bits) Indica la causa de la detención de la ejecución del programa.

- ▶ 0: Reset; se presenta cuando se activa la señal de reset del procesador.
- ▶ 1: Breakpoint; se presenta cuando se ejecuta la instrucción break o cuando se alcanza un punto de break hardware.
- ▶ 2: Instruction Bus Error; se presenta cuando falla la captura en una instrucción, regularmente cuando la dirección no es válida.
- ▶ 3: Watchpoint; se presenta cuando se activa un watchpoint.
- ▶ 4: Data Bus Error; se presenta cuando falla el acceso a datos, típica mente porque la dirección solicitada es inválida o porque el tipo de acceso no es permitido.
- ▶ 5: División por cero; Se presenta cuando se hace una división por cero.
- 6: Interrupción; se presenta cuando un periférico solicita atención por parte del procesador. Para que esta excepción se

IM Máscara de interrupción

La máscara de interrupción contiene un bit de habilitación para cada una de las 32 interrupciones, el bit 0 corresponde a la interrupción 0. Para que la interrupción se presente es necesario que el bit correspondiente a la interrupción y el flag IE sean igual a 1. Después del reset el valor de IM es h00000000

IP Interrupción pendiente


El registro IP contine un bit para cada una de las 32 interrupciones, este bit se activa cuando se presenta la interrupción asociada. Los bits del registro IP deben ser borrados escribiendo un 1 lógico.

Set de Instrucciones del procesador Mico32


Tres (o cuatro)tipos de instrucciones:

- Instrucciones de referencia a memoria: load word y store word.
- Instrucciones aritmético-lógicas: nor, xor, and, xnor, add, divu, modu, mul, or, sl, sr, sru, sub
- Instrucciones de Salto: condicional y salto incondicional.
- interrupciones y excepciones


Camino de datos de las operaciones aritméticas y lógicas entre registros



Camino de datos de las operaciones aritméticas y lógicas Inmediatas




Saltos condicional




Saltos condicional ejemplo





Camino de datos de los saltos y llamado a funciones inmediatos



Camino de datos de los saltos y llamado a funciones








Almacenando ra

Sin almacenar ra

28 / 67

Data Types

C data type	
Char	8-bit
Short	Signed 16-bit
Int	Signed 32-bit
Long	Signed 32-bit
Long long	Signed 64-bit




Accesos a Memoria

Time	Nis Allis	200 ts 2600	NS.	700 ts 200 ts 200	s 3s 10s	200 ts 200 ts 400 t
D_ADR_O[31:0]=00000000	00000400	00000401)(00000402	00000403	X00000404 X
D_DAT_0[31:0]=00000000	4444444	(66666666	X	5555555	(22222222	X11111111 X
D_SEL_O[3:0]=0	8	X 4		2	X 1	χ8 χ
D_SEL_O[3]=0						
D_SEL_O[2]=0						
D_SEL_0[1]=0			Ĩ			
D_SEL_O[0]=0						


Time		l ns 3600 ns	3700 as	3800 ns 3900 ns	4 15	4100	ns 4200	
D_ADR_0[31:0]=00000000	00000200		00000202		00000204			(00000
D_DAT_O[31:0]=00000000	20202020		(21212121		X22222222			X30303
D_SEL_O[3:0]=0	c		X 3		χc			XF
D_SEL_O[3]=0								
D_SEL_O[2]=0								
D_SEL_O[1]=0								
D_SEL_O[0]=0								

Time	4200 ts	9	H	l is	4500 ns		4500 ns
D_ADR_O[31:0]=00000304	00000204	00000300			00000304	X	00000404
D_DAT_O[31:0]=31313131	22222222	(30303030			31313131		
D_SEL_O[3:0]=F	C)(F				X	8
D_SEL_O[3]=1							
D_SEL_O[2]=1							
D_SEL_O[1]=1							
D_SEL_0[0]=1					4 ∄ ▶	4 ∄ →	= 00

Escritura de memoria



Lectura



Índice

Recordando

Hardware Software Interface

LM32

Jerarquía de Memoria

System on Chip (SoC)

Wishbone

Jerarquía de Memoria






Fig. 7.7 (a) Alignment of data types. (b) Little-endian and Big-endian storage order




Jerarquía de Memoria




Jerarquía de Memoria

- Blocks: Unidad mínima de información que puede estar presente o no en un caché.
- Hit Rate: accesos a memoria que se encuentra en el nivel de la jerarquía de memoria.
- 3. Miss Rate: accesos de memoria que no se encuentra en la memoria



Jerarquía de Memoria




Size of the memory at each level

Hit time: tiempo requerido para acceder al nivel de memoria y tiempo necesario para determinar si es exitoso p no el acceso.

miss penalty: tiempo requerido para recuperar un bloque del nivel inferior + tiempo para acceder al bloque + tiempo transmisión de un nivel a otro + tiempo de insertar en el nivel que experimentó la falla.

Cache




X ₄	
X ₁	
X_{n-2}	
X_{n-1}	
X ₂	
X_n	
X ₃	

- a. Before the reference to X_n
- b. After the reference to X_n

¿Cómo sabemos si un elemento de datos está en la memoria caché? ¿cómo lo encontramos?

direct-mapped cache

Cada ubicación de memoria se asigna exactamente a una ubicación de la memoria caché.




¿cómo sabemos si una palabra solicitada está en la memoria caché o no?

direct-mapped cache

- Tag: utilizada para identificar si una jerarquía de memoria contiene el bloque asociado a la palabra solicitada en la dirección. ejm: 00011011
- valid bit: indica que el bloque asociado en la jerarquía contiene datos válidos

Lectura Cache

Address (showing bit positions)



Lectura Cache Ejercicio

Decimal address of reference	Binary address of reference	Assigned cache block (where found or placed)
22	10110 _{two}	$(10110_{two} \mod 8) = 110_{two}$
26	11010 _{two}	$(11010_{two} \mod 8) = 010_{two}$
22	10110 _{two}	$(10110_{two} \mod 8) = 110_{two}$
26	11010 _{two}	$(11010_{two} \mod 8) = 010_{two}$
16	10000 _{two}	$(10000_{two} \mod 8) = 000_{two}$
3	00011 _{two}	$(00011_{two} \mod 8) = 011_{two}$
16	10000 _{two}	$(10000_{two} \mod 8) = 000_{two}$
18	10010 _{two}	$(10010_{two} \mod 8) = 010_{two}$
16	10000 _{two}	$(10000_{two} \mod 8) = 000_{two}$

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	N		
111	N		

Número de bit de Cache (direct-mapped cache)

El número total de bits necesarios para la memoria caché es función del tamaño de la caché y el tamaño de la dirección. La memoria caché incluye el almacenamiento de los datos y las etiquetas:

- 1. El tamaño de la caché es 2^n bloques. Se utilizan n bits para el índice.
- 2. El tamaño del bloque es de 2^m palabras (2^{m+2} bytes), Se utilizan m bits para la palabra dentro del bloque y 2 bits para la dirección de byte
- 3. El tamaño del tag es TamañoDirecci'on (n + m + 2)

El número total de bits en una memoria caché de asignación directa es:

$$2^{n}(2^{m} \times 32 + (64 - n - m - 2) + 1)$$

con $Tama\~noDirecci\'on = 64$



Ejercicio: Número de bit de Cache (direct-mapped cache)

¿Cuántos bits totales se requieren para la caché de asignación directa, si se requiere almacenar 16 KB de datos y cada bloques es de 4 palabras?. Suponga una dirección de 64 bits

Solución: Número de bit de Cache (direct-mapped cache)


¿Cuántos bits totales se requieren para la caché de asignación directa, si se requiere almacenar 16 KB de datos y cada bloques es de 4 palabras?. Suponga una dirección de 64 bits

- 1. 16 kB = 4096 words (2^12) .
- 2. 1 block = 4 words (2^2) . 4X32 = 128bits
- 3. total blocks = 1024 blocks (2^10) .
- 4. tamaño de tag = 64 10 2 2 = 50bits.

El tamaño total de bits para la cache de 16KB es:

$$2^{10}(128 + 50 + 1) = 2^{10}179 = 179Kbit = 22,375KB$$

Que pasa si se aumenta el tamaño de los blocks



A priori se evidencia disminución de miss pero ... se aumenta la penalidad de fallo. Mayor latencia.

Recuerde: miss penalty es tiempo requerido para recuperar un bloque del nivel inferior y cargarlo en la memoria cache.


Ej: ¿Cómo mejorar la latencia? early restart, requested word first

Manejo de Cache Miss


Básicamente se detiene el procesador (pipeline stall) hasta que la memoria responda con las instrucciones y datos.

- 1. Envíe el valor del PC a la memoria (anterior).
- 2. la UC solicita lectura de la instrucción a la memoria principal y espere a que la memoria complete su acceso.
- se Escribe los datos en la caché, el tag (desde la ALU) y se activa el bit válido.
- 4. Se retorna la ejecución de la instrucción en el primer paso, lo que recuperará la instrucción, esta vez con caché Hit.

Resumen lectura Cache




Técnicas de almacenamiento en Cache




Ej: Buscar ventajas o desventajas

Niveles de Cache




Mejora la penalidad de fallos


Interrupciones




Rutina de atención a la interrupción

		addi sw	sp, sp, -128 (sp+4), r1		
sw calli rcsr calli mvhi ori wcsr bi	(sp+0), ra _save_all r1, IP irq_handler r1, 0xffff r1, r1, 0xffff IP, r1 _restore_all_and_ere	sw #endif sw sw lw sw etmv addi sw ret	(sp+108), r27 (sp+120), ea (sp+124), ba r1, (sp+128) (sp+116), r1 r1, sp r1, r1, 128 (sp+112), r1	lw lw lw lw lw eret	r1, (sp+4) r27, (sp+108) ra, (sp+116) ea, (sp+120) ba, (sp+124) sp, (sp+112)







56 / 67

Índice

Recordando

Hardware Software Interface


LM32

Jerarquía de Memoria

System on Chip (SoC)

Wishbone

Estructura general de un SoC



Índice

Recordando

Hardware Software Interface

LM32

Jerarquía de Memoria


System on Chip (SoC)


Wishbone


	. 101	I 198	"	M M	1 19	1 19	9 70	A 191		I 798		9
Time		1 ns 522	1 DS 3/3	0 ns 529	0 ns	I ns	10 ns 527	0 ns 528	0 ns 528	0 ns 5300	IS 33	15
wb_stb_i=1												
wb_cyc_i=1												℩∟
wb_we_i=0												
wb_ack_o=1												
wb_adr_i[31:0]=F0000000	00000258							XF0000000				
wb_sel_i[3:0]=F	F											
wb_dat_i[31:0]=00000060	00000000							X00000060				
wb_dat_o[31:0]=00000000	000000xx									00000000		
uart_rxd=z												
uart_txd=1												

Time	30 ns 564	l as 565	l as 566	l ns	1 ns 59	0 ns 59	15	570	IS	5710 ns	 5720 m	 5730	IS .	57	4 ns
wb_stb_i=1															
wb_cyc_i=1															\perp
wb_we_i=1											I				
wb_ack_o=1							Л								╙
wb_adr_i[31:0]=F0000004	0000026C				F0000004										
wb_sel_i[3:0]=F	F														
wb_dat_i[31:0]=0000002A	00000000				X0000002A										
wb_dat_o[31:0]=00000000	00000000						П								
uart_rxd=z							Н			-	Ŧ	-			+
uart_txd=1										1					

Arquitectura maestro/esclavo







Time	пп	1	ш	12		117		150	ППП	112		mi		mi		må	1	må		-	- 6		27	mmi	100
wb_adr_i[31:0]	0+ 200	00004	00000013	()000	00025 00	000030	00000FE4			2000	190 0000	DOEN D	000078	10000000	000000	C (000	000 000	00204	000FE4		00000108	0000000	00000110	60000001	I
wb_dat_i[31:0]	0+ 000	ODDAA.)	0			000000)	000				X	10		\equiv	00000						T
gmt[6:0]	01 112	т	Yii .	\equiv			12) ::				12	y 11			_1			11			J 12	E
gnt[1]		т		\Box						\Box				$\overline{}$										\Box	ī
gnt[0]			\Box							Г														\Box	Ī
slave_sel[4:0]	01 112	\equiv	<u> </u>	\exists										(B))II									14	T
slave_sel[3]																									
s3_stb_o		\Box		\Box										П											
slave_sel[2]				\Box																				$\overline{}$	ī
s2_stb_o																								\Box	П
slave_sel[1]	ΔĒ	т	L	π				\equiv T																	1
sl_stb_o	Π'n	т		Т				-T																	7

PREGUNTAS