

# Electronica digital 2

## caso de estudio LM32

Ferney Alberto Beltrán Molina



Agosto 2019

# Contacto

Nombre: Ferney Alberto Beltrán Molina, Ing, MSc, PhD(c)  
Email: fabeltranm@unal.edu.co  
oficina:

# Contenido

Recordando

Hardware Software Interface

LM32

Jerarquía de Memoria

System on Chip (SoC)

Wishbone

# Índice

Recordando

Hardware Software Interface

LM32

Jerarquía de Memoria

System on Chip (SoC)


Wishbone

# Antes..

En la clase anterior vimos:

- ▶ se presenta el datapath y la unidad de control Generica
- ▶ pipeline

# Recordando



# Índice

Recordando

Hardware Software Interface


LM32

Jerarquía de Memoria

System on Chip (SoC)

Wishbone

# Hardware Software Interface






# El procesador

Sigue las instrucciones del programa al pie de la letra. Suma y compara números, ordena activarse a los dispositivos de I/O, etc.

El procesador consta de dos componentes:

- ▶ El datapath. Ejecuta operaciones aritméticas y lógicas.
- ▶ El control. Ordena al datapath, memoria y dispositivos de I/O lo que hay que hacer de acuerdo al program

# Procesador básico



# Índice

Recordando

Hardware Software Interface


LM32

Jerarquía de Memoria

System on Chip (SoC)

Wishbone


# soft-core LM32



# Pipeline

- A *Address*: Se calcula la dirección de la instrucción a ser ejecutada y es enviada al registro de instrucciones.
- F *Fetch*: La instrucción se lee de la memoria.
- D *Decode*: Se decodifica la instrucción y se toman los operandos del banco de registros o tomados del bypass.
- X *Execute*: Se realiza la operación especificada por la instrucción. Para instrucciones simples (sumas y operaciones lógicas), la ejecución finaliza en esta etapa, y el resultado se hace disponible para el bypass.
- M *Memory*: Para instrucciones más complejas como acceso a memoria externa, multiplicación, corrimiento, división, es necesaria otra etapa.
- D *Write back*: Los resultados producidos por la instrucción son escritas al banco de registros.


# Banco de Registros



# Banco de Registros (Introducción)

El banco de registros (register file) es un conjunto de registros para guardar y leer datos.

1. Cada registro es un vector de flip-flops D.
2. Para leer un registro:
  - 2.1 Entrada: número de registro.
  - 2.2 Salida: dato contenido en el registro.
3. Para escribir un registro:
  - 3.1 Entrada: número de registro, dato y una señal de reloj para controlar la escritura.



# Banco de Registros

El LM32 posee 32 registros de 32 bits

1. Registro *r0*
2. 8 registros (*r1* a *r7*) son utilizados para paso de argumentos y retorno de resultados en llamados a funciones.
3. Los registros *r1* - *r28* pueden ser utilizados como fuente o destino de cualquier instrucción.
4. Los registros *r26 (gp)* *r27 (fp)* y *r28 (sp)* son el puntero global, de frame y de pila respectivamente.
5. El registro *r29 (ra)*, la instrucción *call* para almacenar la dirección de retorno.
6. El registro *r30 (ea)*, almacenar el valor del *contador de programa* cuando se presenta una excepción.
7. El registro *r31 (ba)*, almacena el valor del contador de programa cuando se presenta una excepción tipo *breakpoint* o *watchpoint*.

Después del reset los 32 bits de los registros quedan indefinidos, por lo que la primera acción que debe ejecutar el programa de inicialización es asegurar un cero en el registro *r0*.



## Registro de estado y control (CSR)

Nombre	Index	Descripción
PC		Contador de Programa
IE	0x00	(R/W)Interrupt enable
EID	—	(R) Exception ID
IM	0x01	(R/W)Interrupt mask
IP	0x02	(R) Interrupt pending
ICC	0x03	(W) Instruction cache control
DCC	0x04	(W) Data cache control
CC	0x05	(R) Cycle counter
CFG	0x06	(R) Configuration
EBA	0x07	(R/W)Exception base address

# Registro de estado y control (CSR)

## Contador de Programa (PC)

Contiene la dirección de la instrucción que se ejecuta actualmente. Debido a que todas las instrucciones son de 32 bits, los dos bits menos significativos del PC siempre son zero. El valor de este registro después del reset es *h00000000*

## IE Habilitación de interrupción

IE contiene la bandera IE, que determina si se habilitan o no las interrupciones. Si este flag se desactiva, no se presentan interrupciones a pesar de la activación individual realizada con IM. Existen dos bits *BIE* y *EIE* que se utilizan para almacenar el estado de IE cuando se presenta una excepción tipo breakpoint u otro tipo de excepción.

# Registro de estado y control (CSR)

## EID Exception ID

(3 bits) Indica la causa de la detención de la ejecución del programa.

- ▶ **0:** Reset; se presenta cuando se activa la señal de reset del procesador.
- ▶ **1:** Breakpoint; se presenta cuando se ejecuta la instrucción break o cuando se alcanza un punto de break hardware.
- ▶ **2:** Instruction Bus Error; se presenta cuando falla la captura en una instrucción, regularmente cuando la dirección no es válida.
- ▶ **3:** Watchpoint; se presenta cuando se activa un watchpoint.
- ▶ **4:** Data Bus Error; se presenta cuando falla el acceso a datos, típica mente porque la dirección solicitada es inválida o porque el tipo de acceso no es permitido.
- ▶ **5:** División por cero; Se presenta cuando se hace una división por cero.
- ▶ **6:** Interrupción; se presenta cuando un periférico solicita atención por parte del procesador. Para que esta excepción se presente se deben habilitar las interrupciones globales (IE) y la

# IM Máscara de interrupción

La máscara de interrupción contiene un bit de habilitación para cada una de las 32 interrupciones, el bit 0 corresponde a la interrupción 0. Para que la interrupción se presente es necesario que el bit correspondiente a la interrupción y el flag IE sean igual a 1. Después del reset el valor de IM es *h00000000*

## IP Interrupción pendiente


El registro IP contiene un bit para cada una de las 32 interrupciones, este bit se activa cuando se presenta la interrupción asociada. Los bits del registro IP deben ser borrados escribiendo un 1 lógico.

# Set de Instrucciones del procesador Mico32


Tres (o cuatro )tipos de instrucciones:

- ▶ Instrucciones de referencia a memoria: load word y store word.
- ▶ Instrucciones aritmético-lógicas: *nor*, *xor*, *and*, *xnor*, *add*, *divu*, *modu*, *mul*, *or*, *sl*, *sr*, *sru*, *sub*
- ▶ Instrucciones de Salto: condicional y salto incondicional.
- ▶ interrupciones y excepciones


## Camino de datos de las operaciones aritméticas y lógicas entre registros



# Camino de datos de las operaciones aritméticas y lógicas Inmediatas




## Saltos condicional







# Saltos condicional ejemplo





# Camino de datos de los saltos y llamado a funciones inmediatos




# Camino de datos de los saltos y llamado a funciones








Almacenando ra






Sin almacenar ra

# Data Types


C data type	
Char	8-bit
Short	Signed 16-bit
Int	Signed 32-bit
Long	Signed 32-bit
Long long	Signed 64-bit



# Accesos a Memoria




# Escritura de memoria





# Lectura



# Índice

Recordando

Hardware Software Interface

LM32

Jerarquía de Memoria

System on Chip (SoC)

Wishbone

# Jerarquía de Memoria






Fig. 7.7 (a) Alignment of data types. (b) Little-endian and Big-endian storage order




# Jerarquía de Memoria




# Jerarquía de Memoria

1. Blocks: Unidad mínima de información que puede estar presente o no en un caché.
2. Hit Rate: accesos a memoria que se encuentra en el nivel de la jerarquía de memoria.
3. Miss Rate: accesos de memoria que no se encuentra en la memoria



# Jerarquía de Memoria



**Hit time:** tiempo requerido para acceder al nivel de memoria y tiempo necesario para determinar si es exitoso o no el acceso.

**miss penalty:** tiempo requerido para recuperar un bloque del nivel inferior + tiempo para acceder al bloque + tiempo transmisión de un nivel a otro + tiempo de insertar en el nivel que experimentó la falla.

# Cache

$X_4$
$X_1$
$X_{n-2}$
$X_{n-1}$
$X_2$
$X_3$

a. Before the reference to  $X_n$


$X_4$
$X_1$
$X_{n-2}$
$X_{n-1}$
$X_2$
$X_n$
$X_3$

b. After the reference to  $X_n$

¿Cómo sabemos si un elemento de datos está en la memoria caché?  
¿cómo lo encontramos?

## direct-mapped cache

Cada ubicación de memoria se asigna exactamente a una ubicación de la memoria caché.




¿cómo sabemos si una palabra solicitada está en la memoria caché o no?



# direct-mapped cache

1. **Tag:** utilizada para identificar si una jerarquía de memoria contiene el bloque asociado a la palabra solicitada en la dirección. ejm: 00011011
2. **valid bit:** indica que el bloque asociado en la jerarquía contiene datos válidos

# Lectura Cache



# Lectura Cache Ejercicio

Decimal address of reference	Binary address of reference	Assigned cache block (where found or placed)
22	10110 <sub>two</sub>	$(10\underline{110}_{two} \bmod 8) = \underline{110}_{two}$
26	11010 <sub>two</sub>	$(11\underline{010}_{two} \bmod 8) = \underline{010}_{two}$
22	10110 <sub>two</sub>	$(10\underline{110}_{two} \bmod 8) = \underline{110}_{two}$
26	11010 <sub>two</sub>	$(11\underline{010}_{two} \bmod 8) = \underline{010}_{two}$
16	10000 <sub>two</sub>	$(10\underline{000}_{two} \bmod 8) = \underline{000}_{two}$
3	00011 <sub>two</sub>	$(00\underline{011}_{two} \bmod 8) = \underline{011}_{two}$
16	10000 <sub>two</sub>	$(10\underline{000}_{two} \bmod 8) = \underline{000}_{two}$
18	10010 <sub>two</sub>	$(10\underline{010}_{two} \bmod 8) = \underline{010}_{two}$
16	10000 <sub>two</sub>	$(10\underline{000}_{two} \bmod 8) = \underline{000}_{two}$

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	N		
111	N		

## Número de bit de Cache (direct-mapped cache)

El número total de bits necesarios para la memoria caché es función del tamaño de la caché y el tamaño de la dirección. La memoria caché incluye el almacenamiento de los datos y las etiquetas:

1. El tamaño de la caché es  $2^n$  bloques. Se utilizan  $n$  bits para el índice.
2. El tamaño del bloque es de  $2^m$  palabras ( $2^{m+2}$  bytes), Se utilizan  $m$  bits para la palabra dentro del bloque y 2 bits para la dirección de byte
3. El tamaño del tag es  $TamañoDirección - (n + m + 2)$

El número total de bits en una memoria caché de asignación directa es:

$$2^n(2^m \times 32 + (64 - n - m - 2) + 1)$$

con  $TamañoDirección = 64$

## Ejercicio: Número de bit de Cache (direct-mapped cache)

¿Cuántos bits totales se requieren para la caché de asignación directa, si se requiere almacenar 16 KB de datos y cada bloques es de 4 palabras?. Suponga una dirección de 64 bits

## Solución: Número de bit de Cache (direct-mapped cache)


¿Cuántos bits totales se requieren para la caché de asignación directa, si se requiere almacenar 16 KB de datos y cada bloques es de 4 palabras?. Suponga una dirección de 64 bits

1. 16 kB = 4096 words ( $2^{12}$ ).
2. 1 block = 4 words ( $2^2$ ).  $4 \times 32 = 128bits$
3. total blocks = 1024 blocks ( $2^{10}$ ).
4. tamaño de tag =  $64 - 10 - 2 - 2 = 50bits$ .

El tamaño total de bits para la cache de 16KB es:

$$2^{10}(128 + 50 + 1) = 2^{10}179 = 179Kbit = 22,375KB$$

## Que pasa si se aumenta el tamaño de los blocks



A priori se evidencia disminución de miss pero ...  
se aumenta la penalidad de fallo. Mayor latencia.

Recuerde: miss penalty es tiempo requerido para recuperar un  
bloque del nivel inferior y cargarlo en la memoria cache.

Ej: ¿Cómo mejorar la latencia? early restart, requested word first


# Manejo de Cache Miss

Básicamente se detiene el procesador (pipeline stall) hasta que la memoria responda con las instrucciones y datos.

1. Envíe el valor del PC a la memoria (anterior).
2. la UC solicita lectura de la instrucción a la memoria principal y espere a que la memoria complete su acceso.
3. se Escribe los datos en la caché, el tag (desde la ALU) y se activa el bit válido.
4. Se retorna la ejecución de la instrucción en el primer paso, lo que recuperará la instrucción, esta vez con caché Hit.



# Resumen lectura Cache



# Técnicas de almacenamiento en Cache


**Direct mapped**



**Set associative**




**Fully associative**




Ej: Buscar ventajas o desventajas

# Niveles de Cache



Mejora la penalidad de fallos

# Interrupciones





# Rutina de atención a la interrupción

		addi	sp, sp, -128		
		sw	(sp+4), r1		
sw	(sp+0), ra	...		lw	r1, (sp+4)
calli	_save_all	sw	(sp+108), r27	...	
rcsr	r1, IP	#endif		lw	r27, (sp+108)
calli	irq_handler	sw	(sp+120), ea	lw	ra, (sp+116)
mvhi	r1, 0xffff	sw	(sp+124), ba	lw	ea, (sp+120)
ori	r1, r1, 0xffff	lw	r1, (sp+128)	lw	ba, (sp+124)
wcsr	IP, r1	sw	(sp+116), r1	lw	sp, (sp+112)
bi	_restore_all_and_eret	mv	r1, sp	eret	
		addi	r1, r1, 128		
		sw	(sp+112), r1		
		ret			



PC	CLOCK	11100	00000000000000000000
instruction_of reg 00			
PC	CLOCK	11100	00000000000000000000
instruction_of reg 01			







# Índice

Recordando

Hardware Software Interface


LM32

Jerarquía de Memoria

System on Chip (SoC)

Wishbone

# Estructura general de un SoC



# Índice

Recordando


Hardware Software Interface


LM32

Jerarquía de Memoria


System on Chip (SoC)


Wishbone






# Arquitectura maestro/esclavo











# PREGUNTAS