Prototypenentwicklung eines dreiphasigen Quasi-Z-Source-Wechselrichters

Bachelorarbeit

zur Erlangung des akademischen Grades

“Bachelor of Science in Engineering”

Studiengang:

Mechatronik, Design & Innovation

MCI | Die Unternehmerische Hochschule®

Betreuende/r:

Thomas Gadner, BSc MSc

Verfasser/-in:

Fabian Augschöll

52310501

Eidesstattliche Erklärung

„Ich, Fabian Augschöll, erkläre hiermit an Eides statt, dass ich die vorliegende Bachelorarbeit selbständig angefertigt habe. Die aus fremden Quellen direkt oder indirekt übernommenen Gedanken sind als solche kenntlich gemacht.

Ich habe nur die erlaubten und dokumentierten Hilfsmittel benutzt und den Einsatz generativer KI-Systeme, wie vom Studiengang gefordert, offengelegt. Ich verantworte die Auswahl, Übernahme und sämtliche Ergebnisse des von mir verwendeten KI-generierten Outputs vollumfänglich selbst.

Die Arbeit wurde bisher weder in gleicher noch in ähnlicher Form einer anderen Prüfungsbehörde vorgelegt und auch noch nicht veröffentlicht. “

Ort, Datum	Unterschrift

Erklärung zur Nutzung von KI-Tools

Hiermit erkläre ich, dass ich im Rahmen dieser Abschlussarbeit die KI basierten Tools

- Gemini 3.1 Pro

in begrenztem Umfang verwendet habe. Die Tools wurden für folgende Zwecke eingesetzt:

- Sprachliche Überarbeitung und Stilverbesserung: Grammatik, Rechtschreibung und Formulierungen.
- Literaturrecherche: Unterstützung bei der Suche nach geeigneter Literatur; alle zitierten Quellen wurden von mir gelesen und überprüft
- Strukturierung: Strukturierung von Absätzen für einen klareren Textfluss

Die Interpretation der Ergebnisse und die wissenschaftliche Argumentation stammen ausschließlich von der Autorin / dem Autor selbst. Es wurden keine KI-Tools verwendet, um experimentelle Daten, Abbildungen, Statistiken oder Ergebnisse zu generieren oder zu verfälschen. Von KI erzeugte Inhalte wurden kritisch überprüft, auf ihre Richtigkeit geprüft und überarbeitet. Die Tools wurden nicht als Autoren eingesetzt, und ihre Rolle beschränkt sich auf die oben beschriebene Unterstützung.

Kurzfassung

Die zunehmende Nutzung von Photovoltaikanlagen (PV) erfordert Wechselrichter, welche die stark variierende Eingangsspannung in eine konstante Ausgangsspannung umwandeln können. Da zweistufige Wechselrichter-Topologien Nachteile bezüglich Effizienz und Baugröße aufweisen, bietet der quasi-Z-Source-Wechselrichter (qZSI) eine vielversprechende Alternative. Ziel dieser Arbeit ist die Entwicklung eines Prototyps eines dreiphasigen qZSI für PV-Anlagen mit einem Eingangsspannungsbereich von $U_{in} = 400\,\mathrm{V}$ bis $U_{in} = 600\,\mathrm{V}$ und einer Außenleiter-Ausgangsspannung von $U_{pp,rms} = 400\,\mathrm{V}$. Die Leistung wurde auf $P_N = 1\,\mathrm{kW}$ festgelegt.

Die Systemauslegung und die Dimensionierung des Impedanznetzwerks und des LCL-Ausgangsfilters erfolgten rechnerisch über ein Python-Skript. Für die Validierung der Bauteile wurde eine Simulation in PLECS durchgeführt. Die gewählten Bauteile wurden in Altium Designer zu einem Prototypen zusammengeführt. Für die Steuerung wurde die Modulationsstrategie Maximum Constant Boost PWM mit Injektion der dritten Harmonischen implementiert. Der Prototyp wurde anschließend bei niedriger Spannung getestet, um die Funktionalität im Buck- und Boost-Betrieb zu überprüfen.

Die Testergebnisse bestätigen die Funktionalität des Wechselrichters in beiden Betriebsmodi. Die Ausgangsspannungen und -ströme stimmen mit den theoretischen Werten überein. Beim Eingangsstrom zeigte sich jedoch eine Erhöhung um ungefähr $20\,\%$ im Vergleich zu den theoretischen Werten, was auf die Ersatzserienwiderstände der Bauteile und Halbleiterverluste zurückzuführen ist. Zudem traten EMV-Emissionen auf, welche durch die ungeschirmten Spulen und die hohen Strom- und Spannungsänderungsraten der Schaltvorgänge verursacht wurden. Ein Nachweis der Belastbarkeit unter Nennbedingungen steht aufgrund der thermischen Limitationen des Aufbaus noch aus.

Als Lösungsansätze für die Weiterentwicklung werden Tests unter Nennbedingungen, die Implementierung einer Regelung mit Maximum Power Point Tracking (MPPT) und die Überarbeitung des Leiterplattenlayouts zur Reduzierung der EMV-Emissionen vorgeschlagen.

Schlagwörter: qZSI, Photovoltaik, MCBPWM, LCL-Filter, Prototypenentwicklung

Abstract

The increasing use of photovoltaic (PV) systems requires inverters capable of converting the widely varying input voltage into a constant output voltage. Since two-stage inverter topologies have drawbacks in terms of efficiency and size, the quasi-Z-source inverter (qZSI) offers a promising alternative. The goal of this thesis is to develop a prototype of a three-phase qZSI for PV systems with an input voltage range of $U_{in} = 400\,\mathrm{V}$ to $U_{in} = 600\,\mathrm{V}$ and a phase-to-phase output voltage of $U_{pp,rms} = 400\,\mathrm{V}$. The power was set to $P_N = 1\,\mathrm{kW}$.

The system design and the dimensioning of the impedance network and the LCL output filter were performed computationally using a Python script. A simulation in PLECS was carried out to validate the components. The selected components were integrated into a prototype in Altium Designer. For control, the Maximum Constant Boost PWM modulation strategy with third-harmonic injection was implemented. The prototype was then tested at low voltage to verify functionality in buck and boost modes.

The test results confirm the inverter's functionality in both operating modes. The output voltages and currents match the theoretical values. However, the input current showed an increase of approximately $20\,\%$ compared to the theoretical values, which is due to the equivalent series resistances of the components and semiconductor losses. In addition, EMC emissions occurred, caused by the unshielded coils and the high current and voltage slew rates of the switching operations. Verification of the inverter's performance under rated conditions is still pending due to the thermal limitations of the design.

As potential solutions for further development, tests under rated conditions, the implementation of a Maximum Power Point Tracking (MPPT) control system, and a redesign of the PCB layout to reduce EMC emissions are proposed.

Keywords: qZSI, Photovoltaics, MCBPWM, LCL-Filter, Prototype Development

Inhaltsverzeichnis

1. Einleitung **1**
- 1.1. Motivation . . . 1
- 1.2. Vorausgehende Arbeiten . . . 2
- 1.3. Zielsetzung . . . 2
- 1.4. Aufbau der Arbeit . . . 2

2. Systemarchitektur **4**
- 2.1. Quasi-Z-Source-Wechselrichter . . . 4
  - 2.1.1. Schaltungsanalyse . . . 4
  - 2.1.2. Modulationsstrategie . . . 7
- 2.2. Ausgangsfilter . . . 10

3. Auslegung & Optimierung **13**
- 3.1. Spezifikationen und Randbedingungen . . . 13
- 3.2. Berechnungsmodell . . . 13
- 3.3. Bauteilauswahl . . . 16
- 3.4. Simulative Validierung . . . 18

4. Hardware & Steuerung **22**
- 4.1. Floorplan und Lagenaufbau . . . 22
- 4.2. Leiterplattendesign . . . 23
- 4.3. Logik- und Steuerungsimplementierung . . . 25

5. Inbetriebnahme und Test **27**
- 5.1. Testplan . . . 27
- 5.2. Funktionstest . . . 27

6. Ergebnisse und Diskussion **30**
- 6.1. Messergebnisse . . . 30
  - 6.1.1. Buck-Betrieb . . . 30
  - 6.1.2. Boost-Betrieb . . . 33
- 6.2. Simulative Ergebnisse . . . 35
  - 6.2.1. Buck-Betrieb . . . 35
  - 6.2.2. Boost-Betrieb . . . 38
- 6.3. Diskussion der Messergebnisse . . . 41
  - 6.3.1. Bauteilverluste . . . 41
  - 6.3.2. Einfluss parasitärer Elemente und Hochfrequenzeffekte . . . 42

6.3.3. Kritische Betrachtung und Limitationen des Versuchsaufbaus . . 42

7. Fazit **44**

7.1. Zusammenfassung 44

7.2. Reflexion und Ausblick 44

Literaturverzeichnis **VIII**

Abbildungsverzeichnis **X**

Tabellenverzeichnis **XI**

Symbolverzeichnis **XII**

Abkürzungsverzeichnis **XIII**

A. Erster Anhang **XV**

1. Einleitung

1.1. Motivation

Durch den Anstieg der Nutzung erneuerbarer Energien, insbesondere in Form von Photovoltaikanlagen (PV), steigt auch die Nachfrage nach effizienten und kompakten Wechselrichtern. Eine besondere Herausforderung stellt jedoch die stark variierende Eingangsspannung dar, welche von der Sonneneinstrahlung und Modultemperatur abhängt [1]. Um diese Spannungsschwankungen auszugleichen, werden in der Regel zweistufige Wechselrichter, die aus einem Hochsetzsteller und einem Spannungsquellenwechselrichter (VSI) bestehen, eingesetzt. Diese Topologie bringt jedoch Nachteile wie eine größere Bauform und Effizienzverluste mit sich [2]. Der Aufbau eines zweistufigen Wechselrichters ist in Abbildung 1.1 dargestellt.




Abbildung 1.1.: Zweistufiger Wechselrichter: a) Hochsetzsteller, b) Spannungsquellenwechselrichter.

Um diese Nachteile zu umgehen, wurde der Z-Source-Wechselrichter (ZSI) entwickelt. Diese Topologie ermöglicht ein Hochsetz- (Boost) und Tiefsetzverhalten (Buck) in einer Stufe, was in Abbildung 1.2 veranschaulicht wird. Dadurch lassen sich sowohl Baugröße als auch Effizienzverluste reduzieren [2].




Abbildung 1.2.: Einstufige ZSI-Topologie

1.2. Vorausgehende Arbeiten

Der ZSI wurde ursprünglich von Peng et al. im Jahr 2003 vorgestellt, um ein einstufiges Hoch- und Tiefsetzverhalten zu realisieren [3]. Seitdem hat sich die Topologie stark weiterentwickelt, um mit den Anforderungen moderner Systeme Schritt zu halten. Eine wichtige Weiterentwicklung ist der quasi-Z-Source-Wechselrichter (qZSI). Dieser wurde 2008 von Anderson et al. entwickelt und weist im Vergleich zum ZSI einen kontinuierlichen Eingangsstrom auf, was die Belastung der Solarmodule reduziert und das Maximum Power Point Tracking (MPPT) vereinfacht. Außerdem ist die Spannungsbelastung der Kondensatoren geringer, was den Einsatz von Bauteilen mit geringerer Spannungsfestigkeit ermöglicht [4].

Parallel zu den Hardware-Topologien wurden auch verschiedene Modulationsstrategien entwickelt. Die Simple Boost Control (SBC) wurde 2003 von Peng et al. vorgestellt. Diese Modulationsstrategie hält den Shoot-Through-Zustand (ST) konstant und limitiert damit die Spannungsverstärkung [3]. Aufgrund der Limitierungen wurde 2005 die Maximum Boost Control (MBC) von Peng et al. vorgestellt. Diese ermöglicht eine höhere Spannungsverstärkung, führt jedoch zu ungewollten Rippeln im System [5]. Um diese Nachteile zu umgehen, wurde 2006 die Maximum Constant Boost Control (MCBC) von Shen et al. entwickelt. Diese Modulationsstrategie hält das ST-Tastverhältnis konstant, eliminiert niederfrequente Schwingungen im Impedanznetzwerk und ermöglicht eine höhere Spannungsverstärkung als die SBC [6].

1.3. Zielsetzung

Das Ziel dieser Arbeit ist die Entwicklung eines Prototypen eines dreiphasigen quasi-Z-Source-Wechselrichters für Photovoltaikanlagen. Der Fokus liegt dabei auf der Dimensionierung, der simulativen Validierung, dem Leiterplattendesign und der Inbetriebnahme anhand einer Open-Loop-Steuerung. Das System wurde auf eine Nennleistung von $P_N = 1\,\mathrm{kW}$ ausgelegt. Um die erforderliche Spannungsverstärkung und somit auch die passiven Bauteile des qZSI zu minimieren, wurde ein hoher Eingangsspannungsbereich von $U_{in} = 400\,\mathrm{V}$, für den Worst-Case-Betrieb im Boost-Modus, bis zu $U_{in} = 600\,\mathrm{V}$, für den Buck-Modus, gewählt. Die Außenleiter-Ausgangsspannung wurde auf $U_{pp,rms} = 400\,\mathrm{V}$ festgelegt.

1.4. Aufbau der Arbeit

Die vorliegende Arbeit gliedert sich in sieben Kapitel. Nach der Einleitung in Kapitel 1 werden in Kapitel 2 die theoretischen Grundlagen des qZSI, der Modulationsstrategie und des Ausgangsfilters erläutert. Kapitel 3 beschreibt das Berechnungsmodell zur Bauteildimensionierung und die simulative Validierung der gewählten Bautei-

le. In Kapitel 4 werden das Hardware-Design sowie die Logik- und Steuerungsimplementierung beschrieben. Kapitel 5 beschreibt die Inbetriebnahme anhand definierter Niederspannungs- und Leistungstests. Anschließend werden in Kapitel 6 die Ergebnisse der Tests präsentiert. Kapitel 7 fasst die Arbeit zusammen und gibt einen Ausblick auf mögliche Weiterentwicklungen.

2. Systemarchitektur und Modulationsstrategie

2.1. Quasi-Z-Source-Wechselrichter

Im Gegensatz zu konventionellen VSI verfügt der qZSI über ein vorgeschaltetes Impedanznetzwerk. Dieses ermöglicht durch die Nutzung temporärer Brückenkurzschlüsse eine einstufige Spannungsverstärkung.

2.1.1. Schaltungsanalyse

Wie in Abbildung 2.1 dargestellt, besteht die Topologie des qZSI aus einer Eingangsspannungsquelle U_{IN}, einem Impedanznetzwerk und einer dreiphasigen Wechselrichterbrücke. Das Impedanznetzwerk setzt sich aus zwei Induktivitäten (L_1, L_2), zwei Kondensatoren (C_1, C_2) sowie einer Diode (D_1) zusammen. Die nachfolgende Schaltungsanalyse basiert auf der Arbeit von Li et al. [7].




Abbildung 2.1.: Topologie des quasi-Z-Source-Wechselrichters [7]

Der Betrieb des qZSI unterteilt sich in den Shoot-Through-Zustand (ST) und den Non-Shoot-Through-Zustand (NST).

Im ST-Betriebszustand wird bewusst ein Kurzschluss über mindestens einen Brückenzweig erzeugt. Das zugehörige Ersatzschaltbild ist in Abbildung 2.2 dargestellt. Während dies bei einem herkömmlichen VSI zur unmittelbaren Beschädigung der Bauteile

führen würde, wird dieser Zustand beim qZSI durch das Impedanznetzwerk gezielt genutzt, um die Zwischenkreisspannung hochzusetzen (Boost-Effekt). Durch den Kurzschluss fällt die anliegende Zwischenkreisspannung U_{DC} auf null ab. Gleichzeitig fällt die Summe der beiden Kondensatorspannungen in Sperrrichtung über der Diode D_1 ab, wodurch diese sperrt. Die Kondensatoren entladen sich dabei in die Induktivitäten, wodurch diese magnetisiert werden und Energie speichern.




Abbildung 2.2.: Ersatzschaltbild des qZSI im Shoot-Through-Zustand [7]

Die mathematischen Zusammenhänge für den ST-Zustand werden in den Gleichungen (2.1) bis (2.4) beschrieben [7].

$$U_{L1} = U_{C2} + U_{\mathrm{IN}} \tag{2.1}$$

$$U_{L2} = U_{C1} \tag{2.2}$$

$$U_{\mathrm{DC}} = 0 \tag{2.3}$$

$$U_{D1} = U_{C1} + U_{C2} \tag{2.4}$$

Im NST-Betriebszustand verhält sich der qZSI hingegen wie ein herkömmlicher VSI. Abbildung 2.3 zeigt das entsprechende Ersatzschaltbild. Die Diode D_1 ist in Durchlassrichtung gepolt, wodurch die Diodenspannung theoretisch null beträgt. In dieser Phase entladen sich die Induktivitäten und geben ihre gespeicherte Energie an das Netzwerk und die Last ab. Dabei werden die Kondensatoren geladen.




Abbildung 2.3.: Ersatzschaltbild des qZSI im Non-Shoot-Through-Zustand [7]

Für die Spannungen über den Spulen, die Zwischenkreisspannung U_{DC} und die Diodenspannung U_{D1} gelten im NST-Zustand die Beziehungen (2.5) bis (2.8) [7].

$$U_{L1} = U_{\mathrm{IN}} - U_{C1} \tag{2.5}$$

$$U_{L2} = -U_{C2} \tag{2.6}$$

$$U_{\mathrm{DC}} = U_{C1} + U_{C2} \tag{2.7}$$

$$U_{D1} = 0 \tag{2.8}$$

Im stationären Betrieb ist die durchschnittliche Spannung über den Induktivitäten innerhalb einer Schaltperiode null. Aus dem Spannungs-Zeit-Gleichgewicht des ST- und NST-Zustands lassen sich die Kondensatorspannungen ermitteln:

$$U_{C1} = \frac{T_1}{T_1 - T_0} U_{\mathrm{IN}} \tag{2.9}$$

$$U_{C2} = \frac{T_0}{T_1 - T_0} U_{\mathrm{IN}} \tag{2.10}$$

Aus den Kondensatorspannungen ergeben sich die Zwischenkreisspannung U_{DC} sowie der Boost-Faktor B:

$$U_{\mathrm{DC}} = U_{C1} + U_{C2} = B \cdot U_{\mathrm{IN}} \tag{2.11}$$

$$B = \frac{T}{T_1 - T_0} \tag{2.12}$$

Der durchschnittliche Strom durch die Induktivitäten kann direkt aus der Nennleistung

P_N und der Eingangsspannung U_{IN} abgeleitet werden:

$$I_{L1} = I_{L2} = I_{\mathrm{IN}} = \frac{P_N}{U_{\mathrm{IN}}} \tag{2.13}$$

Für die Auslegung der passiven Bauteile des Impedanznetzwerks ist das Verhalten während des Shoot-Through-Zustands maßgeblich. Die Induktivitäten L_1 und L_2 dienen der Begrenzung des Stromrippels, während die Kondensatoren C_1 und C_2 den Spannungsrippel am Wechselrichter dämpfen.

Während des Kurzschlusszustands steigt der Strom durch die Induktivitäten linear an. Die benötigte Induktivität wird über den maximal zulässigen relativen Stromrippel r_c (Spitze-Spitze) und die maximale Dauer des Shoot-Through-Zustands $T_{0,\max}$ definiert. Unter der Annahme, dass der ST-Zustand bei der Maximum Constant Boost PWM symmetrisch auf zwei Intervalle pro Schaltperiode aufgeteilt wird, ergibt sich für die Induktivitäten:

$$L_1 = L_2 = \frac{m \cdot U_{\mathrm{IN}}}{I_{L,\max} \cdot r_c} \cdot \frac{T_{0,\max}}{2} \tag{2.14}$$

Dabei repräsentiert $m = T_1/(T_1 - T_0)$ einen Zeitfaktor, der aus der Dauer des NST-Zustands (T_1) und des ST-Zustands (T_0) gebildet wird. $I_{L,\max}$ entspricht dem maximalen Induktivitätsstrom.

Während der NST-Zustände sind die beiden Kondensatoren C_1 und C_2 in Reihe geschaltet. Sie absorbieren den Stromrippel und begrenzen somit die Schwankungen der Zwischenkreisspannung. Die erforderliche Kapazität zur Einhaltung des zulässigen relativen Spannungsrippels r_v berechnet sich durch:

$$C_1 = C_2 = 2 \cdot \frac{I_{L,\max}}{B \cdot U_{\mathrm{IN}} \cdot r_v} \cdot \frac{T_{0,\max}}{2} \tag{2.15}$$

2.1.2. Modulationsstrategie

Die Maximum Constant Boost Pulse Width Modulation (MCBPWM) mit Injektion der dritten harmonischen Oberwelle ist eine Modulationsstrategie, die den Tastgrad des Shoot-Through-Zustands über eine Schaltperiode hinweg konstant hält. Dadurch werden niederfrequente Schwingungen in den Induktivitäten und Kondensatoren des Impedanznetzwerks vermieden, wodurch sich die erforderliche Baugröße der passiven Bauteile reduziert. Bei diesem Verfahren wird den dreiphasigen Sinus-Referenzsignalen eine dritte Harmonische überlagert. Diese beträgt eine Amplitude von einem Sechstel der Grundschwingung. Daraus entstehen die Signale s_a, s_b, s_c. Dadurch kann der maximale Modulationsindex auf $M = 2/\sqrt{3}$ erhöht werden. Wie in Abbildung 2.4 veranschaulicht, werden die ST-Zustände ausgelöst, sobald das symmetrische Dreiecksträgersignal $s_{carrier}$ entweder die obere Hüllkurve s_p überschreitet oder die untere Hüllkurve s_n unterschreitet [7]. Die mathematischen Zusammenhänge zur Berechnung der Parameter der MCBPWM sind im Folgenden dargestellt.




Abbildung 2.4.: Maximum Constant Boost PWM (MCBPWM) mit Injektion der dritten harmonischen Oberwelle

Die resultierenden logischen Ausgangssignale sind in Abbildung 2.5 dargestellt.




Abbildung 2.5.: Ausgangssignale der MCBPWM

Um die erforderliche Spannungsverstärkung (Gain) G des Systems zu berechnen, werden die Eingangsspannung U_{IN} und die Ausgangs-Sternspannung U_{LN} herangezogen [7]:

$$G = \frac{2U_{\mathrm{LN}}}{U_{\mathrm{IN}}} \tag{2.16}$$

Mithilfe der Spannungsverstärkung G lässt sich anschließend der benötigte Modulationsindex M ermitteln:

$$M = \frac{G}{\sqrt{3}G - 1} \tag{2.17}$$

Da der Modulationsindex M und der Tastgrad (Duty Cycle) D des ST-Zustands innerhalb einer Schaltperiode in direktem Zusammenhang stehen, kann D über den Modulationsindex berechnet werden:

$$D = 1 - \frac{\sqrt{3}M}{2} \tag{2.18}$$

Der Boost-Faktor B ergibt sich wiederum aus dem Tastgrad D:

$$B = \frac{1}{1 - 2D} = \frac{1}{\sqrt{3}M - 1} \tag{2.19}$$

Die Kurzschlusszeit T_0 des ST-Zustands folgt aus dem Tastgrad D und der Schaltperiode T:

$$T_0 = D \cdot T \tag{2.20}$$

Da sich die Schaltperiode T aus der Kurzschlusszeit T_0 und der regulären Schaltzeit T_1 (NST-Zustand) zusammensetzt, gilt für T_1:

$$T_1 = T - T_0 \tag{2.21}$$

Da pro Schaltperiode zwei ST-Zustände auftreten, ist die effektive Shoot-Through-Frequenz f_{st} exakt doppelt so hoch wie die Schaltfrequenz f_{sw}. Befindet sich das System im Boost-Modus, kann die ST-Zeit T_0 einen Maximalwert $T_{0,\max}$ erreichen:

$$T_{0,\max} = \frac{2 - \sqrt{3}M}{2f_{\mathrm{sw}}} = \frac{2 - \sqrt{3}M}{f_{\mathrm{st}}} \tag{2.22}$$

2.2. Ausgangsfilter

Als Ausgangsfilter wird ein LCL-Filter eingesetzt. Dieser setzt sich aus einer wechselrichterseitigen Induktivität L_{inv}, einem Filterkondensator C_f, einem Dämpfungswiderstand R_d sowie einer netz- bzw. lastseitigen Induktivität L_g zusammen. Die Topologie ist in Abbildung 2.6 dargestellt. Im Vergleich zu herkömmlichen L- oder LC-Filtern bietet diese Topologie Vorteile hinsichtlich einer kompakteren Baugröße, einer besseren Dämpfung sowie eines geringeren Spannungsabfalls [8].




Abbildung 2.6.: LCL-Ausgangsfilter mit passiver Dämpfung

Ein systembedingter Nachteil des LCL-Filters ist jedoch seine Resonanzneigung. Um ein Aufschwingen zu verhindern und hochfrequente Stromrippel effektiv zu dämpfen, wird ein passiver Dämpfungswiderstand in Reihe zum Filterkondensator geschaltet. Die nachfolgende Dimensionierung der Filterkomponenten orientiert sich an etablierten theoretischen Designrichtlinien [9].

Zur Auslegung der Filterkomponenten müssen zunächst die Basiswerte des Systems bestimmt werden. Hierbei bezeichnet Z_b die Basisimpedanz, C_b die Systembasiskapazität und $I_{\max}$ den maximalen Spitzenstrom:

$$Z_b = \frac{U_{\mathrm{LN}}^2}{P_N} \tag{2.23}$$

$$C_b = \frac{1}{\omega_{\mathrm{sw}} Z_b} \tag{2.24}$$

$$I_{\max} = \frac{P_N \sqrt{2}}{3 U_{\mathrm{PP}}} \tag{2.25}$$

Die wechselrichterseitige Induktivität L_{inv} wird so dimensioniert, dass sie den hochfrequenten Stromrippel $\Delta I_{L,\max}$ auf einen definierten Bruchteil des nominalen Spitzenstroms begrenzt. In Abhängigkeit der maximalen Zwischenkreisspannung U_{DC} und der Schaltfrequenz f_{sw} ergibt sich:

$$L_{\mathrm{inv}} = \frac{U_{\mathrm{DC}}}{6 f_{\mathrm{sw}} \Delta I_{L,\max}} \tag{2.26}$$

Um die Blindleistungsaufnahme des Filters zu begrenzen, wird der Filterkondensator C_f in ein festes Verhältnis zur Systembasiskapazität C_b gesetzt:

$$C_f = x \cdot C_b \tag{2.27}$$

Die lastseitige Induktivität L_g bestimmt sich über den gewünschten Dämpfungsfaktor k_a:

$$L_g = \frac{\sqrt{\frac{1}{k_a^2}} + 1}{C_f \omega_{\mathrm{sw}}^2} \tag{2.28}$$

Der passive Dämpfungswiderstand R_d wird so dimensioniert, dass sein Wert maximal ein Drittel der Kondensatorimpedanz bei der Resonanzkreisfrequenz ω_{res} beträgt:

$$R_d = \frac{1}{3C_f\omega_{\mathrm{res}}} \tag{2.29}$$

3. Systemauslegung und Simulation

3.1. Spezifikationen und Randbedingungen

Um ein zu starkes Schwingen der Ströme und Spannungen im qZSI zu verhindern, wurden in Anlehnung an Li et al. Design-Grenzen für die passiven Bauteile definiert. Der maximal zulässige Stromrippel r_c wurde auf $20\,\%$ des nominalen Eingangsstroms festgelegt. Dies stellt einen optimalen Kompromiss dar. Bei einer Reduzierung des Stromrippels werden größere Spulen benötigt, die meist höhere Verluste aufweisen und eine größere Bauform besitzen. Bei einer Erhöhung des Stromrippels steigt die Belastung der Bauteile. Der zulässige Spannungsrippel r_v wurde auf $1\,\%$ der Eingangsspannung begrenzt, um die Zwischenkreis- und Kondensatorenspannung stabiler zu halten [7].

Für den LCL-Ausgangsfilter wurden die Limitierungen gemäß den Designrichtlinien von Dursun et al angewendet. Der maximal erlaubte Stromrippel $\Delta I_{L_{\max}}$ wurde auf $10\,\%$ des nominalen Spitzenstroms festgelegt, um die hochfrequenten Schwingungen am Ausgang zu reduzieren. Zudem wurde der Filterkondensator auf maximal $5\,\%$ der Systembasiskapazität begrenzt ($x = 0{,}05$) und der Dämpfungsfaktor k_a auf $20\,\%$ angesetzt [9].

3.2. Berechnungsmodell

Zur Berechnung der Bauteile und zur Auswahl der optimalen Schaltfrequenz wurde ein Python-Skript entwickelt (siehe Anhang A). In diesem Skript wurden die zuvor definierten Randbedingungen aus Kapitel 3.1 implementiert. Zur Veranschaulichung ist der Programmablauf im Ablaufdiagramm in Abbildung 3.1 dargestellt.




Abbildung 3.1.: Ablaufdiagramm der Berechnung mit Python und PLECS

Die Berechnung aller erforderlichen Parameter erfolgte im Skript auf Basis der in Kapitel 2 eingeführten Gleichungen. Dabei wurden die Dimensionen der Bauteile des Impedanznetzwerks und des LCL-Filters in Abhängigkeit der Schaltfrequenz f_{sw} bestimmt. Außerdem wurden die jeweiligen Strom- und Spannungsbelastungen berechnet, welche für die spätere Komponentenauswahl essenziell sind.

Die berechneten Werte wurden anschließend mithilfe von XML-RPC an PLECS übergeben, um automatisierte Simulationen durchzuführen [10]. Die Simulationsergebnisse wurden in eine CSV-Datei exportiert und zur Auswertung wieder in Python eingelesen. Die daraus resultierenden Verläufe in Abhängigkeit der Schaltfrequenz sind in den Abbildungen 3.2 bis 3.4 grafisch aufbereitet: Abbildung 3.2 zeigt die erforderlichen Spulengrößen, Abbildung 3.3 die Dimensionierung der Kondensatoren und Abbildung 3.4 den korrespondierenden Gesamtwirkungsgrad η des Systems.




Abbildung 3.2.: Spulengrößen in Abhängigkeit der Schaltfrequenz




Abbildung 3.3.: Kondensatorgrößen in Abhängigkeit der Schaltfrequenz




Abbildung 3.4.: Simulativer Wirkungsgrad des Gesamtsystems in Abhängigkeit der Schaltfrequenz

Aus den Graphen geht hervor, dass die benötigten Bauteilgrößen mit steigender Schaltfrequenz sinken. Der Gesamtwirkungsgrad nimmt jedoch ab, da mit einer erhöhten Schaltfrequenz auch die Schaltverluste der Halbleiter steigen. Um diese Verluste zu begrenzen, wurde eine Schaltfrequenz von $f_{\mathrm{sw}} = 90\,\mathrm{kHz}$ gewählt. Dieser Arbeitspunkt ist in den genannten Graphen jeweils durch eine Markierung hervorgehoben.

Mit der gewählten Schaltfrequenz wurden folgende Werte berechnet:

Tabelle 3.1.: Zusammenfassung der berechneten Systemparameter und Bauteilwerte für den qZSI im Boost-Betrieb ($f_{\mathrm{sw}} = 90\,\mathrm{kHz}$).

Parameter	**Wert**
System- und Modulationsparameter	
Nennleistung P_N / W	1000
Schaltfrequenz f_{sw} / kHz	90
Netzfrequenz f_g / Hz	50
Spannungsverstärkung G	1,633
Modulationsindex M	0,893
ST-Tastgrad (Duty Cycle) D	0,227
Boost-Faktor B	1,828
Max. Shoot-Through-Zeit $T_{0,\max}$ / μs	2,517
Spannungen und Last	
Eingangsspannung (Minimum) U_{IN} / V	400
Ausgangs-Außenleiterspannung $U_{\mathrm{pp,rms}}$ / V	400
Spitzenspannung Stern $\hat{U}_{\mathrm{LN}}$ / V	326,60
Zwischenkreisspannung U_{DC} / V	731,37
Spannung an Kondensator 1 U_{C1} / V	565,69
Spannung an Kondensator 2 U_{C2} / V	165,69
Lastwiderstand R_L / Ω	160,0
Dimensionierung Impedanznetzwerk	
Induktivitäten qZSI L_1, L_2 / mH	1,424
Kondensatoren qZSI C_1, C_2 / μF	0,860
Dimensionierung LCL-Ausgangsfilter	
Wechselrichterseitige Induktivität L_{inv} / mH	6,635
Netzseitige Induktivität L_g / μH	6,288
Filterkondensator C_f / μF	2,984
Dämpfungswiderstand R_d / Ω	0,484

3.3. Bauteilauswahl

Basierend auf den berechneten Systemparametern (siehe Tabelle 3.1) wurden die Leistungskomponenten ausgewählt. Eine Übersicht der Systembauteile ist in Tabelle 3.2 zusammenfassend dargestellt.

Tabelle 3.2.: Übersicht und Spezifikationen der ausgewählten Leistungskomponenten

Bauteil	**Hersteller**	**Wert**	**Spannung U / V**	**Strom I / A**	**Typ (Bauform)**
qZSI					
L_1, L_2	WE [11]	1,124 mH	–	3,4	Ringkern (THT)
C_1, C_2	WE [12]	1,0 μF	1200	60	Folie (THT)
D_1	STM [13]	–	1200	20	SiC-Schottky (THT)
MOSFETs	INF [14]	–	1200	61	SiC-MOSFET (THT)
LCL-Filter					
L_{inv}	BOU [15]	8,2 mH	–	1,2	Drossel (THT)
L_g	BOU [16]	10 μH	–	2,7	Drossel (THT)
C_f	WE [17]	3,3 μF	310	–	Folie (THT)
R_d	KOA [18]	0,56 Ω	–	–	Widerstand (SMD)

Für die Induktivitäten L_1 und L_2 des Impedanznetzwerks wurden jeweils zwei Spulen in Reihe geschaltet. Der Nennwert der Induktivitäten wurde größer dimensioniert, da diese durch Sättigung im realen Betrieb an effektiver Induktivität verlieren. Als Kapazitäten wurden DC-Link-Folienkondensatoren verwendet, die für die auftretenden Spannungsbelastungen im Zwischenkreis ausgelegt sind.

Zur Minimierung der Schaltverluste wurden Siliziumkarbid-Halbleiter (SiC) für die aktiven Bauteile verwendet. Da die Diode D_1 im Shoot-Through-Zustand die Summe der Spannungen beider Kondensatoren in Sperrrichtung blockieren muss, wurde eine SiC-Schottky-Diode mit einer Spannungsfestigkeit von $1200\,\mathrm{V}$ ausgewählt. Entsprechend wurden auch die SiC-MOSFETs der Brückenschaltung für $1200\,\mathrm{V}$ dimensioniert. Für den LCL-Ausgangsfilter wurden Komponenten gewählt, deren Nennwerte den theoretisch berechneten Vorgaben entsprechen.

Zur Ansteuerung der SiC-MOSFETs wurden isolierte Gate-Treiber-ICs von Texas Instruments verwendet [19]. Diese wurden sekundärseitig von vier isolierten DC/DC-Wandlern von MURATA mit $20\,\mathrm{V}$ versorgt, wobei drei der Wandler für die Ansteuerung der oberen (High-Side) MOSFETs und ein Wandler für die unteren (Low-Side) MOSFETs eingesetzt wurden [20].

Die vom Mikrocontroller generierten PWM-Signale wurden durch zwei Oder-Gatter-ICs mit dem Shoot-Through-Signal verknüpft [21].

Für die Messwerterfassung des Systems wurden galvanisch isolierte Sensoren verwendet, wie in Tabelle 3.3 aufgeführt. Die Spannungsüberwachung wurde durch isolierte Messverstärker von Texas Instruments mit integriertem DC/DC-Wandler realisiert. Für die Erfassung der DC-Eingangsspannung sowie der Spannung am Kondensator C_1 wurde ein unidirektionaler Spannungssensor eingesetzt. Die Messung der Ausgangsspannungen an den Phasen U und V erfolgte hingegen über einen bidirektionalen Sensor. Die hohen Spannungen wurden jeweils über hochohmige Widerstands-Spannungsteiler an den Messeingang der Chips angepasst.

Die Teilerverhältnisse der Spannungsteiler wurden so dimensioniert, dass die DC-Spannungssensoren einen tatsächlichen Messbereich von 0 bis $600\,\mathrm{V}$ abdecken, während die AC-Spannungssensoren einen Bereich von $-400\,\mathrm{V}$ bis $+400\,\mathrm{V}$ erfassen. Da die verwendeten Spannungssensoren über einen differenziellen Ausgang verfügen, wurde dem Signalpfad jeweils ein Operationsverstärker als Differenzverstärker nachgeschaltet. Dieser wandelt das Differenzsignal in ein asymmetrisches Signal (Single-Ended) um, wodurch die Anzahl der benötigten ADC-Kanäle am STM32 reduziert wurde. Da die AC-Spannungssensoren ein bidirektionales Signal liefern, wurde dieses zusätzlich mithilfe einer Referenzspannung von $1{,}65\,\mathrm{V}$ auf die Mitte des ADC-Messbereichs angehoben. Dies stellte sicher, dass auch die negative Halbwelle der Wechselspannung vom unpolaren ADC des Mikrocontrollers korrekt erfasst werden kann.

Für die Stromüberwachung wurden isolierte Hall-Effekt-Stromsensoren von Allegro MicroSystems für Nennströme bis zu $20\,\mathrm{A}$ ausgewählt. Es wurden insgesamt drei Stromsensoren implementiert: einer zur Erfassung des DC-Eingangsstroms sowie zwei weitere an den AC-Ausgangsphasen U und V.


Tabelle 3.3.: Übersicht der ausgewählten Spannungs- und Stromsensoren

Messgröße	**Hersteller**	**Spezifikation**	**Messbereich**
Strom (AC & DC)	ALL [22]	Hall-Effekt, isoliert	$\pm 20\,\mathrm{A}$
Spannung (DC)	TI [23]	Integrierter DC/DC	$0\,\mathrm{V}$ bis $+2\,\mathrm{V}$
Spannung (AC)	TI [24]	Integrierter DC/DC	$\pm 1\,\mathrm{V}$


3.4. Simulative Validierung

Für die Validierung der berechneten Bauteilwerte wurde ein finaler Simulationslauf in PLECS durchgeführt. Um das Systemverhalten und insbesondere die Verluste für das spätere Hardware-Design realistisch abzubilden, wurden hierbei die Ersatzserienwiderstände (ESR) der passiven Bauteile sowie die Durchlassverluste der SiC-Halbleiter berücksichtigt.

In Abbildung 3.5 ist der Eingangsstrom des Systems dargestellt. Der Stromverlauf sinkt nicht unter $0\,\mathrm{A}$ ab und ist somit kontinuierlich. Der in der Detailansicht (Abbildung 3.5b) gezeigte hochfrequente Stromrippel beträgt $17{,}2\,\%$ und unterschreitet den definierten Grenzwert von $20\,\%$.




(a) Eingangsstrom des qZSI




(b) Hochfrequenter Schaltrippel des Eingangsstroms

Abbildung 3.5.: Simulativer Eingangsstrom des qZSI bei den gewählten Bauteilwerten

Abbildung 3.6a zeigt den zeitlichen Verlauf der Spannungen an den Kondensatoren C_1 und C_2 des Impedanznetzwerkes. Die Spannung am Kondensator C_1 fällt systembedingt höher aus als an C_2. Die simulierten Mittelwerte betragen $565,7\,\mathrm{V}$ für C_1 und $165,7\,\mathrm{V}$ für C_2, was mit den theoretisch berechneten Werten übereinstimmt. Der in der Detailansicht (Abbildung 3.6b) dargestellte hochfrequente Spannungsrippel beträgt 0,7 % und liegt damit unter dem in Abschnitt 3.1 festgelegten Grenzwert von 1 %.



(a) Spannungen an den Kondensatoren C_1 und C_2



(b) Hochfrequenter Schaltrippel am Kondensator C_1

Abbildung 3.6.: Simulierte Spannungen an den Kondensatoren C_1 und C_2

Die Zwischenkreisspannung U_{DC} ist in Abbildung 3.7 dargestellt. Diese fällt während der Shoot-Through-Zustände charakteristisch auf $0\,\mathrm{V}$ ab und erreicht in den NST-Zuständen eine Spannung von $731\,\mathrm{V}$. Dieses Verhalten deckt sich mit den theoretischen Auslegungsdaten.




Abbildung 3.7.: Zwischenkreisspannung bei der Simulation

Abbildungen 3.8 und 3.9 zeigen die Ausgangsströme und -spannungen des dreiphasigen Systems. Die verbleibenden hochfrequenten Schwingungen werden durch den LCL-Ausgangsfilter gedämpft und befinden sich innerhalb der in Abschnitt 3.1 definierten Design-Grenzen.




Abbildung 3.8.: Ausgangsstrom des qZSI bei den gewählten Bauteilwerten




Abbildung 3.9.: Ausgangsspannung des qZSI bei den gewählten Bauteilwerten

Durch die Implementierung der realen Bauteilparameter und parasitären Widerstände ergibt sich in der Simulation ein Systemwirkungsgrad von $\eta \approx 95{,}6\,\%$.

4. Hardware-Entwurf und Steuerungsimplementierung

4.1. Floorplan und Lagenaufbau

Zur Erstellung des Floorplans der Leiterplatte (PCB) wurde die Schaltung in eine Hochspannungs- und eine Niederspannungsseite unterteilt, damit die Steuer- und Messsignale nicht von den hohen Spannungen und Strömen beeinflusst werden.

Die Hochspannungsseite wurde in DC-Eingang mit Impedanznetzwerk, Brückenschaltung und Ausgangsfilter unterteilt, wobei die Brückenschaltung auf der Bottom-Layer platziert wurde. Die Niederspannungsseite wurde in die Bereiche Strom- und Spannungssensoren sowie Gate-Treiber und Ansteuerung unterteilt. Der Floorplan ist in Abbildung 4.1 dargestellt.




Abbildung 4.1.: Floorplan der Leiterplatte. Der schraffierte Bereich markiert die Niederspannungsseite, die nicht schraffierten Flächen kennzeichnen die Hochspannungsseite.

Im Bereich des DC-Eingangs wurden großflächige Polygone implementiert, um die Strompfade kurz zu halten. Bei der Brückenschaltung und dem Ausgangsfilter wurde hingegen darauf geachtet, dass die Leiterbahnen nicht zu großflächig ausgeführt wurden, da die Ausgänge hochfrequent schalten. Große Kupferpolygone würden die parasitären Kapazitäten vergrößern und somit EMV-Probleme verursachen. Zudem wurde

darauf geachtet, dass die Stromschleife zwischen den Kondensatoren des Impedanznetzwerkes und den Mosfets so klein wie möglich gehalten wurde.

Um die Leiterplatte zu realisieren, wurde ein 6-Lagen-Aufbau gewählt. Die Top- und Bottom-Layer dienen als Hauptsignal- und Platzierungsflächen. Die zweite und fünfte Innenlage wurde als Massefläche verwendet, um kurze Rückstrompfade zu gewährleisten. Die dritte Innenlage wurde als Versorgungsfläche verwendet, während die vierte Innenlage als zusätzliche Signalschicht genutzt wurde. Der genaue Lagenaufbau ist in Tabelle 4.1 zusammengefasst.

Tabelle 4.1.: Spezifikation des 6-Lagen-Aufbaus (Stackup) für Nieder- und Hochspannungsbereich

Lage	**Kupferdicke / oz**	**LV-Bereich**	**HV-Bereich**	**Funktion**
1 (Top)	1,0	Signal & Bauteile	Signal & Bauteile	Hauptsignalfläche
2 (Innen 1)	0,5	Signalmasse	DC GND	Rückstrom, Schirmung
3 (Innen 2)	0,5	3V3	Zwischenkreis	Versorgungsfläche
4 (Innen 3)	0,5	Signal	Signal	Interne Signalwege
5 (Innen 4)	0,5	Signalmasse	DC GND	Rückstrom, Schirmung
6 (Bottom)	1,0	Signal & Bauteile	Signal & Bauteile	Hauptsignalfläche

4.2. Leiterplattendesign

Zur Sicherstellung der elektrischen Isolation wurden die Mindestleiterbahnabstände anhand des Saturn PCB Toolkit berechnet [25]. Zwischen HV- und LV-Bereich wurde auf allen Lagen ein Abstand von $4,5\,\mathrm{mm}$ eingehalten. Innerhalb der Hochspannungsseite wurde ein genereller Abstand von $3\,\mathrm{mm}$ definiert, während auf der Niederspannungsseite ein Abstand von $0,3\,\mathrm{mm}$ gewählt wurde. Da die höchste Spannung der Schaltung die Zwischenkreisspannung ist, welche bei $731\,\mathrm{V}$ liegt, reichten die Bauteilabstände unter den Chips aus, sodass keine zusätzlichen Fräsungen unter den isolierten Bauteilen vorgenommen werden mussten. Das Layout ist in den Abbildungen 4.2 und 4.3 dargestellt.




Abbildung 4.2.: 3D-Darstellung der Top-Seite der Leiterplatte aus Altium Designer




Abbildung 4.3.: 3D-Darstellung der Bottom-Seite der Leiterplatte aus Altium Designer

Der maximale Strom über die Leiterbahnen beträgt im Nennbetrieb nahezu $3\,\mathrm{A}$. Um diesen Strom ohne übermäßige Erwärmung zu führen, wurde mittels des Saturn PCB Toolkits eine Mindestleiterbahnbreite berechnet. Unter Berücksichtigung der Kupferdicke von $1\,\mathrm{oz}$ und einer maximalen Temperaturerhöhung von $\Delta T = 20\,\mathrm{K}$ wurde eine Mindestleiterbahnbreite von $1,16\,\mathrm{mm}$ ermittelt. Alle stromführenden Leiterbahnen wurden breiter als das berechnete Minimum dimensioniert.

Da die gewählten MOSFETs und die Diode über eine oberseitige Kühlfläche verfügen (TSC), wurden diese auf der Bottom-Layer platziert. Diese Anordnung ermöglicht es, die aktiven Bauteile der Platine mit einem einzigen Kühlkörper zu kühlen. Um die Bauteile thermisch mit dem Kühlkörper zu verbinden, wurden Wärmeleitpads verwendet.

4.3. Logik- und Steuerungsimplementierung

Zur Generierung der PWM-Signale wurden vier High-Resolution-Timer des STM32 verwendet [26]. Diese wurden durch einen HRTIM-Master synchronisiert, um eine Phase und Frequenz analog zum Trägersignal sicherzustellen. Für die Erzeugung der Vergleichswerte (CCR) der Timer A, B und C wurde ein 50-Hz-Sinussignal generiert, das phasenabhängig um $0°$, $120°$ oder $240°$ verschoben wurde. Diese Sinussignale wurden zusätzlich mit der dritten harmonischen Oberwelle überlagert, da dies für das MCBPWM-Verfahren notwendig ist. Die resultierenden Referenzsignale wurden anschließend mit einem Trägersignal von $90\,\mathrm{kHz}$ verglichen, um die PWM-Signale zu erzeugen.

Um das Shoot-Through-Signal zu generieren, wurden zwei konstante Vergleichswerte generiert. Die Vergleichswerte $CCR_{\mathrm{ST_P}}$ und $CCR_{\mathrm{ST_N}}$ wurden anhand der Gleichungen (4.1) und (4.2) berechnet.

$$CCR_{\mathrm{ST_P}} = 1 - 0{,}5D \tag{4.1}$$

$$CCR_{\mathrm{ST_N}} = 0{,}5D \tag{4.2}$$

Hierbei entspricht D dem Tastgrad des ST-Zustands. Diese Vergleichswerte wurden ebenfalls mit dem Trägersignal verglichen, um die ST-Signale zu generieren.

Die dafür in PLECS erstellte Schaltung zur Code-Generierung ist in Abbildung 4.4 dargestellt.




Abbildung 4.4.: PLECS-Modell zur Generierung des Codes für den STM32

Um die berechneten ST-Signale in die PWM-Signale des Wechselrichters zu integrieren, wurden diese hardwareseitig auf der Leiterplatte mit logischen Oder-Gattern verknüpft. Dieser Aufbau ist in Abbildung 4.5 dargestellt. Hierbei sind die Ausgänge der HRTIMs A, B und C komplementär, wobei P für das positive Signal und N für das negative Signal steht. Die Ausgänge G repräsentieren die Gate-Signale, welche anschließend an die Gate-Treiber weitergeleitet wurden.




Abbildung 4.5.: Logikschaltung zur Verknüpfung der regulären PWM-Signale mit dem ST-Signal

5. Inbetriebnahme und Test

5.1. Testplan

Zur systematischen Überprüfung der entwickelten Hardware wurde ein Testplan erstellt, welcher die Validierung der einzelnen Komponenten und des Gesamtsystems umfasst. Eine Übersicht der Testschritte ist in Tabelle 5.1 dargestellt.

Tabelle 5.1.: Übersicht des Testplans zur Inbetriebnahme

Prüfphase	**Testobjekt**	**Methode**	**Durchführung**
1. Durchgangsprüfung	Leiterbahnen	Multimeter	Kurzschlussprüfung nach dem Einlöten
2. Komponententest	Stromsensoren	Oszilloskop	Versorgung anlegen, Ausgangssignal prüfen
3. Komponententest	Gate-Treiber	Oszilloskop	Primär-/Sekundärspannung anlegen, PWM prüfen
4. Systemtest	Gesamtsystem	Niederspannung	Funktionsprüfung bei reduzierter Spannung

Um lötbedingte Kurzschlüsse oder ungewollte elektrische Verbindungen auszuschließen, wird eine Durchgangsprüfung durchgeführt. Für die Überprüfung der Stromsensoren wird die Versorgungsspannung angelegt und das Ausgangssignal mithilfe eines Oszilloskops überprüft. Zur Validierung der Gate-Treiber werden die Versorgungsspannungen der Primär- und Sekundärseite angelegt. Anschließend werden die vom STM32 generierten PWM-Signale eingespeist und die Ausgangssignale der Gate-Treiber anhand eines Oszilloskops überprüft. Nach der Validierung der einzelnen Komponenten wird das Gesamtsystem mit reduzierter Spannung und einer Last, im Buck- und Boost-Modus, getestet.

5.2. Funktionstest

Um die Grundfunktion des Systems zu überprüfen, wird ein Test bei reduzierter Spannung durchgeführt. Hierfür wird der Netzsimulator ITECH IT7900P als symmetrische Drehstromlast in Sternschaltung eingesetzt [27]. Um den Strom zu begrenzen, wird

eine Last R_L von $100\,\Omega$ gewählt. Die Außenleiterspannung $U_{pp,\mathrm{rms}}$ wird auf $60\,\mathrm{V}$ festgelegt. Die benötigten Parameter und die theoretischen Erwartungswerte werden mithilfe des Python-Skripts berechnet und sind in Tabelle 5.2 dargestellt.

Tabelle 5.2.: Berechnete Testparameter und theoretische Erwartungswerte für den Niederspannungstest im Buck- und Boost-Betrieb

Parameter	**Buck-Betrieb**	**Boost-Betrieb**
Eingangsspannung U_{IN} / V	85	50
Mittlerer Eingangsstrom I_{IN} / A	$0{,}42$	$0{,}72$
Maximaler Stromrippel (20 %) ΔI_{IN} / mA	$84{,}0$	$144{,}0$
Kondensatorspannung 1 U_{C1} / V	$84{,}85$	$84{,}85$
Kondensatorspannung 2 U_{C2} / V	$-0{,}15$	$34{,}85$
Maximaler Spannungsrippel (1 %) ΔU_{C1} / V	$0{,}85$	$0{,}50$
Zwischenkreisspannung $U_{DC,peak}$ / V	$84{,}71$	$119{,}71$
Ausgangsspannung (Phase-Phase) $U_{pp,\mathrm{rms}}$ / V	60	60
Ausgangsspannung (Phase-Neutral) $U_{pn,\mathrm{rms}}$ / V	$34{,}64$	$34{,}64$
Ausgangsstrom (Phase-Neutral) $I_{pn,\mathrm{rms}}$ / A	$0{,}346$	$0{,}346$
Lastwiderstand (Sternschaltung) R_L / Ω	100	100
Wirkleistung P / W	36	36
Modulationsindex M	$1{,}157$	$0{,}819$
ST-Tastgrad D	0	$0{,}291$

Die Parameter D und M werden in PLECS implementiert, der Code wird neu generiert und auf den STM32 übertragen. Dies erfolgt jeweils für den Buck- und Boost-Betrieb. Der Eingangsstrom wird mit einer Stromzange (Tektronix TCP312A) und einem Messverstärker (TCPA300) am Oszilloskop gemessen. Zur Messung der Kondensator- und Zwischenkreisspannungen werden Kabel direkt an die entsprechenden Messpunkte angelötet und mit differenziellen Messspitzen (Pico TA057) verbunden. Die Messungen erfolgen im hochauflösenden Modus des Oszilloskops, um Signalrauschen zu reduzieren. Für die Aufnahme der Schaltrippel wird die AC-Kopplung am Oszilloskop verwendet, um den Gleichspannungsanteil zu filtern und die Signale besser darzustellen. Zur Erfassung der Ausgangsspannungen und -ströme wird die integrierte Messfunktion des Netzsimulators genutzt.

Der Versuchsaufbau für den Funktionstest ist in Abbildung 5.1 dargestellt.




Abbildung 5.1.: Aufbau für den Funktionstest


6. Ergebnisse und Diskussion

6.1. Messergebnisse

Zur Überprüfung des Buck- und Boost-Betriebs wurde ein Funktionstest bei einer reduzierten Spannung durchgeführt. Die detaillierten Testbedingungen und der Versuchsaufbau wurden in Abschnitt 5.2 definiert.

6.1.1. Buck-Betrieb

Im reinen Wechselrichterbetrieb ohne ST-Zustände ($D = 0$) betrug die Eingangsspannung $U_{IN} = 85\,\mathrm{V}$. Der Eingangsstrom ist in Abbildung 6.1 dargestellt. Der Mittelwert des gemessenen Eingangsstroms betrug $I_{IN} = 504{,}9\,\mathrm{mA}$. In der Detailansicht in Abbildung 6.1b ist der Schaltrippel des Eingangsstroms zu erkennen. Dieser wies eine Amplitude von $\Delta I_{IN} = 7{,}13\,\mathrm{mA}$ auf.




(a) Eingangsstrom beim Funktionstest

(b) Detailansicht des Eingangsstroms

Abbildung 6.1.: Messergebnisse des Eingangsstroms im Buck-Betrieb

Die Messung der Kondensatorspannungen U_{C1} und U_{C2} ist in Abbildung 6.2 dargestellt. Der Mittelwert der Kondensatorspannung U_{C1} betrug $82{,}03\,\mathrm{V}$, während die Spannung an C_2 bei $-4{,}89\,\mathrm{V}$ lag. In der Detailansicht in Abbildung 6.2b ist der Schaltrippel der Spannung U_{C1} zu erkennen. Dieser wies eine Amplitude von $\Delta U_{C1} = 725\,\mathrm{mV}$ auf.



(a) Spannungen an den Kondensatoren

(b) Detailansicht der Kondensatorspannung U_{C1}

Abbildung 6.2.: Messergebnisse der Spannungen an den Kondensatoren im Buck-Betrieb

Die Zwischenkreisspannung U_{DC} zeigte einen Mittelwert von $84{,}7\,\mathrm{V}$. Dies ist in Abbildung 6.3 dargestellt.




Abbildung 6.3.: Gemessene Zwischenkreisspannung U_{DC} im Buck-Betrieb

In Abbildung 6.4 sind die gemessenen Ausgangs-Sternspannungen der Phasen U, V und W für den Buck-Betrieb dargestellt.




Abbildung 6.4.: Ausgangsspannungen im Buck-Betrieb

Der gemessene Effektivwert der Sternspannung $U_{pn,\mathrm{rms}}$ betrug $33{,}78\,\mathrm{V}$. Die Frequenz der generierten Spannung wurde mit $f_{out} = 50{,}13\,\mathrm{Hz}$ erfasst. Die Oberschwingungsgesamtverzerrung (THD) der Ausgangsspannungen lag bei $1{,}99\,\%$.

Der korrespondierende zeitliche Verlauf der Ausgangsströme ist in Abbildung 6.5 abgebildet.





Abbildung 6.5.: Ausgangsströme im Buck-Betrieb

Der effektive Phasenstrom $I_{pn,\mathrm{rms}}$ betrug $0{,}34\,\mathrm{A}$ bei einem THD von $1{,}99\,\%$. Die vom Messsystem erfasste Wirkleistung belief sich auf $P = 11\,\mathrm{W}$ pro Phase.

6.1.2. Boost-Betrieb

Für die Überprüfung des Boost-Betriebs wurde eine Eingangsspannung von $U_{IN} = 50\,\mathrm{V}$ angelegt. Der gemessene mittlere Eingangsstrom stieg dabei auf $I_{IN} = 880{,}7\,\mathrm{mA}$ an. Der Eingangsstrom ist in Abbildung 6.6 dargestellt. In der Detailansicht in Abbildung 6.6b ist der Schaltrippel des Eingangsstroms zu erkennen. Dieser wies eine Amplitude von $\Delta I_{IN} = 97{,}5\,\mathrm{mA}$ auf.




(a) Eingangsstrom beim Funktionstest

(b) Detailansicht des Eingangsstroms

Abbildung 6.6.: Messergebnisse des Eingangsstroms im Boost-Betrieb

Am Kondensator C_1 stellte sich eine Spannung von $U_{C1} = 85{,}56\,\mathrm{V}$ ein, während die Spannung an C_2 bei $U_{C2} = 34{,}41\,\mathrm{V}$ lag. Die Kondensatorspannungen sind in Abbildung 6.7 dargestellt. Der Schaltrippel der Spannung U_{C1} wies eine Amplitude von $\Delta U_{C1} = 2{,}56\,\mathrm{V}$ auf. Dies ist in der Detailansicht in Abbildung 6.7b zu erkennen.



(a) Spannungen an den Kondensatoren

(b) Detailansicht der Kondensatorspannung U_{C1}

Abbildung 6.7.: Messergebnisse der Spannungen an den Kondensatoren im Boost-Betrieb

Die Zwischenkreisspannung U_{DC} wechselte periodisch mit der doppelten Schaltfrequenz zwischen $-3{,}5\,\mathrm{V}$ während der Shoot-Through-Zustände und einer Dachspan-

nung von rund $120{,}4\,\mathrm{V}$ in den Non-Shoot-Through-Phasen. Dies ist in Abbildung 6.8 dargestellt.




Abbildung 6.8.: Gemessene Zwischenkreisspannung U_{DC} im Boost-Betrieb

Die Ausgangsspannungen der drei Phasen sind in Abbildung 6.9 dargestellt.




Abbildung 6.9.: Ausgangsspannungen im Boost-Betrieb

Es wurde ein Effektivwert von $U_{pn,\mathrm{rms}} = 34{,}43\,\mathrm{V}$ gemessen. Die Frequenz des Ausgangssignals lag bei $f_{out} = 49{,}96\,\mathrm{Hz}$ und der THD der Spannung betrug $1{,}73\,\%$.

Die zugehörigen Ausgangsströme der drei Phasen sind in Abbildung 6.10 dargestellt.




Abbildung 6.10.: Ausgangsströme im Boost-Betrieb


Der effektive Phasenstrom wurde mit $I_{pn,\mathrm{rms}} = 0{,}34\,\mathrm{A}$ erfasst, wobei die Gesamtverzerrung $1{,}63\,\%$ betrug. Die gemessene Wirkleistung lag bei $P = 12\,\mathrm{W}$ pro Phase.

6.2. Simulative Ergebnisse

Um die Messergebnisse zu validieren, wurde eine Simulation mit den Parametern des Funktionstests in PLECS durchgeführt.

6.2.1. Buck-Betrieb

In Abbildung 6.11 ist der simulierte Eingangsstrom im Buck-Betrieb dargestellt. Der Mittelwert lag bei $I_{IN} = 386\,\mathrm{mA}$. In der Detailansicht in Abbildung 6.11b ist zu erkennen, dass der Eingangsstrom keinen Schaltrippel aufwies.




(a) Eingangsstrom der Simulation

(b) Detailansicht ohne hochfrequenten Schaltrippel

Abbildung 6.11.: Simulierter Eingangsstrom im Buck-Betrieb

Die Kondensatorspannungen wiesen im Buck-Betrieb einen Schaltrippel auf, wie in der Detailansicht in Abbildung 6.12b zu sehen ist. Die Amplitude des Rippels betrug $\Delta U_{C1} = 169\,\mathrm{mV}$. Die Kondensatorspannungen U_{C1} und U_{C2} sind in Abbildung 6.12 dargestellt und wiesen einen Mittelwert von $U_{C1} = 84{,}45\,\mathrm{V}$ und $U_{C2} = -0{,}93\,\mathrm{V}$ auf.



(a) Spannungen an den Kondensatoren

(b) Detailansicht der Kondensatorspannung U_{C1}

Abbildung 6.12.: Simulierte Spannungen an den Kondensatoren C_1 und C_2 im Buck-Betrieb

Die Zwischenkreisspannung U_{DC} der Simulation im Buck-Betrieb ist in Abbildung 6.13 dargestellt. Der Mittelwert der Spannung betrug $U_{DC} = 84{,}3\,\mathrm{V}$.




Abbildung 6.13.: Zwischenkreisspannung U_{DC} der Simulation im Buck-Betrieb

Die Ausgangsspannungen im Buck-Betrieb sind in Abbildung 6.14 dargestellt.




Abbildung 6.14.: Ausgangsspannungen der Simulation im Buck-Betrieb

Der Effektivwert der Sternspannung $U_{pn,\mathrm{rms}}$ betrug $34{,}2\,\mathrm{V}$ bei einer Frequenz von $f_{out} = 50\,\mathrm{Hz}$. Die Wirkleistung wurde mit $P = 11{,}63\,\mathrm{W}$ pro Phase erfasst. Der effektive Phasenstrom $I_{pn,\mathrm{rms}}$ wurde mit $342\,\mathrm{mA}$ ermittelt. Der zeitliche Verlauf der Ausgangsströme ist in Abbildung 6.15 dargestellt.






Abbildung 6.15.: Ausgangsströme der Simulation im Buck-Betrieb

6.2.2. Boost-Betrieb

In Abbildung 6.16 ist der simulierte Eingangsstrom im Boost-Betrieb dargestellt. Der Mittelwert des Eingangsstroms betrug $I_{IN} = 0{,}714\,\mathrm{A}$. In der Detailansicht in Abbildung 6.16b ist zu erkennen, dass der Eingangsstrom einen Schaltrippel von $\Delta I_{IN} = 82{,}7\,\mathrm{mA}$ aufwies.




(a) Eingangsstrom der Simulation



(b) Hochfrequenter Schaltrippel

Abbildung 6.16.: Simulierter Eingangsstrom im Boost-Betrieb

Abbildung 6.17 zeigt die Spannungen an den Kondensatoren C_1 und C_2 im Boost-Betrieb. Der Mittelwert der Spannung an C_1 betrug $U_{C1} = 83{,}52\,\mathrm{V}$, während die Spannung an C_2 bei $U_{C2} = 33{,}6\,\mathrm{V}$ lag. In der Detailansicht in Abbildung 6.17b ist anhand der Spannung U_{C1} ein Rippel mit einer Amplitude von $\Delta U_{C1} = 1{,}25\,\mathrm{V}$ zu erkennen.



(a) Spannungen an den Kondensatoren

(b) Hochfrequenter Schaltrippel am Kondensator C_1

Abbildung 6.17.: Simulierte Spannungen an den Kondensatoren C_1 und C_2 im Boost-Betrieb

Abbildung 6.18 zeigt den Verlauf der Zwischenkreisspannung U_{DC}. Die Zwischenkreisspannung erreichte einen Maximalwert von $119{,}4\,\mathrm{V}$ und fiel während der ST-Zustände auf einen Minimalwert von $0\,\mathrm{V}$ ab.




Abbildung 6.18.: Zwischenkreisspannung U_{DC} der Simulation im Boost-Betrieb

Die AC-Ausgangsspannungen im Boost-Betrieb sind in Abbildung 6.19 dargestellt.




Abbildung 6.19.: Ausgangsspannungen der Simulation im Boost-Betrieb

Der Effektivwert der Sternspannung $U_{pn,\mathrm{rms}}$ betrug $34{,}5\,\mathrm{V}$ bei einer Frequenz von $f_{out} = 50\,\mathrm{Hz}$. Die Wirkleistung wurde mit $P = 12\,\mathrm{W}$ pro Phase erfasst. Der effektive Phasenstrom $I_{pn,\mathrm{rms}}$ belief sich auf $0{,}345\,\mathrm{A}$. Der zeitliche Verlauf der Ausgangsströme ist in Abbildung 6.20 veranschaulicht.




Abbildung 6.20.: Ausgangsströme der Simulation im Boost-Betrieb

6.3. Diskussion der Messergebnisse

In der Gegenüberstellung der theoretisch berechneten, simulierten und gemessenen Systemparameter in Tabelle 6.1 zeigen sich Abweichungen, die im Wesentlichen auf parasitäre Eigenschaften der Bauteile, Schaltverluste der aktiven Bauteile und Messungenauigkeiten zurückzuführen sind. Im Folgenden werden diese Abweichungen im Detail analysiert.

Tabelle 6.1.: Gegenüberstellung der theoretisch berechneten, simulierten und gemessenen Systemparameter

Parameter	**Buck-Betrieb**			**Boost-Betrieb**		
	Theorie	**Sim.**	**Messung**	**Theorie**	**Sim.**	**Messung**
Eingangsspannung U_{IN}/V	85,00	85,0	85,0	50,00	50,0	50,0
Eingangsstrom I_{IN}/mA	420,0	386,0	504,9	720,0	714,0	880,7
Stromrippel $\Delta I_{IN}/\mathrm{mA}$	$\leq 84{,}0$	0	7,1	$\leq 144{,}0$	82,7	97,5
Kondensatorspannung U_{C1}/V	84,85	84,5	82,0	84,85	83,5	85,6
Kondensatorspannung U_{C2}/V	$-0{,}15$	$-0{,}9$	$-4{,}9$	34,85	33,6	34,4
Spannungsrippel $\Delta U_{C1}/\mathrm{V}$	$\leq 0{,}85$	0,17	0,73	$\leq 0{,}50$	1,25	2,56
Zwischenkreisspg. $U_{DC,\mathrm{peak}}/\mathrm{V}$	84,71	84,3	84,7	119,71	119,4	120,4
Ausgangsspannung $U_{pn,\mathrm{rms}}/\mathrm{V}$	34,64	34,2	33,8	34,64	34,5	34,4
Phasenstrom $I_{pn,\mathrm{rms}}/\mathrm{A}$	0,35	0,34	0,34	0,35	0,35	0,34
Wirkleistung (je Phase) P/W	12,0	11,63	11,0	12,0	12,0	12,0

6.3.1. Bauteilverluste

Wie aus Tabelle 6.1 hervorgeht, wies das reale System im Vergleich zur Simulation und den theoretischen Berechnungen einen erhöhten Eingangsstrom und somit eine erhöhte Leistungsaufnahme auf. Der gemessene Eingangsstrom I_{IN} überschritt die berechneten Werte im Buck-Betrieb um $20{,}2\,\%$ und im Boost-Betrieb um $22{,}3\,\%$. Diese Abweichung resultierte aus den in den theoretischen Werten vernachlässigten Verlusten, welche von der Quelle zusätzlich kompensiert werden mussten. Hierzu zählen insbesondere die Durchlass- und Schaltverluste der MOSFETs, die Durchlassverluste der Dioden und die ohmschen Verluste an den Ersatzserienwiderständen der passiven Bauteile.

Diese Verluste spiegelten sich auch am Ausgang wider. Wie in Tabelle 6.1 zu erkennen ist, lag die gemessene Wirkleistung pro Phase im Buck-Betrieb leicht unter den theoretischen Werten. Da die Zwischenkreisspannung im Buck-Betrieb kaum Abweichungen zur Eingangsspannung aufwies, entstanden die Verluste hauptsächlich in der Wechselrichterstufe und dem Ausgangsfilter. Wesentliche Faktoren waren der Durchlasswiderstand der MOSFETs sowie Spannungsabfälle an den ESR und des Dämpfungswiderstands des Ausgangsfilters. Ein weiterer Einflussfaktor auf das Ergebnis war die ungenaue Leistungserfassung des Netzsimulators. Wie in den Abbildungen 6.4 und

6.5 zu erkennen ist, wird die Ausgangsleistung in kW angegeben, was die signifikanten Stellen der Messung reduzierte.

Eine weitere Abweichung zwischen Theorie und Messung zeigte sich bei der Kondensatorspannung U_{C2} im Buck-Betrieb. Während die theoretische Spannung bei $-0{,}15\,\mathrm{V}$ liegt, zeigte die Simulation einen Mittelwert von $-0{,}93\,\mathrm{V}$. Dies ist auf die Durchlassspannung der Diode und den ESR der Spule zurückzuführen. Im Buck-Betrieb ist die Diode immer leitend und hat einen konstanten Spannungsabfall und am ESR der Spule fällt auch eine Spannung ab. Werden diese addiert um die Maschengleichung zu erfüllen, ergibt sich somit die kleine negative Spannung an U_{C2}. In der Messung war die Spannung U_{C2} jedoch wesentlich tiefer. Dies ist höchstwahrscheinlich auf Messfehler zurückzuführen.

6.3.2. Einfluss parasitärer Elemente und Hochfrequenzeffekte

Ein wesentlicher Unterschied zwischen den idealisierten Modellen und dem realen Prototypen zeigte sich bei den hochfrequenten Spannungs- und Stromrippeln während der Schaltvorgänge.

Wie in Tabelle 6.1 ersichtlich, wich der gemessene Spannungsrippel ΔU_{C1} im Boost-Betrieb mit $2{,}56\,\mathrm{V}$ deutlich von den theoretischen und simulierten Werten ab. Ursache hierfür sind der Ersatzserienwiderstand (ESR) und die Ersatzserieninduktivität (ESL) der Kondensatoren C_1 und C_2 in Kombination mit der speziellen Topologie des qZSI. Während der ST-Zustände entladen sich die Kondensatoren kurzzeitig über die Brücke und die Spulen, was zu starken Stromspitzen führt. Diese Spitzen verursachen einen ohmschen Spannungsabfall am ESR der Kondensatoren. Zudem induziert die ESL der Kondensatoren aufgrund der enormen Stromänderungsrate ($\mathrm{d}i/\mathrm{d}t$) beim Kurzschließen der Brücke kurzzeitige Spannungsspitzen. Das am Oszilloskop gemessene Signal war folglich eine Überlagerung des rein kapazitiven Rippels mit diesen parasitären Effekten, was die Gesamtamplitude signifikant erhöhte.

Beim Eingangsstrom war beim Schalten der Brücke ein starkes Überschwingen zu erkennen. Dies ist höchstwahrscheinlich auf parasitäre Leitungsinduktivitäten der Zuleitungen und des Leiterplattendesigns zurückzuführen. Eine alternative Deutung für das Überschwingen ist der Messaufbau selbst. Zu lange Verbindungen zwischen Messgeräten und dem Prototypen können ebenfalls zu Überschwingen und verrauschten Signalen führen.

6.3.3. Kritische Betrachtung und Limitationen des Versuchsaufbaus

Bei der Auswertung der vorliegenden Messergebnisse ist zu beachten, dass das System nicht unter Nennbedingungen betrieben wurde. Der nominale Eingangsspannungsbereich läge bei $U_{IN} = 400\,\mathrm{V}$ bis $U_{IN} = 600\,\mathrm{V}$, während die Tests bei reduzierten

Spannungen von $U_{IN} = 85\,\mathrm{V}$ im Buck-Betrieb und $U_{IN} = 50\,\mathrm{V}$ im Boost-Betrieb durchgeführt wurden. Die Durchführung der Tests unter Nennbedingungen war aufgrund von thermischen Aspekten nicht möglich. Die verwendeten TSC-MOSFETs und Dioden in Kombination mit den THT-Bauteilen erforderten einen maßgefertigten Kühlkörper. Im Versuchsaufbau wurden jedoch provisorische Kühlkörper verwendet, deren Montagebohrungen nicht mit den Bohrungen auf der Leiterplatte übereinstimmten. Dies sorgte für einen unzureichenden Anpressdruck der Kühlkörper an die TSC-Bauteile, was zu einer unzureichenden Wärmeableitung führte. Um dies zu validieren, wurde mit Thermoelementen vom Typ K die Temperatur der Kühlkörper überwacht. Dabei wurde festgestellt, dass unter erhöhter Leistung die Kühlkörpertemperaturen mit einem steilen Temperaturgradienten anstiegen. Um eine Überhitzung der Bauteile zu vermeiden, wurde auf den Betrieb unter Nennbedingungen verzichtet.

Der Betrieb mit reduzierter Spannung führt in der relativen Betrachtung zu einer Überbewertung der Halbleiterverluste. Statische Spannungsabfälle, die nicht direkt von der Eingangsspannung abhängig sind, wie beispielsweise die Durchlassspannung der Diode, fallen bei kleineren Spannungen prozentual wesentlich stärker ins Gewicht. Es ist daher zu erwarten, dass der Gesamtwirkungsgrad des Systems bei höheren Eingangsspannungen höchstwahrscheinlich besser ausfallen wird.

Zudem wies der Prototyp beim Funktionstest starke elektromagnetische Störaussendungen auf. Diese Emissionen sind höchstwahrscheinlich primär auf die Verwendung ungeschirmter Spulen im Impedanznetzwerk sowie auf Optimierungspotenziale im Leiterplattenlayout zurückzuführen. Außerdem sind die hohen Strom- und Spannungsänderungsraten ($\mathrm{d}i/\mathrm{d}t$ und $\mathrm{d}u/\mathrm{d}t$) der Schaltvorgänge eine maßgebliche Ursache für diese Störungen. Da die Strom- und Spannungsänderungsraten bei einem Betrieb mit höheren Spannungen ansteigen, ist zu erwarten, dass die EMV-Emissionen im Nennbetrieb ebenfalls weiter zunehmen.

7. Zusammenfassung und Ausblick

7.1. Zusammenfassung

Im Rahmen dieser Arbeit wurde ein Prototyp eines dreiphasigen quasi-Z-Source-Wechselrichters entwickelt. Die Motivation lag in der Konstruktion eines einstufigen Wechselrichters, welcher die stark variierende Eingangsspannung von Photovoltaikmodulen in eine konstante Ausgangsspannung umwandeln kann.

Die Dimensionierung des Systems erfolgte für eine Eingangsspannung von $U_{IN} = 400\,\mathrm{V}$ bis $U_{IN} = 600\,\mathrm{V}$. Die Ausgangsspannung wurde auf $U_{pp,\mathrm{rms}} = 400\,\mathrm{V}$ festgelegt, was dem Drehstromnetz in Europa entspricht. Um einen guten Kompromiss zwischen Wirkungsgrad und Bauteilgröße zu erreichen, wurde eine Schaltfrequenz von $f_{sw} = 90\,\mathrm{kHz}$ gewählt. Um die Schaltverluste zu reduzieren, wurden Siliziumkarbid-Halbleiter für die Diode und die MOSFETs eingesetzt. Die logische Ansteuerung wurde mit der Modulationsstrategie Maximum Constant Boost PWM mit Injektion der dritten Harmonischen realisiert.

Die ausgewählten Bauteile wurden in PLECS simuliert und in Altium Designer zu einem Prototypen zusammengefügt. Die Validierung des Prototyps erfolgte durch einen Funktionstest bei reduzierter Spannung. Die Messergebnisse bestätigten die Funktionsfähigkeit im Buck- und Boost-Betrieb. Da der Betrieb bei Nennbedingungen aufgrund thermischer Restriktionen nicht durchgeführt werden konnte, beschränkte sich die Validierung auf die Grundfunktionsweise. Die Gegenüberstellung der theoretischen Werte und der gemessenen Werte zeigte jedoch einige Abweichungen. Es zeigten sich hochfrequente parasitäre Effekte wie Überschwingen und EMV-Emissionen. Die Emissionen wurden vor allem durch die starken Strom- und Spannungsänderungsraten der Schaltvorgänge und durch die ungeschirmten Spulen verursacht.

7.2. Reflexion und Ausblick

Die vorliegenden Ergebnisse demonstrieren die prinzipielle Funktionalität des entwickelten quasi-Z-Source-Wechselrichters, zeigen jedoch zugleich konkrete nächste Schritte für die Weiterentwicklung auf.

Da der Funktionstest bei reduzierter Spannung stattfand, ist als nächster Schritt ein Test unter nominalen Spannungsbedingungen durchzuführen. Darauf aufbauend sollte

eine Wirkungsgradanalyse über mehrere Arbeitspunkte erfolgen, um die Effizienz des Systems zu bewerten.

Ein weiterer Fokus sollte auf die Implementierung einer Regelung in Kombination mit einem Maximum Power Point Tracking (MPPT) gelegt werden. Ziel ist es, das System für eine Netzeinspeisung vorzubereiten. Da für die Netzeinspeisung und für die Regelung zusätzlich zu den bereits montierten Stromsensoren auch die Erfassung der Systemspannungen erforderlich ist, müssen die entsprechenden Sensoren und deren Beschaltung auf der Platine angebracht werden.

Abschließend sollte das Problem der elektromagnetischen Verträglichkeit adressiert werden. Die zielführendste Lösung stellt voraussichtlich eine Überarbeitung des Leiterplattenlayouts unter Einsatz geschirmter Spulen dar.

Literaturverzeichnis

[1] M. T. H. Partho, M. S. Alam, and M. M. Rashid, “Modeling of Temperature and Irradiance Effect on Solar Cells Parameters By MATLAB/Simulink and Verification Using Experimental Data,” in *2023 9th International Conference on Computer and Communication Engineering (ICCCE)*. Kuala Lumpur, Malaysia: IEEE, Aug. 2023, pp. 96–101.

[2] V. Singh, S. Pattnaik, V. Anand, and S. S. Neti, “Comparison of Two-Stage and Single-Stage Photovoltaic Inverter for Grid-Connected System,” in *2024 Third International Conference on Power, Control and Computing Technologies (ICPC2T)*. Raipur, India: IEEE, Jan. 2024, pp. 462–467.

[3] Fang Zheng Peng, “Z-source inverter,” *IEEE Transactions on Industry Applications*, vol. 39, no. 2, pp. 504–510, Mar. 2003.

[4] J. Anderson and F. Peng, “Four quasi-Z-Source inverters,” in *2008 IEEE Power Electronics Specialists Conference*. Rhodes, Greece: IEEE, Jun. 2008, pp. 2743–2749.

[5] F. Peng, M. Shen, and Z. Qian, “Maximum Boost Control of the Z-Source Inverter,” *IEEE Transactions on Power Electronics*, vol. 20, no. 4, pp. 833–838, Jul. 2005.

[6] Miaosen Shen, Jin Wang, A. Joseph, Fang Zheng Peng, L. Tolbert, and D. Adams, “Constant boost control of the Z-source inverter to minimize current ripple and voltage stress,” *IEEE Transactions on Industry Applications*, vol. 42, no. 3, pp. 770–778, May 2006.

[7] Y. Li, J. Anderson, F. Z. Peng, and D. Liu, “Quasi-Z-Source Inverter for Photovoltaic Power Generation Systems,” in *2009 Twenty-Fourth Annual IEEE Applied Power Electronics Conference and Exposition*. Washington, DC, USA: IEEE, Feb. 2009, pp. 918–924.

[8] U. P. Yagnik and M. D. Solanki, “Comparison of L, LC & LCL filter for grid connected converter,” in *2017 International Conference on Trends in Electronics and Informatics (ICEI)*. Tirunelveli: IEEE, May 2017, pp. 455–458.

[9] M. Dursun and M. K. Dosoglu, “LCL Filter Design for Grid Connected Three-Phase Inverter,” in *2018 2nd International Symposium on Multidisciplinary Studies and Innovative Technologies (ISMSIT)*. Ankara: IEEE, Oct. 2018, pp. 1–4.

[10] Plexim GmbH, *PLECS User Manual Version 5.0*, Zurich, Switzerland, 2026.

[11] Würth Elektronik eiSos GmbH & Co. KG, *WE-SI Leaded Toroidal Storage Choke (Part No. 744139)*, Waldenburg, Germany, Dec. 2020.

[12] ——, *WCAP-FTDB DC-link Capacitor, Pitch 27.5 Mm (Part No. 890744427001CS)*, Waldenburg, Germany, Oct. 2022.

[13] STMicroelectronics, *STPSC20G12L2Y Automotive 1200 V, 20 A Power Schottky High Surge Silicon Carbide Diode*, Oct. 2024.

[14] Infineon Technologies AG, *AIMCQ120R040M1T CoolSiC Automotive MOSFET 1200 V*, Munich, Germany, Nov. 2025.

[15] Bourns, Inc., *1140 Series High Current Chokes*, Aug. 2025.

[16] ——, *RLB Series Radial Inductors*, May 2012.

[17] Würth Elektronik eiSos GmbH & Co. KG, *WCAP-FTXX Film Capacitors, Pitch 27.5 Mm (Part No. 890334027025CS)*, Waldenburg, Germany, Nov. 2023.

[18] KOA Speer Electronics, Inc., *WK73S Higher Power, Wide Terminal Type Flat Chip Resistors*, Bradford, PA, USA, Mar. 2025.

[19] Texas Instruments Incorporated, *UCC21530 4A, 6A, 5.7kVRMS Isolated Dual-Channel Gate Driver with 3.3mm Channel-to-Channel Spacing*, Nov. 2024.

[20] Murata Power Solutions, *MGJ2 Series 5.2kVDC Isolated 2W Gate Drive DC-DC Converters*.

[21] Texas Instruments Incorporated, *SN74LVC32A-EP Quadruple 2-Input Positive-OR Gate*, Mar. 2007.

[22] Allegro MicroSystems, *ACS37030 and ACS37032 DC to 5 MHz Bandwidth, Galvanically Isolated, High-Accuracy Current Sensor IC*, Manchester, NH, USA, Nov. 2023.

[23] Texas Instruments Incorporated, *AMC3311-Q1 Automotive, Precision, 2-V Input, Reinforced Isolated Amplifier with Integrated DC/DC Converter*, Aug. 2023.

[24] ——, *AMC3330 Precision, ±1V Input, Reinforced Isolated Amplifier with Integrated DC/DC Converter*, Aug. 2024.

[25] Saturn PCB Design, Inc., *Saturn PCB Design Toolkit Version 8.23*, 2023.

[26] STMicroelectronics, *STM32G474xB STM32G474xC STM32G474xE Arm Cortex-M4 32-Bit MCU+FPU Datasheet*, Nov. 2021.

[27] ITECH Electronic Co., Ltd., *IT7900P Regenerative Grid Simulator User Manual*, 2021.

Abbildungsverzeichnis

1.1. Zweistufiger Wechselrichter: a) Hochsetzsteller, b) Spannungsquellenwechselrichter. 1
1.2. Einstufige ZSI-Topologie 1

2.1. Topologie des quasi-Z-Source-Wechselrichters [7] 4
2.2. Ersatzschaltbild des qZSI im Shoot-Through-Zustand [7] 5
2.3. Ersatzschaltbild des qZSI im Non-Shoot-Through-Zustand [7] 6
2.4. Maximum Constant Boost PWM (MCBPWM) mit Injektion der dritten harmonischen Oberwelle 8
2.5. Ausgangssignale der MCBPWM 9
2.6. LCL-Ausgangsfilter mit passiver Dämpfung 11

3.1. Ablaufdiagramm der Berechnung mit Python und PLECS 13
3.2. Spulengrößen in Abhängigkeit der Schaltfrequenz 14
3.3. Kondensatorgrößen in Abhängigkeit der Schaltfrequenz 14
3.4. Simulativer Wirkungsgrad des Gesamtsystems in Abhängigkeit der Schaltfrequenz 15
3.5. Simulativer Eingangsstrom des qZSI bei den gewählten Bauteilwerten . 19
3.6. Simulierte Spannungen an den Kondensatoren C_1 und C_2 19
3.7. Zwischenkreisspannung bei der Simulation 20
3.8. Ausgangsstrom des qZSI bei den gewählten Bauteilwerten 20
3.9. Ausgangsspannung des qZSI bei den gewählten Bauteilwerten 21

4.1. Floorplan der Leiterplatte. Der schraffierte Bereich markiert die Niederspannungsseite, die nicht schraffierten Flächen kennzeichnen die Hochspannungsseite. 22
4.2. 3D-Darstellung der Top-Seite der Leiterplatte aus Altium Designer . . . 24
4.3. 3D-Darstellung der Bottom-Seite der Leiterplatte aus Altium Designer . 24
4.4. PLECS-Modell zur Generierung des Codes für den STM32 25
4.5. Logikschaltung zur Verknüpfung der regulären PWM-Signale mit dem ST-Signal 26

5.1. Aufbau für den Funktionstest 29

6.1. Messergebnisse des Eingangsstroms im Buck-Betrieb 30
6.2. Messergebnisse der Spannungen an den Kondensatoren im Buck-Betrieb 31
6.3. Gemessene Zwischenkreisspannung U_{DC} im Buck-Betrieb 31

6.4. Ausgangsspannungen im Buck-Betrieb 32
6.5. Ausgangsströme im Buck-Betrieb 32
6.6. Messergebnisse des Eingangsstroms im Boost-Betrieb 33
6.7. Messergebnisse der Spannungen an den Kondensatoren im Boost-Betrieb 33
6.8. Gemessene Zwischenkreisspannung U_{DC} im Boost-Betrieb 34
6.9. Ausgangsspannungen im Boost-Betrieb 34
6.10. Ausgangsströme im Boost-Betrieb 35
6.11. Simulierter Eingangsstrom im Buck-Betrieb 36
6.12. Simulierte Spannungen an den Kondensatoren C_1 und C_2 im Buck-Betrieb 36
6.13. Zwischenkreisspannung U_{DC} der Simulation im Buck-Betrieb 37
6.14. Ausgangsspannungen der Simulation im Buck-Betrieb 37
6.15. Ausgangsströme der Simulation im Buck-Betrieb 38
6.16. Simulierter Eingangsstrom im Boost-Betrieb 38
6.17. Simulierte Spannungen an den Kondensatoren C_1 und C_2 im Boost-Betrieb 39
6.18. Zwischenkreisspannung U_{DC} der Simulation im Boost-Betrieb 39
6.19. Ausgangsspannungen der Simulation im Boost-Betrieb 40
6.20. Ausgangsströme der Simulation im Boost-Betrieb 40

Tabellenverzeichnis

3.1. Zusammenfassung der berechneten Systemparameter und Bauteilwerte für den qZSI im Boost-Betrieb ($f_{\mathrm{sw}} = 90\,\mathrm{kHz}$). 16
3.2. Übersicht und Spezifikationen der ausgewählten Leistungskomponenten 17
3.3. Übersicht der ausgewählten Spannungs- und Stromsensoren 18

4.1. Spezifikation des 6-Lagen-Aufbaus (Stackup) für Nieder- und Hochspannungsbereich 23

5.1. Übersicht des Testplans zur Inbetriebnahme 27
5.2. Berechnete Testparameter und theoretische Erwartungswerte für den Niederspannungstest im Buck- und Boost-Betrieb 28

6.1. Gegenüberstellung der theoretisch berechneten, simulierten und gemessenen Systemparameter 41

Symbolverzeichnis

Symbol	Bezeichnung	Einheit
B	Boost-Faktor	-
C	Kapazität	F
D	Tastgrad (Duty Cycle)	-
f	Frequenz	Hz
G	Spannungsverstärkung (Gain)	-
I	Stromstärke	A
k	Dämpfungsfaktor	-
L	Induktivität	H
M	Modulationsindex	-
m	Zeitfaktor	-
P	Leistung	W
r	Relativer Rippel	-
R	Widerstand	Ω
s	Signal	-
T	Zeit / Periodendauer	s
U	Spannung	V
x	Kapazitätsverhältnis	-
Z	Impedanz	Ω
η	Wirkungsgrad	$\%$
ω	Kreisfrequenz	$\frac{\mathrm{rad}}{\mathrm{s}}$

Abkürzungsverzeichnis

AC	Alternating Current (Wechselstrom)
ALL	Allegro Microsystems
BOU	Bourns
DC	Direct Current (Gleichstrom)
ADC	Analog-to-Digital Converter (Analog-Digital-Wandler)
CCR	Capture/Compare Register (Vergleichswert)
EMV	Elektromagnetische Verträglichkeit
ESL	Ersatzserieninduktivität
ESR	Ersatzserienwiderstand
GND	Ground (Masse)
HRTIM	High-Resolution-Timer
HV	Hochspannungsseite
IC	Integrated Circuit (Integrierter Schaltkreis)
INF	Infineon Technologies
KOA	KOA Speer Electronics
LCL	Induktivität-Kapazität-Induktivität (Filtertyp)
LV	Niederspannungsseite
MBC	Maximum Boost Control
MCBC	Maximum Constant Boost Control
MCBPWM	Maximum Constant Boost Pulse Width Modulation
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor
MPPT	Maximum Power Point Tracking
NST	Non-Shoot-Through
PCB	Printed Circuit Board (Leiterplatte)
PV	Photovoltaik / Photovoltaikanlage
PWM	Pulse Width Modulation (Pulsweitenmodulation)
qZSI	quasi-Z-Source-Wechselrichter
SBC	Simple Boost Control
SiC	Siliziumkarbid
ST	Shoot-Through
STM	STMicroelectronics
THD	Total Harmonic Distortion (Oberschwingungsgesamtverzerrung)
TI	Texas Instruments
TSC	Top-Side-Cooled
VSI	Spannungsquellenwechselrichter (Voltage Source Inverter)
WE	Würth Elektronik
ZSI	Impedanzquellen-Wechselrichter (Z-Source Inverter)

A. Python-Skript zur Parameterberechnung

Das folgende Python-Skript wurde verwendet, um die Systemparameter des 1 kW Quasi-Z-Source Inverters zu berechnen und die Datenumwandlung für die PLECS-Simulation vorzubereiten.

```
import math
import xmlrpc.client
import numpy as np
import pandas as pd

def run_plecs_simulation(model_name, parameters, host="localhost",
    port=1080):
    url = f"http://{host}:{port}/RPC2"
    server = xmlrpc.client.ServerProxy(url)
    opts = {'ModelVars': parameters}
    return server.plecs.simulate(model_name, opts)

# --- 1. SYSTEMPARAMETER ---
P_n = 1000
V_in = 400
V_pp_rms = 400
f_sw = 90000.0
f_g = 50.0
R_L = (V_pp_rms ** 2) / P_n

# --- 2. BERECHNUNGEN: QUASI-Z-SOURCE INVERTER (qZSI) ---
f_st = f_sw * 2
T = 1 / f_st

v_ln = (V_pp_rms * math.sqrt(2)) / math.sqrt(3)
G = (2 * v_ln) / V_in
I_in = P_n / V_in
M = G / ((math.sqrt(3) * G) - 1)
D = 1 - ((math.sqrt(3) * M) / 2)
B = 1 / (1 - (2 * D))

T0 = D * T
T1 = T - T0
m_val = T1 / (T1 - T0)
```

```
V_pn = B * V_in
V_c1 = ((1 - D) / (1 - (2 * D))) * V_in
V_c2 = (D / (1 - (2 * D))) * V_in

T0_max = (2 - (math.sqrt(3) * M)) / f_st
r_c = 0.20
L_qZSI = ((m_val * V_in) / (I_in * r_c)) * 0.5 * T0_max

r_v = 0.01
C_qZSI = (I_in * T0_max) / (B * V_in * r_v)

# --- 3. BERECHNUNGEN: LCL-FILTER ---
V_DC = V_pn

E_n = V_pp_rms / math.sqrt(3)
w_g = 2 * math.pi * f_g

Z_b = (E_n**2) / P_n
C_b = 1 / (w_g * Z_b)

V_f = E_n
I_max = (P_n * math.sqrt(2)) / (3 * V_f)

delta_I_L_max = 0.10 * I_max
L_1 = V_DC / (6 * f_sw * delta_I_L_max)

C_f_calc = 0.05 * C_b

k_a = 0.2
w_sw = 2 * math.pi * f_sw
L_2 = (math.sqrt(1 / (k_a**2)) + 1) / (C_f_calc * (w_sw**2))

w_res = math.sqrt((L_1 + L_2) / (L_1 * L_2 * C_f_calc))
R_f = 1 / (3 * C_f_calc * w_res)

# ---4. SWEEP UND SIMULATION ---
model_name = "QZSI_3P"
csv_pfad_eta = r"C:/MCI_MECH_6/Bachelor/PLECS/Wirkungsgrad.csv"

f_sw_sweep = np.arange(20000, 120001, 20000)

# Listen fuer den CSV-Export
L_q_list, C_q_list, L1_list, L2_list = [], [], [], []
eta_list = []

for f in f_sw_sweep:
    # 1. Werte berechnen
```

```
        f_st_s = f * 2
        T_s = 1 / f_st_s
        T0_s = D * T_s
        T1_s = T_s - T0_s
86      m_val_s = T1_s / (T1_s - T0_s)
        T0_max_s = (2 - (math.sqrt(3) * M)) / f_st_s

        L_q_s = ((m_val_s * V_in) / (I_in * r_c)) * 0.5 * T0_max_s
        C_q_s = (I_in * T0_max_s) / (B * V_in * r_v)
91
        L_1_s = V_DC / (6 * f * delta_I_L_max)
        w_sw_s = 2 * math.pi * f
        L_2_s = (math.sqrt(1 / (k_a**2)) + 1) / (C_f_calc * (w_sw_s
            **2))

96      # In Listen speichern
        L_q_list.append(L_q_s * 1000)
        C_q_list.append(C_q_s * 1e6)
        L1_list.append(L_1_s * 1000)
        L2_list.append(L_2_s * 1000)
101
        # 2. PLECS Parameter
        current_plecs_params = {
            'V_in': V_in,
            'M': M,
106         'D': D,
            'f_sw': float(f),
            'C': float(C_q_s),
            'L': float(L_q_s),
            'R_d': R_f,
111         'L_inv': float(L_1_s),
            'L_grid': float(L_2_s),
            'C_f': C_f_calc,
            'R_L': R_L
        }
116
        # 3. Simulation starten
        run_plecs_simulation(model_name, current_plecs_params)

        # 4. Wirkungsgrad auslesen
121     try:
            daten_eta = np.genfromtxt(csv_pfad_eta, delimiter=',',
                skip_header=1)
            mask_eta = (daten_eta[:, 0] >= 0.05) & (daten_eta[:, 0] <=
                0.1)
            eta_val = np.mean(daten_eta[mask_eta, 1])

126         if eta_val < 2.0:
```

```
            eta_val *= 100

        eta_list.append(eta_val)
        print(f"-> Wirkungsgrad: {eta_val:.2f}%")
    except Exception as e:
        eta_list.append(None)

# --- 5. DATEN ZUSAMMENFASSEN & CSV EXPORT ---
C_f_list = [C_f_calc * 1e6] * len(f_sw_sweep)

sweep_data = pd.DataFrame({
    'f_sw_Hz': f_sw_sweep,
    'L_qZSI_mH': L_q_list,
    'C_qZSI_uF': C_q_list,
    'L1_Inverter_mH': L1_list,
    'L2_Netz_mH': L2_list,
    'C_f_LCL_uF': C_f_list,
    'Wirkungsgrad_Prozent': eta_list
})

sweep_data.to_csv('Frequenz_Sweep_Bauteile.csv', index=False)
```