

# Embedded System Design - Second Assignment

Fabio Fiorio - VR422016

**Sommario**—L'elaborato si propone come obiettivo l'implementazione in VHDL di un cifratore/decifratore con l'algoritmo XTEA.

Il progetto è stato realizzato seguendo la traccia dell'XTEA già realizzato precedentemente in SystemC [1] RTL, facendo attenzione comunque a nuove scelte implementative.

I risultati evidenziano come, una volta effettuata la sintesi logica, l'area del circuito aumenti sensibilmente e come esso possa essere ottimizzato.

## I. INTRODUZIONE

Il progetto si pone come scopo la modellazione di un cifratore/decifratore XTEA. Il tutto è stato realizzato in VHDL, uno dei linguaggi per la descrizione dell'HW più usati al mondo per la sua versatilità ed efficienza.

Per la progettazione si è fortemente seguita la traccia utilizzata per la realizzazione dell'XTEA in SystemC RTL, con alcune opportune modifiche.

La simulazione è stata effettuata utilizzando il programma ModelSim, e la conseguente sintesi logica con il programma Vivado.

Quest'ultima mostra chiaramente come l'area del circuito aumenti nel momento in cui si passa da una realizzazione non ancora sintetizzata ad una con sole porte logiche.

## II. BACKGROUND

Per la realizzazione del progetto si è utilizzato il linguaggio VHDL (VHSIC Hardware Description Language, dove VHSIC rappresenta Very High Speed Integrated Circuits) che, insieme a VERILOG, rappresenta uno dei linguaggi per la descrizione dell'HW (HDL) più usati al mondo.

VHDL offre diverse scelte di progettazione dell'HW che si basano sul modello di architettura scelto:

- Behavioral: il cosiddetto livello comportamentale, consente di modellare l'HW ad un livello più alto, sfruttando processi e, di conseguenza, i segnali per l'interazione tra essi. Si possono inoltre utilizzare anche variabili per la memorizzazione di dati. Legati al behavioral nascono poi diversi stili per la scrittura del codice, che andremo poi a trattare.

- Structural: è il livello più basso dove si istanziano i componenti che si vogliono utilizzare e si creano i collegamenti circuitali tra di essi.

Per la sintesi logica del codice è stato utilizzato ModelSim su piattaforma Windows.

ModelSim si presenta semplice ed intuitivo, ed offre la possibilità di visualizzare tutti i segnali raccolti in un grafico, in modo tale da ricercare passo a passo tutti i punti della simulazione. Possiamo dire quindi che VHDL risulta essere molto vantaggioso per la progettazione di un sistema HW grazie alla sua versatilità, indipendenza dalla tecnologia e offre multiple metodologie di progettazione.

## III. METODOLOGIA APPLICATA

Come accennato nell'introduzione, l'implementazione ha seguito la traccia del cifratore/decifratore XTEA già realizzata in SystemC RTL. Abbiamo quindi un componente che prende in input i due valori da criptare o decriptare, la modalità e le 4 key, e restituisce i due valori dopo aver effettuato l'algoritmo XTEA nella modalità data in input.

```
entity XTEA is
    port (
        clk : in BIT;
        rst : in BIT;
        word0 : in UNSIGNED (31 downto 0);
        word1 : in UNSIGNED (31 downto 0);
        KEY0 : in UNSIGNED (31 downto 0);
        KEY1 : in UNSIGNED (31 downto 0);
        KEY2 : in UNSIGNED (31 downto 0);
        KEY3 : in UNSIGNED (31 downto 0);
        input_ready : in BIT;
        mode : in BIT;
        result0 : out UNSIGNED (31 downto 0);
        result1 : out UNSIGNED (31 downto 0);
        output_ready : out BIT
    );
end XTEA;
```

Inoltre sono presenti due porte, una in input e una in output di tipo BIT, che vengono utilizzate per dire se i dati sono pronti per essere criptati/decriptati e se il risultato è pronto.

Nell'Architecture, ovvero l'architettura del sistema da un punto di vista interno, indica il funzionamento, si è usato lo stile behavioral per la modellazione. L'architettura si basa principalmente su due processi.

Un processo sensibile al clock e al reset, che implementa l'elaborazione della macchina a stati finiti estesa (Datapath). Il processo è stato scritto seguendo il seguente stile, sensibile ai segnali sopracitati e caratterizzato dal seguente frammento di codice:

```
process (clk, rst)
begin
    if rst = '0' then
        STATUS <= Reset_ST;
    elsif clk = '1' then
```

Questo stile è generalmente il più utilizzato nel momento in cui si vuole descrivere l'ESFM.

L'altro processo è sensibile allo status e all'input\_ready, che mi definisce il nuovo next\_status sulla base delle condizioni prefissate.

In un Architecture la definizione dei segnali e degli eventuali componenti va fatta prima dell'implementazione del processo. I segnali STATUS e NEXT\_STATUS sono così definiti:

```
subtype STATUS_T is UNSIGNED (3 downto 0);
```






Figura 1. vivado