











```
// MIL O A
aag 10 3 0 2 7
2  // entrada 1
4  // entrada 2
6  // entrada 3
// as primeiras linhas após o cabeçalho definem as entradas
// serão 'I' linhas

www.inf.ufrgs.br/logics 7/32
```

```
// MIL O A
aag 10 3 0 2 7
2
4
6
8 // saída 1
11 // saída 2
// a sequência de linhas após o cabeçalho define as saídas
// serão 'O' linhas
```

```
.Inf
 // MILOA
 aag 10 3 0 2 7
 4
 6
 8
 11
 12 2 4
               // and 1 |
14 3 5
               // and 2 |
 16 13 15
               // and 3 |
                             a sequência de linhas após as saídas definem
 18 16 6
               // and 4 | -> os nodos AND
                             serão 'A' linhas
 10 19 13
               // and 5 |
 20 17 7
               // and 6 |
 8 21 19
                // and 7|
                                                                     9/32
 ww.inf.ufrgs.br/logics
```

```
IDF
// MILOA
aag 7 2 0 2 3 // cabeçalho
               // entrada 1
               // entrada 2
4
6
               // saída 1
               // saída 2
12
12 2 4
               // and 1
14 3 5
               // and 2
6 13 15
               // and 3
                                                                  10/32
 ww.inf.ufrgs.br/logics
```

```
.ınf
// MILOA
aag 7 2 0 2 3 // cabeçalho
2
               // entrada 1
               // entrada 2
4
               // saída 1
               // saída 2
12
12 2 4
               // and 1
14 3 5
              // and 2
6 13 15
               // and 3
www.inf.ufrgs.br/logics
```

```
<u>.Inf</u>
 // MILOA
 aag 7 2 0 2 3 // cabeçalho
                // entrada 1
 4
                // entrada 2
 6
                // saída 1
                // saída 2
 12
 12 2 4
                // and 1
 14 3 5
                // and 2
 6 13 15
                // and 3
                                                                      12/32
vww.inf.ufrgs.br/logics
```







































