
Arquitetura, Programação e Organização do Processador BIP

Revisão	Data	Responsável	Descrição
0.1	- X -	Prof. Cesar Zeferino	Primeira versão
0.2	03/2016	Prof. Cesar Zeferino	Revisão do modelo e atualização de conteúdo
0.3	10/2016	Prof. Cesar Zeferino	Revisão
0.4	05/2025	Prof. Cesar Zeferino	Revisão

Observação: Este material foi produzido por pesquisadores do Laboratório de Sistemas Embarcados e Distribuídos (LEDS – Laboratory of Embedded and Distributed Systems) da Universidade do Vale do Itajaí e é destinado para uso em aulas ministradas por seus pesquisadores. O uso por terceiros pode ser realizado mediante autorização solicitada para zeferino@univali.br (A/C Cesar Zeferino).

❑ Objetivo

- ❑ Conhecer conceitos sobre arquitetura, programação e organização de computadores com base no estudo de um processador básico

❑ Conteúdo

- ❑ Computador básico
- ❑ Atributos arquiteturais
- ❑ O processador BIP
- ❑ Arquitetura, programação e organização do BIP I
- ❑ Arquitetura, programação e organização do BIP II
- ❑ A IDE Bipide

■ Bibliografia

- ZEFERINO, Cesar Albenes; RAABE, André Luis Alice; VIEIRA, Paulo Viniccus; PEREIRA, Maicon Carlos. Um Enfoque Interdisciplinar no Ensino de Arquitetura de Computadores. In: MARTINS, Carlos Augusto Paiva da Silva; NAVAUX, Philippe Olivier Alexandre; AZEVEDO, Rodolfo Jardim de; KOFUJI, Sérgio Takeo (Org.). **Arquitetura de Computadores: educação, ensino e aprendizado**. 1ed. Porto Alegre: Sociedade Brasileira de Computação (SBC), 2012, p. 165-193. Disponível em: <https://www.researchgate.net/publication/391597575_Capitulo_6_Um_Enfoque_Interdisciplinar_no_Ensino_de_Arquitetura_de_Computadores>. Acesso em: 09 maio 2025.
- VIEIRA, Paulo Viniccus; RAABE, André Luis Alice; ZEFERINO, Cesar Albenes. Bipide: ambiente de desenvolvimento integrado para a arquitetura dos processadores BIP. **Revista Brasileira de Informática na Educação**, v. 18, p. 32-43, 2010. Disponível em: <<http://milanesa.ime.usp.br/rbie/index.php/rbie/article/download/1215/1111>>. Acesso em: 09 maio 2025.
- PEREIRA, Maicon Carlos; VIEIRA, Paulo Viniccus; RAABE, André Luis Alice; ZEFERINO, Cesar Albenes. A basic processor for teaching digital circuits and systems design with FPGA. In: SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC (SPL), 8. , Bento Gonçalves, 2012. **Proceedings...** New York: IEEE, 2012. pp. 1-6, doi: [10.1109/SPL.2012.6211804](https://doi.org/10.1109/SPL.2012.6211804).

- ❑ **O processador pode ser escrito em diferentes níveis de abstração** (com menos ou mais detalhes)
- ❑ **O primeiro nível, mais abstrato e com menos detalhes, é o nível arquitetural, que nada mais é do que a interface do programador**
- ❑ **O segundo nível, menos abstrato e com mais detalhes, é o nível organizacional, que constitui-se na implementação da arquitetura**



Mais abstrato

Arquitetura
(Interface do programador)


Organização
(Implementação)

Mais detalhado

7

- [illegible]

-
- The diagram illustrates the MIPS architecture with the following components and connections:
- PC (Program Counter):** Provides the address for the Instruction Memory and is incremented by 4 in the Adder.
 - Instruction Memory:** Outputs instructions (0-31) to the Control unit and the Register File.
 - Control Unit:** Receives instructions and outputs control signals to the Register File, ALU, and Multiplexers.
 - Register File:** Stores register values and outputs them to the ALU and the Data Memory.
 - ALU (Arithmetic Logic Unit):** Performs operations on register values and constants, controlled by the ALU control signal.
 - Multiplexers:** Select between register values and ALU results to produce the final result.
 - Data Memory:** Stores data and outputs it to the Multiplexer.
 - Adder:** Increments the PC by 4.
 - Sign Control:** Controls the sign of the ALU result.
 - Branch Condition Code:** Controls the branch condition code.



Atributo	Definição
Tamanho da palavra de dados	Número de bits do dado manipulado pelo processador

Atributo	Definição
Tamanho da palavra de dados	Número de bits do dado manipulado pelo processador
Tipos de dados	Tipos de dados manipulados pelo processador

Atributo	Definição
Tamanho da palavra de dados	Número de bits do dado manipulado pelo processador
Tipos de dados	Tipos de dados manipulados pelo processador
Tamanho da palavra de instrução	Número de bits para representar uma instrução

Atributo	Definição
Tamanho da palavra de dados	Número de bits do dado manipulado pelo processador
Tipos de dados	Tipos de dados manipulados pelo processador
Tamanho da palavra de instrução	Número de bits para representar uma instrução
Formatos de instrução	Estrutura utilizada para organização das instruções <ul style="list-style-type: none">- Quantidade de formatos- Largura do campo do código da operação (OpCode)- Número de operandos- Largura dos operandos

Atributo	Definição
Tamanho da palavra de dados	Número de bits do dado manipulado pelo processador
Tipos de dados	Tipos de dados manipulados pelo processador
Tamanho da palavra de instrução	Número de bits para representar uma instrução
Formatos de instrução	Estrutura utilizada para organização das instruções <ul style="list-style-type: none">- Quantidade de formatos- Largura do campo do código da operação (OpCode)- Número de operandos- Largura dos operandos
Modos de endereçamento	Métodos de acesso aos dados processados pelas instruções

Atributo	Definição
Tamanho da palavra de dados	Número de bits do dado manipulado pelo processador
Tipos de dados	Tipos de dados manipulados pelo processador
Tamanho da palavra de instrução	Número de bits para representar uma instrução
Formatos de instrução	Estrutura utilizada para organização das instruções <ul style="list-style-type: none">- Quantidade de formatos- Largura do campo do código da operação (OpCode)- Número de operandos- Largura dos operandos
Modos de endereçamento	Métodos de acesso aos dados processados pelas instruções
Registradores	Unidades de armazenamento internas da CPU


Atributo	Definição
Tamanho da palavra de dados	Número de bits do dado manipulado pelo processador
Tipos de dados	Tipos de dados manipulados pelo processador
Tamanho da palavra de instrução	Número de bits para representar uma instrução
Formatos de instrução	Estrutura utilizada para organização das instruções <ul style="list-style-type: none">- Quantidade de formatos- Largura do campo do código da operação (OpCode)- Número de operandos- Largura dos operandos
Modos de endereçamento	Métodos de acesso aos dados processados pelas instruções
Registradores	Unidades de armazenamento internas da CPU
Memória	Espaços de endereçamento de memória

Atributo	Definição
Tamanho da palavra de dados	Número de bits do dado manipulado pelo processador
Tipos de dados	Tipos de dados manipulados pelo processador
Tamanho da palavra de instrução	Número de bits para representar uma instrução
Formatos de instrução	Estrutura utilizada para organização das instruções <ul style="list-style-type: none">- Quantidade de formatos- Largura do campo do código da operação (OpCode)- Número de operandos- Largura dos operandos
Modos de endereçamento	Métodos de acesso aos dados processados pelas instruções
Registradores	Unidades de armazenamento internas da CPU
Memória	Espaços de endereçamento de memória
Conjunto de instruções	Vocabulário de instruções e códigos das operações das instruções

- ❑ **BIP (Basic Instruction-set Processor)**
- ❑ **Arquitetura de 16 bits**
- ❑ **Produto de um projeto interdisciplinar conduzido pelos laboratórios LEDS e LITE desde 2006**
- ❑ **Diversos projetos de pesquisa desenvolvidos**
- ❑ **8 TTCs e uma dissertação**
- ❑ **Mais de 15 artigos publicados**
- ❑ **Usado no CI Brasil do MCTI para treinamento de projetistas de circuitos integrados**


❑ Versões

- ❑ **BIP I:** Instruções básicas para a implementação de equações baseadas em operações aritméticas de soma e subtração com número inteiros
- ❑ **BIP II:** Acrescenta instruções de desvio
- ❑ **BIP III:** Acrescenta instruções de lógica bit a bit
- ❑ **BIP IV:** Acrescenta suporte a procedimentos e à manipulação de arrays
- ❑ **uBIP:** Acrescenta suporte a interrupções e periféricos



❑ Versões

- ❑ **BIP I:** Instruções básicas para a implementação de equações baseadas em operações aritméticas de soma e subtração com número inteiros
- ❑ **BIP II:** Acrescenta instruções de desvio
- ❑ **BIP III:** Acrescenta instruções de lógica bit a bit
- ❑ **BIP IV:** Acrescenta suporte a procedimentos e à manipulação de arrays
- ❑ **uBIP:** Acrescenta suporte a interrupções e periféricos



Suporte de hardware acrescentado em cada versão

Atributo	Definição																																
Tamanho da palavra de dados	16 bits																																
Tipos de dados	Inteiro com sinal representado com complemento de 2																																
Tamanho da palavra de instrução	16 bits																																
Formatos de instrução	<div>Apenas um formato para todas as instruções</div> <table><tr><td>15</td><td>14</td><td>13</td><td>12</td><td>11</td><td>10</td><td>9</td><td>8</td><td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td></tr><tr><td colspan="5">Cód. Operação</td><td colspan="11">Operando</td></tr></table>	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Cód. Operação					Operando										
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																		
Cód. Operação					Operando																												
Modos de endereçamento	<div>- Imediato: o operando é uma constante de dado</div> <div>- Direto: o operando é um endereço de uma variável</div>																																
Registradores	2 registradores: PC e ACC																																
Memória	2 espaços de endereçamento de memória de 2K (um para instruções e outro para dados)																																
Conjunto de instruções	<div>- Controle (1 instrução)</div> <div>- Transferência (3 instruções)</div> <div>- Aritmética (4 instruções)</div>																																

- ❑ **Tamanho da palavra de dados: 16 bits** (65.536 valores diferentes)
- ❑ **Tipo de dado suportado: inteiro com sinal**

– 32.768

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


a

+ 32.767

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

- ❑ Número negativos são representados em complemento de 2
- ❑ O bit 15 é o bit de sinal (1: negativo, 0: positivo)

- ❑ Tamanho da palavra de instrução: 16 bits
- ❑ Um formato de instrução com dois campos



- ❑ O código de operação identifica a instrução e seus 5 bits suportam a representação de até 32 (ou seja, 2^5) instruções diferentes
- ❑ O operando (explícito) de 11 bits pode representar
 - ❑ Um endereço de memória em um espaço de 2 K (ou seja, 2^{11}) endereços diferentes
 - ❑ Uma constante de dado positiva ou negativa de 11 bits (valores no intervalo de -1024 a +1023)

❑ Modos de endereçamento

- ❑ Todas as instruções envolvem uma operação entre o operando explícito da instrução e um operando implícito
- ❑ O operando implícito é um registrador de uso geral do processador denominado acumulador (ACC - Accumulator)
- ❑ Tipos de modos de endereçamento
 - ❑ **Direto:** o dado a ser processado é uma variável na memória apontada pelo operando da instrução (endereço)
 - ❑ **Imediato:** o dado a ser manipulado é o próprio operando (imediato) da instrução

❑ Registradores

❑ PC (Program Counter)

- ❑ Registrador de propósito específico
- ❑ Indica o endereço na memória da instrução a ser executada
- ❑ É incrementado a cada instrução executada (PC++) para que o programa avance para a instrução seguinte
- ❑ Possui largura de 11 bits (tamanho do endereço das memórias)


❑ ACC (Accumulator)

- ❑ Registrador de propósito geral
- ❑ Serve para armazenamento temporário de dados no processador
- ❑ É um operando implícito nas instruções
- ❑ Possui largura de 16 bits (tamanho da palavra de dados)

❑ Memória

- ❑ 2 espaços de endereçamento de memória de 2K (ou seja, 2^{11}) endereços cada
- ❑ Memória de instruções: armazena o código do programa
- ❑ Memória de dados: armazena as variáveis do programa

❑ Modelo simplificado do processador



❑ Conjunto de instruções

❑ Três classes de instrução

❑ Controle

- ❑ Controle da execução do processador

❑ Aritmética

- ❑ Soma e subtração

❑ Transferência

- ❑ Transferência de dados entre processador e memória e carga do acumulador

❑ Cada instrução possui um mnemônico (apelido) para facilitar a sua referência

- ❑ ex. ADD ao invés de 00100

❑ Conjunto de instruções

❑ Instruções de controle

- ❑ HLT Halt Paralisa a execução do programa


❑ Instruções de aritmética

- ❑ ADD Add Soma uma variável ao ACC
- ❑ ADDI Add Immediate Soma uma constante ao ACC
- ❑ SUB Subtract Subtrai uma variável do ACC
- ❑ SUBI Sub. Immediate Subtrai uma constante do ACC

❑ Instruções de transferência

- ❑ STO Store Copia o conteúdo do ACC para uma variável
- ❑ LD Load Copia o conteúdo de uma variável para o ACC
- ❑ LDI Load Immediate Carrega uma constante no ACC

Conjunto de instruções



Cód. operação	Instrução	Operação
00000	HLT	Paralisa a execução
00001	STO operando	(operando) ← ACC
00010	LD operando	ACC ← (operando)
00011	LDI operando	ACC ← operando
00100	ADD operando	ACC ← ACC + (operando)
00101	ADDI operando	ACC ← ACC + operando
00110	SUB operando	ACC ← ACC - (operando)
00111	SUBI operando	ACC ← ACC - operando
01000 - 11111	Reservados para as futuras gerações	

Legenda:

- ← atribuição
- () conteúdo da memória de dados

A notação (operando) ← ACC significa que o endereço da memória de dados apontado pelo operando receberá uma cópia do conteúdo do acumulador

❑ Quais afirmativas sobre a arquitetura do BIP são verdadeiras

- (a) O BIP é um processador de 32 bits
- (b) A largura da palavra de instrução do BIP é de 11 bits
- (c) Todas as instruções do BIP utilizam um mesmo formato de representação
- (d) Nas instruções aritméticas, o registrador ACC é um operando implícito
- (e) Nas instruções de acesso à memória, o operando explícito da instrução aponta para a posição da memória a ser acessada

❑ Quais afirmativas sobre a arquitetura do BIP são verdadeiras

- (a) O BIP é um processador de 32 bits
- (b) A largura da palavra de instrução do BIP é de 11 bits
- ✓ (c) Todas as instruções do BIP utilizam um mesmo formato de representação
- ✓ (d) Nas instruções aritméticas, o registrador ACC é um operando implícito
- ✓ (e) Nas instruções de acesso à memória, o operando explícito da instrução aponta para a posição da memória a ser acessada

Comentário: O BIP é um processador com palavras de dados e de instrução de 16 bits, todas as instruções são representadas utilizando o mesmo formato de instrução, o qual contem o código da operação e um operando explícito. Nas instruções de acesso à memória, esse operando é um ponteiro para uma posição da memória que será envolvida em uma transferência com o acumulador, que é o operando implícito das instruções.

❑ Estrutura de código na linguagem de montagem

- ❑ Não indentado
- ❑ Apenas uma instrução por linha
- ❑ Não possui marcador de fim de linha
- ❑ Código organizado em quatro colunas (tabuladas)
 - ❑ Rótulos
 - ❑ Mnemônicos
 - ❑ Operando(s)
 - ❑ Comentários opcionais (precedidos do caracter “;”)
- ❑ Uso intensivo de comentários

Um rótulo (*label*) é uma abstração que permite referenciar de forma facilitada um endereço do programa, tipicamente usada em instruções de desvio.

Exemplo

Mnemônicos		Comentários	
Rótulos	Operandos		
INICIO:	LD A	; ACC ← (A)	
	ADD B	; ACC ← ACC + (B)	
	SUB C	; ACC ← ACC - (C)	
	STO D	; (D) ← ACC	
	ADDI 2	; ACC ← ACC + 2	
	STO F	; (F) ← ACC	
FIM:			

- ❑ Um programa na linguagem de montagem (extensão **.asm** de assembly) é organizado em dois segmentos (seções):
 - ❑ **.data**: no qual são declaradas as variáveis
 - ❑ **.text**: no qual é descrito o programa
- ❑ Exemplo (**exemplo.asm**)

```
.data
```

```
    A : 0      ; A declarado com valor inicial 0
```

```
    B : 2      ; B declarado com valor inicial 2
```

```
.text
```

```
    LDI  1      ; A atualizado com valor 1
```

```
    STO  A
```

```
    LD   B      ; B incrementado com o valor de A
```

```
    ADD  A      ; ou seja, ao final deste bloco
```

```
    STO  B      ; B = 2 + 1 = 3
```

```
    HLT  0
```


Abstração	Código em C	Código na ling. de montagem
Atribuição de uma constante	$A = 10;$	LDI 10 ; $ACC \leftarrow 10$ STO A ; $(A) \leftarrow ACC$
Atribuição de uma variável	$A = B;$	LD B ; $ACC \leftarrow (B)$ STO A ; $(A) \leftarrow ACC$
Comando com uma operação aritmética	$A = A + 1;$	LD A ; $ACC \leftarrow (A)$ ADDI 1 ; $ACC \leftarrow ACC + 1$ STO A ; $(A) \leftarrow ACC$
Comando com múltiplas operações aritméticas	$A = A + B - 3;$	LD A ; $ACC \leftarrow (A)$ ADD B ; $ACC \leftarrow ACC + (B)$ SUBI 3 ; $ACC \leftarrow ACC - 3$ STO A ; $(A) \leftarrow ACC$

Notas

- (1) A e B são nomes de variáveis e nos exemplos representam endereços da memória de dados
- (2) Para atualizar uma variável não é necessário copiar seu conteúdo para o acumulador, salvo se a instrução utilizar esse conteúdo como fonte da operação

- ❑ Qual será o conteúdo do ACC e das posições (A) e (B) da memória após a execução da cada uma das instruções abaixo?

Mnemônicos	Operandos	Comentários	ACC	(A)	(B)
LDI	0	; ACC = 0		5	7
ADDI	1	; ACC = ACC + 1			
ADD	B	; ACC = ACC + (B)			
STO	A	; (A) = ACC			

- ❑ Qual será o conteúdo do ACC e das posições (A) e (B) da memória após a execução da cada uma das instruções abaixo?

Mnemônicos	Operandos	Comentários	ACC	(A)	(B)
LDI	0	; ACC = 0	0	5	7
ADDI	1	; ACC = ACC + 1			
ADD	B	; ACC = ACC + (B)			
STO	A	; (A) = ACC			

- ❑ Qual será o conteúdo do ACC e das posições (A) e (B) da memória após a execução da cada uma das instruções abaixo?

Mnemônicos	Operandos	Comentários	ACC	(A)	(B)
LDI	0	; ACC = 0	0	5	7
ADDI	1	; ACC = ACC + 1	1	5	7
ADD	B	; ACC = ACC + (B)			
STO	A	; (A) = ACC			

- ❑ Qual será o conteúdo do ACC e das posições (A) e (B) da memória após a execução da cada uma das instruções abaixo?

Mnemônicos	Operandos	Comentários	ACC	(A)	(B)
LDI	0	; ACC = 0	0	5	7
ADDI	1	; ACC = ACC + 1	1	5	7
ADD	B	; ACC = ACC + (B)	8	5	7
STO	A	; (A) = ACC			

- ❑ Qual será o conteúdo do ACC e das posições (A) e (B) da memória após a execução da cada uma das instruções abaixo?


Mnemônicos	Operandos	Comentários	ACC	(A)	(B)
LDI	0	; ACC = 0	0	5	7
ADDI	1	; ACC = ACC + 1	1	5	7
ADD	B	; ACC = ACC + (B)	8	5	7
STO	A	; (A) = ACC	8	8	7


- ❑ Qual será o conteúdo do ACC e das posições (A) e (B) da memória após a execução da cada uma das instruções abaixo?

Mnemônicos	Operandos	Comentários	ACC	(A)	(B)
LDI	0	; ACC = 0	0	5	7
ADDI	1	; ACC = ACC + 1	1		
ADD	B	; ACC = ACC + (B)	8		
STO	A	; (A) = ACC		8	


❑ **Ver arquivo: Listas de Exercícios – Programação do BIP I**

- ❑ A organização é a implementação da arquitetura
- ❑ Representada por um diagrama de blocos constituído por unidades funcionais interligadas para linhas e barras que representam fios usados para transportar sinais eléctricos
- ❑ Blocos







Busca de uma instrução




❑ Execução da instrução LDI




❑ Execução da instrução LD




❑ Execução da instrução STO




❑ Execução da instrução ADD (execução da operação)




❑ Execução da instrução ADD (escrita do resultado)




❑ Execução da instrução ADDI (execução da operação)



❑ Execução da instrução ADDI (escrita do resultado)



Organização detalhada



☐ Inclui um registrador com dois bits de estado

- ☐ STATUS.Z (Zero)
 - ☐ Resultado da última operação aritmética = 0
- ☐ STATUS.N (Negative)
 - ☐ Resultado da última operação aritmética < 0

☐ Inclui duas classes adicionais de instrução

- ☐ Desvio incondicional
 - ☐ Muda o fluxo de execução do programa, atualizando o PC com o endereço de instrução especificado
- ☐ Desvio condicional
 - ☐ Se a condição especificada for verdadeira, desvia para o endereço de instrução especificado


```
BLE    addr    ; PC = addr se (A) <= 2
```



Cód. operação	Instrução	Operação
01000	BEQ operando	Se (STATUS.Z=1) então PC ← operando Se não PC ← PC + 1
01001	BNE operando	Se (STATUS.Z=0) então PC ← operando Se não PC ← PC + 1
01010	BGT operando	Se (STATUS.Z=0) e (STATUS.N=0) então PC ← operando Se não PC ← PC + 1
01011	BGE operando	Se (STATUS.N=0) então PC ← operando Se não PC ← PC + 1
01100	BLT operando	Se (STATUS.N=1) então PC ← operando Se não PC ← PC + 1
01101	BLE operando	Se (STATUS.Z=1) ou (STATUS.N=1) então PC ← operando Se não PC ← PC + 1
01110	JMP operando	PC ← operando
01111 - 11111	Reservados para as futuras gerações	

Abstração	Código em C	Código na ling. de montagem
Teste de condição tipo if-then	<pre>if (A==B) { // Bloco 1 } // Bloco 2</pre>	<pre>LD A ; ACC ← A SUB B ; ACC ← ACC - B BNE L1 ... ; Bloco 1 L1: ... ; Bloco 2</pre>
Teste de condição tipo if-then-else	<pre>if (A==B) { // Bloco 1 } else { // Bloco 2 } // Bloco 3</pre>	<pre>LD A ; ACC ← A SUB B ; ACC ← ACC - B BNE L1 ... ; Bloco 1 JMP L2 L1: ... ; Bloco 2 L2: ... ; Bloco 3</pre>

Abstração	Código em C	Código na ling. de montagem
Laço de repetição do tipo while	<pre>i = 0; while (i<10) { // Bloco 1 i++; } // Bloco 2</pre>	<pre>LDI 0 ; ACC ← 0 STO I ; I ← ACC L1: SUBI 10 ; ACC ← ACC - 10 BGE L2 ... ; Bloco 1 LD I ; ACC ← I ADDI 1 ; ACC ← ACC + 1 STO I ; I ← ACC JMP L1 L2: ... ; Bloco 2</pre>
Laço de repetição do tipo for	<pre>for(i=0;i<10;i++){ // Bloco 1 } // Bloco 2</pre>	Igual ao laço while

Abstração	Código em C	Código na ling. de montagem
Laço de repetição do tipo do-while	<pre>i = 0; do { // Bloco 1 i++; } while (i<10) // Bloco 2</pre>	<pre>LDI 0 ; ACC ← 0 STO I ; I ← ACC L1: ... ; Bloco 1 LD I ; ACC ← I ADDI 1 ; ACC ← ACC + 1 STO I ; I ← ACC SUBI 10 ; ACC ← ACC - 10 BLT L1 ... ; Bloco 2</pre>



- ❑ **Acrésceta o suporta de hardware necessários às instruções de desvio**
 - ❑ Registrador STATUS
 - ❑ Multiplexador para carga de imediato no PC
 - ❑ Lógica de decodificação



62



- ❑ **Ambiente de desenvolvimento e simulação da arquitetura e da organização dos processadores BIP**
- ❑ **Desenvolvido no TTC em Ciência da Computação de Paulo Vinicius Vieira**
 - ❑ Melhor trabalho de Conclusão de curso em Informática na Educação, SBC - Simpósio Brasileiro de Informática na Educação – SBIE 2009
- ❑ **Aprimorado em outros três TTCs**
 - ❑ Nereu Pires de Oliveira Jr. (2013)
 - ❑ Paula Mannes (2013)
 - ❑ Paulo Roberto Machado Rech (2011)



Programação

Simulação

Configurações

Ajuda

▶

⏸

⏹

▶

↺

↻

Simular Pausar Parar Continuar Repetir Próximo

🕒

Velocidade

Operando/
Endereço:

LD LDI STO ADD SUB ADDI SUBI PC+1

BEQ BNE BGT BGE BLT BLE JMP

Simulador de Instruções

Portugol

```
3 inteiro x
4 define y 3
5 inicio
6 se (3 < 5) entao
7   y <- 0
8 fimse
9 se (3 > 5) entao
10  y <- 0
11 senao
12  y <- 1
13 fimse
14 fim
15
```

Assembly

```
2 x : 0
3 y : 3
4 .text
5 LDI 3
6 STO 100
7 LDI 5
8 STO 101
9 LD 100
10 SUB 101
11 BGE FIMSE1
12 LDI 0
13 STO y
14 FIMSE1:
```

Organização

BIP II

Controle

+1

op.

1

+

4

PC

Decodificador

LD

100

Caminho de Dados

Ext. Sinal

ACC

5

op.

ULA

0 0

Rótulo	Endereço	Instrução
	3	STO 101
	4	LD 100
	5	SUB 101

Endereço	Valor	Variável
100	3	
101	5	
102	0	

PC

4

Acumulador

5

StatusZ

0

StatusN

0

LD

Carregando valor armazenado em uma posição da memória e armazenando no registrador Acumulador

Copyright © 2025 Univali