
TIPI DI ARCHITETIURE PARALLELE

- 1 A MEMORIA CONDIVISA
- 2 A MEHORIA DISTRIBUITA



Propriets' non visibile:
Abbismo un unico clock centrale

Proprieta sulla comunicatione:
Comunicatione costante in Tempo Trai processori
Cioè:

se P; vude comunic, une dato ac a Pi:

- Pi scrive x in men. contrale


- Pi legge a dalla mem. centrale

es: multicore attuali

Domanda:

Questo architettura permette una forte parallelizzazione Perchi?

3 A HEHORIA DISTRIBUITA



DA NON CONFONDERE CON LE ARCHITETURE DISTRIBUITE

Proprietz non visible: Abbiamo un unico clock contrale

Proprieta sulla comunicazione:

La comunicazione dipende dalla "olistanza" tra i processori: se pj vude comunicare con Pi ui olobbiamo diedere quanti processori collegamo Pi & Pi.


Proprieto

La rête di interconnessione & fissa:

- arrey lineare
- mesh
- ipercubo

Modello PRAM (Parallel RAM)

Teorico anche se oggi è attuale



Tipo di istruzioni dei pi:

- operazioni aritmetico/logiche
- istruzioni da/per la memoria contrale:
 - · STORE REK] HEH]
 - · LOAD REK'S MENT

N.B. operizue solo sui dati memoria privata


Comunicatione

Esempio: Pj vuole comunicate con Pi il contenuto oli R[t]

P: STORE R[t] M[22]

Pi: LOAD R[s] M[z]

La comunicazione auviene in Tempo O(1)



- 1 Il tempo per ogni pi è scanditu olal clock centrale
- (2) Ogni Pi esegue la "stessa istruzione"

Forma dell'istruzione:

for all iEI par do:
istruzione;

NOTA BENE!

- I processori con indice in I esequono istruzione;
- I processori con indice non in I esequono l'istrizione nulla

istruzione; =?

Risposia: a' some due architetture diverse:

- SIMD: single instruction multiple data

- HIHD: multiple "

l'istruzione; e quindi per i + j la stessa istruzione l'istruzione; ma su dati diversi che in genere Risposta: dipendana dagni indici i e j

In funzione della capacità di accedere 31/a memoria M abbiano anche qui diverse architetture:

EREW, CREW, CRCW dove R= read R= read W= write

- (1) EREW: No scrittura/lettura stessa cella di M
- (2) CRE W: lettura simultanea si Scrittura simultanea mo
- (3) CRCW: Si Scrittura lettura simultanea phitiche:
 Per la scrittura simultanea abbiano oliverse politiche:
 - common: i processori possono scrivere solo 10 stesso dato pena arresto obl sistema
 - vanolom: si sceglie un Pi a caso
 - max/min: vince il Pi con il dato max/min
 - priority: vince il picon priorità max

OSSERVAZIONE:

$$Alg(2) = Alg(2) = Alg(3)$$

Trasformazioni

L'architettura più vagioneude et più semplice è EREW

Risorse di akolo

- sequenziale: t(n), s(n)
- paralleto: pcn), T(n, pcn))

Esempio ohi algoritmo su P-RAM oli tipo CREW

- . # oli processori = n
- · assumiamo l'input array A con valori tutti olistinti

```
Cerca (A, n, x)
inolice = -1
  for i=0 to n-1 parolo
        if A[i]= x then indice = i
  return indice
```

- · Tempo parallelo = cossante
- . Se A può contenere elementi ripetuti => CRCW

Definizioni informali

P(h) = numero dei processori vichiesti su imput di lunghezza n (caso peggiore)

T(n,p(n)) = Tempo richiesto do un imput di lunghezzo n e pcn) processori (coso pessiore)

Osservazione

T(n, 1) = tempo sequenziale

Valutatione precisa del Tempo T (n, p(n)) Programma parallello:

	Pa	PZ	• •	P(h)
1° passo 2° passo	E Cash)	(2) (n)		ty ch)

K(n) passo =

NOTABIONE

Pertanto

$$T(n, p(n)) = \sum_{i=1}^{k(n)} t_i(n)$$

- T dipende da K(n)
- T olipende anche dalla dimensione dell'input [costo logariturico / costa uniforme)
- T dipende ola p(n)