

Arquitecturas actuales de procesadores

Agenda

1. Procesadores de propósito general de altas prestaciones
2. Aceleradoras

Procesadores de propósito general de altas prestaciones

Introducción

- Los procesadores de propósito general, o también llamados simplemente CPUs, se diseñan para poder ejecutar la más variada gama de aplicaciones. Son los más flexibles de todos los procesadores pero posiblemente los de mayor consumo energético.
- Algunos fabricantes:
 - IBM, ARM y SPARC son RISC.
 - Intel y AMD (x86) son CISC. Sin embargo, terminan decodificando las instrucciones en un conjunto de instrucciones de longitud fija del tipo RISC.


Procesadores de altas prestaciones

Diferencias con procesadores de bajas/medias prestaciones:

- Más núcleos.
- Más memoria caché.
- Soportan más memoria RAM.
- Usan *Código de Corrección de Errores* (ECC) para detectar y corregir datos corruptos en memoria caché y RAM.
- Mayor ancho de banda con la memoria RAM.
- Interconexión con otros microprocesadores (nodos con múltiples sockets).
- Menor consumo energético (y posiblemente menores frecuencias de operación).

Arquitectura de Memoria Single-Channel


- Se accede de a un módulo por vez.



Arquitectura de Memoria Multi-Channel


- Se agregan más canales de comunicación entre la memoria y el controlador de memoria para aumentar la tasa de transferencia de datos.
- Se accede de a un grupo por vez.
 - En cada grupo, las memorias deben ser de igual: capacidad, frecuencia, latencia, y tipo de tecnología.

Ejemplo de
arquitectura
dual-channel



Peripheral Component Interconnect Express (PCIe)

- Bus serie de alta velocidad




- Configuraciones típicas: 1, 4, 8 y 16 carriles.


Anchos de banda en cada dirección, de PCIe 6:

1x:	7,8	GB/s
2x:	15,7	GB/s
4x:	31,5	GB/s
8x:	63	GB/s
16x:	126	GB/s

PCIe x4
PCIe x16
PCIe x1
PCIe x16
PCI convencional





Peripheral Component Interconnect Express (PCIe)




- El **root complex** comunica a la CPU con los dispositivos, y a los dispositivos con la memoria del sistema. Se permite comunicación entre dispositivos.
- Hay dos tipos de **endpoints** según el protocolo de comunicación que soportan.
- Los puertos de root complex se utilizan para los dispositivos de mayor ancho de banda.
- El **switch** permite ampliar la cantidad de puertos. Los endpoints conectados al switch podrían comunicarse entre ellos sin pasar por el root complex. Pueden haber muchos switches conectados al root complex o pueden ser conectados en cascada.
- El **PCIe bridge to PCI/PCI-X** permite la conexión de dispositivos PCI y PCI-X.

Diagrama de buses externos del microprocesador: un ejemplo



Comunicaciones dentro del microprocesador: topología de anillo


La topología de anillo en Intel Xeon *Sandy Bridge* integra comunicaciones de datos relacionados a: coherencia de datos de memorias caché, memoria RAM, dispositivos PCIe, y otros microprocesadores.



Comunicaciones dentro del microprocesador: escalado de la topología de anillo


Intel® Xeon® Processor E5 v4 Product Family HCC

Microarquitectura Broadwell-EP



Comunicaciones dentro del microprocesador: topología de interconexión en malla

Microarquitectura Skylake SP



Se cambia la topología de anillo a una de malla para soportar muchos núcleos. Se mejoraron métricas de comunicaciones (ancho de banda y latencia), y consumo energético.

Gestión energética:

Escalado dinámico de frecuencia y tensión

- Esta técnica, abreviada **DVFS** (del inglés *Dynamic Voltage and Frequency Scaling*), permite, en tiempo de ejecución, aumentar o disminuir simultáneamente la frecuencia de reloj de CPU y la tensión.
 - Los cambios de frecuencia impactan en la velocidad de cómputo de la CPU.
 - A mayor/menor frecuencia se tendrá una mayor/menor potencia demandada.
- Normalmente, la frecuencia y tensión pueden ser escaladas individualmente por núcleo.
- Un **algoritmo DVFS** tiene como objetivo seleccionar dinámicamente la frecuencia de reloj de las CPUs para mejorar un cierto índice (eficiencia energética, eficiencia computacional, etc.).

Gestión energética: potencia de diseño térmico y frecuencia de operación sostenida

La Potencia de Diseño Térmico o **TDP** (del inglés *Thermal Design Power*) representa la potencia promedio, en watts, que requiere disiparse del procesador cuando trabaja a una “frecuencia de operación sostenida” (a veces denominada **frecuencia básica**) con todos los núcleos activos y una “alta” carga de trabajo.

El TDP se utiliza para dimensionar el sistema de refrigeración del microprocesador.



Los distintos fabricantes podrían utilizar una carga de trabajo diferente para definir el valor del TDP.

Gestión energética: TDP y Throttling

- El objetivo del throttling es evitar el sobrecalentamiento del microprocesador y proteger la integridad de la CPU.
- El throttling define un porcentaje de la cantidad de ciclos de CPU que están activos, mientras se mantiene la frecuencia y tensión seleccionadas.
- Normalmente el throttling se activa cuando el microprocesador supera el TDP. Esto típicamente sucede cuando se utilizan cargas de trabajo mayores a las utilizadas para definir el TDP.

Gestión energética: overclocking dinámico

Los procesadores pueden tener definidas frecuencias más altas (a la frecuencia básica) que podrían ser utilizadas mientras no se supere el límite térmico definido. Esta característica se denomina “**overclocking dinámico**” (Turbo Boost para Intel, Turbo Core para AMD).

Nombre del producto	Estado	Fecha de lanzamiento	Cantidad de núcleos	Frecuencia turbo máxima	Frecuencia básica del procesador
Procesador Intel® Xeon® Gold 5315Y	Launched	Q2'21	8	3,60 GHz	3,20 GHz
Procesador Intel® Xeon® Gold 5317	Launched	Q2'21	12	3,60 GHz	3,00 GHz
Procesador Intel® Xeon® Gold 5318N	Launched	Q2'21	24	3,40 GHz	2,10 GHz

Rango de frecuencias: 1.4 GHz – 2.4 GHz
frecuencia
básica

Frecuencia turbo máxima: 3.5 Ghz

Aceleradoras

Definición

- Son procesadores especializados, diseñados para ejecutar eficientemente una determinada tarea computacional.
Posiblemente se logra:
 - menor consumo energético.
 - mayor rendimiento computacional.
 - menor costo del producto (depende masividad).
- Acompañan a procesadores de propósito general conformando sistemas híbridos. Los datos deben ser movidos entre el host y la aceleradora por un bus de comunicación que podría ser un cuello de botella.
- La programación suele ser más difícil que la de CPU.
- El concepto no es nuevo, en los '80 ya habían aceleradores de coma flotante

Tipos

- Graphical Processing Units (GPUs)
- Aceleradoras de Cómputo General
- Field Programmable Gate Arrays (FPGAs)
- Application-specific integrated circuit (ASIC)


Graphical Processing Units (GPUs)

- Es un procesador para gráficos que sigue el modelo SIMD.
- Compuestas por una gran cantidad de procesadores simples y veloces, con rápidos buses internos para transportar operandos y resultados, y con posiblemente reducida memoria local.
- Las GPUs son relativamente baratas.
- Una GPGPU (General Purpose GPU) es una variante orientada a cómputo general en vez de gráficos. Agregan operaciones de coma flotante de doble precisión y memorias con ECC.
- Se programan con lenguajes similares a C.
 - NVIDIA usa CUDA y OpenCL, AMD usa OpenCL.
 - OpenCL es un estándar independiente de la plataforma.
 - Simplificación de la programación de nodos híbridos:
 - OpenMP
 - OpenAAC (Cray, CAPS, Nvidia y PGI)
 - OmpSs (BSC)

GPU NVIDIA: HyperQ, GPUDirect

HyperQ: procesamiento simultáneo de diferentes kernels

sin




con




GPUDirect

RDMA
(Remote Direct
Memory Access)



GPU NVIDIA: paralelismo dinámico



GPU NVIDIA: Tesla V100 - Volta

Versión NVLINK




Versión PCIe



	Tesla V100 para NVLink	Tesla V100 para PCIe	Tesla V100S para PCIe
RENDIMIENTO con NVIDIA GPU Boost™			
PRECISIÓN DOBLE	7.8 teraFLOPS	7 teraFLOPS	8.2 teraFLOPS
PRECISIÓN ÚNICA	15.7 teraFLOPS	14 teraFLOPS	16.4 teraFLOPS
DEEP LEARNING	125 teraFLOPS	112 teraFLOPS	130 teraFLOPS
ANCHO DE BANDA DE INTERCONEXIÓN BIDIRECCIONAL	NVLINK 300 GB/s	PCIe 32 GB/s	PCIe 32 GB/s
MEMORIA CoWoS Stacked HBM2			
CAPACIDAD	32/16 GB HBM2		32 GB HBM2
ANCHO DE BANDA	900 GB/s		1134 GB/s
ENERGÍA Consumo Máximo	300 WATTS	250 WATTS	


GPU NVIDIA: PCIe y NVLink



GPU NVIDIA: solo NVLink

Server Block Diagram

Microway OpenPOWER Server with NVIDIA Tesla P100 NVLink GPUs



- IBM POWER8 SMP-A bus (three 12.8GB/s links)
- Four-channel DDR4 memory with L4 Cache (115GB/s per CPU)
- PCI-Express x16 (gen 3.0) bus with CAPI
- PCI-Express x8 (gen 3.0) bus with CAPI
- 40GB/s NVIDIA NVLink Interconnect (80GB/s bidirectional)

Aceleradoras de cómputo general

Son diseñadas para realizar el cómputo más general posible, para permitir implementar la más amplia gama de aplicaciones.

Aceleradoras de cómputo general: Cell

Procesador Cell Broadband Engine

- Desarrollado por la alianza de IBM, Toshiba y Sony.
- De venta masiva en la PlayStation 3. En 2008 equipaba a la supercomputadora más rápida del mundo (Roadrunner).
- Discontinuado en 2011.







Figure 1

The IBM Cell Broadband Engine (BE) processor offers dramatically improved performance for graphic-intensive workloads and computationally intensive applications.

Aceleradoras de cómputo general: Intel Many Integrated Core Architecture - Intel MIC

Xeon Phi - Knights Corner (KNC) - 1ra generación


- Serie 7120: 61 núcleos a 1,24 GHz, 4 hilos/núcleo, 16GB de memoria y 16 canales de memoria. 1,2 TFLOPS de doble precisión.
- ISA x86 y juego de instrucciones KNC-512.



Aceleradoras de cómputo general: Intel Many Integrated Core Architecture - Intel MIC


Xeon Phi - Knights Landing (KNL) – 2da gen.

- 72 núcleos Atom “Airmont”.
- 6 canales de memoria DDR4.
- Se introduce el ISA AVX-512.
- 3,45 TFLOPS de doble precisión.



Knights Landing PCIe Coprocessors

Ingredient of Grantley & Purley Platforms
Solution for general purpose servers and workstations



Knights Landing Processors

Host Processor for Groveport Platform
Solution for future clusters with both Xeon and Xeon Phi


Field Programmable Gate Arrays (FPGAs)

- Circuitos integrados reconfigurables compuestos por interconexiones programables que unen bloques lógicos programables, bloques de memoria embebidos y bloques de procesamiento de señales.
- El programador puede diseñar unidades funcionales especialmente eficientes para una cierta tarea, y utilizar múltiples de ellas para realizar trabajo en paralelo.
- Gran eficiencia energética. Frecuencias de 100 a 550 MHz.
- Principales fabricantes:
 - La empresa líder Xilinx fue comprada en 2020 por AMD, que vende su línea de FPGA justamente bajo el nombre Xilinx.
 - La empresa líder Altera fue comprada en 2015 por Intel, que vende su línea de FPGA bajo el nombre Agilinx.
- Programación:
 - Tradicionalmente se utilizan lenguajes de descripción de hardware (Hardware Description Language, HDL): VHDL, Verilog, etc.
 - Existen lenguajes de más alto nivel pero pueden reducir el rendimiento.
- La interconexión de una FPGA en un sistema de cómputo puede ser:
 - Como aceleradora en un nodo: se conecta a un bus de interconexión.
 - Como nodo independiente: se conecta a la red.



Application-specific integrated circuit (ASIC)

- Un circuito integrado hecho a la medida para un uso específico.
- Ejemplo: El Tensor Processing Unit (TPU) es un acelerador de IA desarrollado por Google en 2015 para uso interno, que actualmente es comercializado.



Bibliografía

- Libro de Hennessy
 - 1.5 Trends in Power and Energy in Integrated Circuits
- PCI Express
 - https://www.mindshare.com/files/resources/MindShare_Intro_to_PCle.pdf
 - https://pcisig.com/sites/default/files/files/PCI_Express_Basics_Background.pdf
- NVIDIA Tesla V100 GPU Architecture Whitepaper
 - <https://images.nvidia.com/content/volta-architecture/pdf/volta-architecture-whitepaper.pdf>
- Otros white papers de fabricantes.