

TP10_TD1

martes, 15 de julio de 2025 19:23

1. Implemente un registro de desplazamiento de N bits con

- Reset sincrónico.
- Enable
- Entrada serie (si), Salida serie (so)
- Entrada paralelo (pi) y entrada de carga paralelo (pl)
- Salida paralelo (po)

entity myShiftReg is

Generic (N: integer := 4);


Port (clk : in std_logic;

rst : in std_logic; $\rightarrow$ simc, no es argumentado de "Process"ena : in std_logic; $\rightarrow$ simc, " " " " " " " "si : in std_logic; $\rightarrow$ Dso : out std_logic; $\rightarrow$ po(3)po : out std_logic_vector (N - 1 downto 0); $\rightarrow$ q(0), q(1), q(2)pi : in std_logic_vector (N - 1 downto 0); $\rightarrow$ D(0), D(1), D(2),pl : in std_logic; $\rightarrow$ Elige entre pi y si

end myShiftReg;

así como po y so

Pensar en vector de bloques que dependen uno del otro



Nota: Bloque genérico que se conecta en cascada con otros bloques del mismo tipo, según N

Se piensa de
voluntas había
afuera la prioridad
• Mayor prioridad $\Rightarrow$
más "dentro"
• Menor prioridad
 $\Rightarrow$ más "fuera"

Rst	Ena	PL	PI	SI	D(N-1 dt 0)
0	0	0	-	-	Q(N-1 dt 0)
0	0	1	-	-	Q(N-1 dt 0)
0	1	0	-	-	Q(N-2 dt 0) & S1
0	1	1	-	-	PI
1	-	-	-	-	"000...0"

myCntJohnson

martes, 15 de julio de 2025 21:31

2. Implemente un contador en Johnson de N bits, con reset sincrónico y enable

entity myCntJohnson is

Generic (N: integer := 4);


Port (clk : in std_logic;

rst : in std_logic;

ena : in std_logic;

q : out std_logic_vector (N - 1 downto 0));

end myCntJohnson;



Rst	Ena	Q(N-1 downto 0)
0	0	Q(N-1 downto 0)
0	1	Q(N-2 downto 0) & not(Q(N-1))
1	0	Q(N-1 downto 0)
1	1	"000 0"

myCntRing

miércoles, 16 de julio de 2025 16:03

3. Implemente un contador en anillo de N bits, con reset sincrónico y enable

entity myCntRing is

Generic (N: integer := 4);


Port (clk : in std_logic;

rst : in std_logic;

ena : in std_logic;

q : out std_logic_vector (N - 1 downto 0));

end myCntRing;



Rst	Ena	D(N-1 downto 0)
0	0	Q(N-1 downto 0)
0	1	Q(N-2 downto 0) & not(Q(N-1))
1	0	Q(N-1 downto 0)
1	1	"000 0"

myEdgeDetector

miércoles, 16 de julio de 2025

16:32



4. Implemente un detector de flanco ascendente y descendente. Cuando se detecta el flanco correspondiente en la señal de entrada deberá poner la salida en uno por un ciclo de clock. Recuerde que *rising_edge* y *falling_edge* deben usarse sólo sobre una señal de clk

```
entity myEdgeDetector is
  Port ( clk : in std_logic;
        rst : in std_logic;
        d : in std_logic;
        ascendente : out std_logic;
        descendente : out std_logic);
end myEdgeDetector;
```

rising edge es cuando pasa de 0 a 1
falling edge es cuando pasa de 1 a 0

En un ciclo de clock tendría 1 rising edge y 1 falling edge
La frecuencia de clock, tiene que ser mas rápido que las transiciones

Se puede hacer con 2 registros de desplazamiento en modo serial o con máquinas de estado **mealy** y **moore** **HACEEEEEERRRLOOOO**



rst	d-actual	d-anterior	Asc	des
0	0	0	0	0
0	0	1	0	1
0	1	0	1	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	0
1	1	0	0	0
1	1	1	0	0

detectorSecuencia

miércoles, 16 de julio de 2025 19:20

5. Implemente un circuito que coloque en uno su salida luego de detectar la secuencia "1010" que ingresa de forma serial por la entrada d. Cada bit de la secuencia dura un ciclo de clock. (Utilice un registro de desplazamiento)

entity detectorSecuencia is


Port (clk : in std_logic;

rst : in std_logic;

d : in std_logic;

salida : out std_logic);

end detectorSecuencia;




Del dato $D = "1010"$, lo que ocurre es $d_0 = d_1, d_2 = d_3$
es en sentido de la flecha.

generadorSecuencia

miércoles, 16 de julio de 2025 20:35

6. Implemente un circuito que cada vez que la entrada gen reciba un pulso en uno por un ciclo de clock, genera la secuencia "1010" de forma serial a razón de un bit por ciclo de clock.

```
entity generadorSecuencia is
  Port ( clk   : in std_logic;
        rst   : in std_logic;
        gen    : in std_logic;
        salida : out std_logic);
end generadorSecuencia;
```




miércoles, 16 de julio de 2025 22:08

LFSR_G(Galois)

viernes, 18 de julio de 2025 11:54

Celda basica



Celdas N = 4

