

TP LAB 1 – Monoetapas

Electrónica Aplicada 1 (R3571) – UTN FRBA – 2024

Revisión: 2.0

Fecha: 07/10/2024

Grupo: 7

Alumnos:

Nombre	Legajo
Costarelli Facundo	1762916
De Cia Antonella	2083474
Sharpe Ariel	2086475

Índice

1. Introducción.....	2-5
1.1 Objetivos.....	2
1.2 TBJ.....	2-3
1.3 FET.....	3-5
2. TBJ.....	6-21
2.1 Especificaciones.....	6
2.2 Diseño.....	7-9
2.3 Simulaciones.....	10-14
2.4 Mediciones.....	15-21
3. JFET.....	22-
3.1 Especificaciones.....	22
3.2 Diseño.....	23-28
3.3 Simulaciones.....	29-35
3.4 Mediciones.....	36-41
4. Conclusiones.....	42-43
4.1 TBJ.....	42
4.2 JFET.....	42
5. Apéndice.....	44-45
6. Bibliografía.....	46

1. Introducción

Objetivos

- Aplicar los métodos de cálculo para el análisis y diseño de configuraciones amplificadoras monoetapa.
- Verificar el funcionamiento práctico de los diseños.
- Tomar contacto con dispositivos electrónicos reales.
- Adquirir destreza en el armado y puesta en marcha de un prototipo.
- Familiarizarnos en el uso de instrumental de laboratorio.
- Poder resolver los inconvenientes suscitados en el arranque de un circuito.
- Contrastar las mediciones efectuadas con los cálculos teóricos.
- Ejercitar el uso de aplicaciones de simulación como LTspice.

TBJ

El transistor bipolar de juntura es un dispositivo semiconductor constituido de dos uniones P-N que puede ser utilizado tanto como “llave” como amplificador; existen dos tipos según la combinación de zonas, tal y como se puede observar en el gráfico 1.




Gráfico 1

Uniones P-N para transistores bipolares NPN (a) y PNP (b).

Su funcionamiento se basa en el control del flujo de corriente a través de las uniones (electrones o huecos).

Tiene tres zonas de trabajo; corte, donde el transistor se encuentra “apagado”, saturación, donde permite el paso de corriente y la zona activa, donde funciona como amplificador.

Para que un TBJ opere dentro de esta última zona y logre el flujo de corriente entre emisor y colector en función de la pequeña corriente de base, es necesario una correcta polarización en ambas junturas. Para el emisor-base se utiliza una polarización directa, mientras que para el colector-base se polariza inversamente.

Idealmente la corriente del colector es función de la corriente que entra por la base, sin embargo, en la realidad existe una dependencia de Vce. En las siguientes fórmulas se expresan las relaciones de corriente.

$$I_C = I_S * e^{\frac{V_{BE}}{V_T}} * (1 + \frac{V_{CE}}{V_A})$$

$$I_C = I_B * \beta$$

$$I_E = I_C + I_B$$

FET

El transistor de efecto de campo de juntura es un dispositivo controlado por voltaje que depende directamente de la presencia de electrones y huecos. En general son más estables a cambio de temperatura que los TBJ y más pequeños, siendo ideales para el desarrollo de circuitos integrados.

Cuando no se aplica ningún tipo de voltaje, el JFET tiene dos uniones P-N sin polarización empobrecidas, formando lo presentado en el gráfico 2. A diferencia del transistor bipolar, se pueden desarrollar curvas de Id en función de Vds para varios niveles de polarización de la compuerta.




Gráfico 2

Uniones P-N para transistores bipolares NPN (a) y PNP (b).

Al aplicar una tensión positiva en Vds en condición de que Vgs = 0V, se genera una zona de empobrecimiento cerca del drenaje hasta el punto que las zonas de depleción de las junturas se “coman” al canal. Sin embargo, al seguir aumentando Vds, a través de un canal extremadamente chico sigue existiendo una corriente de muy alta densidad llamada I_{DSS} (obtenida con Vgs=0V). De esta forma, la corriente de drenaje queda:

$$I_D = I_{DSS} * (1 - \frac{V_{GS}}{V_P})^2 * (1 + \lambda * V_{DS})$$

Para poder amplificar siempre debemos verificar que se cumpla la condición de canal saturado:

$$V_{DS} > (V_{GS} - V_T) = V_{ov} > 0^1$$

Siendo V_{gs} el voltaje de control del JFET, cuando llega a V_p , el canal queda estrangulado, se corta y no circula corriente. En el gráfico 3, se puede observar la relación entre la corriente de drenaje y las tensiones V_{gs} y V_{ds} .




Gráfico 3

I_D en función de V_{ds} para diferentes valores de V_{gs} .

Por el lado del MOSFET (tipo n), tenemos una estructura en base a un gran bloque de sustrato p y dos pequeñas regiones tipo n en los terminales del drenaje y de la fuente, tal y como se muestra en el gráfico 4. Existe una capa de óxido que actúa como aislante entre los contactos metálicos y el sustrato.




Gráfico 4

MOSFET tipo enriquecimiento de canal N.

Caracterizado por su alta eficiencia y su capacidad de amplificación, el MOSFET de enriquecimiento únicamente permite el flujo de la corriente entre el drenaje y la fuente cuando se aplica una tensión positiva en la compuerta gracias al campo eléctrico generado.

¹ V_T es la tensión de threshold

Para valores de V_{gs} menores a la tensión de umbral el canal deja de existir y la I_d resulta nula, siendo representada por:

$$I_D = \frac{\mu^* C_{ox} * W}{2 * L} * (V_{GS} - V_T)^2$$

Para que el transistor de efecto de campo logre amplificar, debe verificarse que la tensión drenaje-fuente sea mayor a la tensión overdrive.

2. TBJ

2.1 Especificaciones

En el desarrollo de este primer trabajo práctico de laboratorio se tuvieron en cuenta ciertas características al momento de desarrollar los diseños de monoetapas correspondientes a los dos tipos de transistores vistos en clase.

Para el transistor bipolar se tuvo en cuenta lo especificado en el PDF para el grupo 7:

- $|A_{VS}| = 120$
- $R_{IA} \leq 10\Omega$
- $R_S = 10\Omega$
- $R_L = 5k\Omega$

2.2 Diseño

Para este caso, como solicitaba una ganancia alta y una R_{ia} baja, decidimos utilizar la configuración de base común (gráfico 5) en función del BC548B, un NPN TO-92. Como se puede observar en el gráfico 6, todos los componentes elegidos para acompañar al TBJ fueron conectados en una protoboard que más tarde fueron soldados a una placa experimental para evitar errores.




Gráfico 5

Circuito utilizado para el transistor bipolar de juntura.




Gráfico 6

Circuito generado en el laboratorio.

Como esta topología es sensible a las variaciones de I_{cq} , se calculó dicho valor de I_{cq} en función de la impedancia de entrada dado que la R_{ia} define I_{cq} en esta configuración. Al suponer una R_E lo suficientemente alta, podemos aproximar $R_{IA} \simeq R_i = \frac{1}{g_m}$ en conjunto con $g_m = 40 * I_{CQ}$ para obtener una corriente de colector aproximada.

Sabiendo que se debe cumplir la condición de $R_{IA} \leq 10\Omega$ podemos utilizar la aproximación de $R_{IA} \simeq \frac{1}{g_m}$ para sacar un g_m mínimo y no superar los 10Ω :

$$\frac{1}{g_m} \leq 10\Omega \Rightarrow g_m \geq 0.1 S$$

Con esta condición podemos sacar la corriente mínima de trabajo:

$$gm \simeq 40 * I_{CQ} \Rightarrow I_{CQ} = \frac{gm}{40} = \frac{0.1}{40} = 2.5 \text{ mA}$$

Como 2.5mA es la corriente mínima con la que podemos trabajar, tomamos $I_{CQ} = 3 \text{ mA}$

En función de esto, se calcularon los parámetros h para $I_{CQ} = 3 \text{ mA}$ utilizando las curvas de en función de la corriente de colector de la datasheet presentadas en el gráfico 7.

- $HFE = 280$
- $HFE_{min} = 200$
- $h_{ie} = 3150\Omega$
- $h_{oe} = 42\mu S$
- $h_{fe} = 363$




Gráfico 7

Parámetros h relativos versus la corriente de colector.

De esta forma sabiendo el valor de la ganancia de tensión calculamos el valor de la resistencia de colector.

$$|AVS| = 120 = \frac{RIA}{RIA+RS} * AV \Rightarrow AV = 120 * \frac{RIA+RS}{RIA} = 120 * \frac{20}{10} = 240$$

$$AV = gm * Rd = gm * RL || RC \Rightarrow RC = 4615.4\Omega \Rightarrow 4k7\Omega \text{ comercial}$$

Se eligió una fuente de alimentación de $VCC = 20V$ y a partir de ello, se estimó una resistencia de emisor en la cual caiga menos que el 20% de Vcc .

$$VRE \leq 20\% * VCC \Rightarrow RE = 470\Omega \text{ comercial}$$

Con las RE y RC , podemos obtener la tensión de colector emisor del punto Q

$$Vceq = Vcc - Icq * (RE + RC) = 4.49 V$$

Tras prueba y error, para asegurar una independencia de β , se especificó un factor de apantallamiento de aproximadamente 100. De esta forma, se obtuvo el valor correspondiente a la resistencia y tensión del modelo de thevenin.

$$R_{th} = 940\Omega \quad V_{th} = 2.12V$$

Al plantear la malla de entrada con dicho modelo se obtuvieron las resistencias del divisor de tensión para la base.

$$V_{th} = V_{cc} * \frac{R_2}{R_1+R_2} * \frac{R_1}{R_1} \Rightarrow R_1 = \frac{V_{cc}*R_{th}}{V_{th}} = \frac{20V*940\Omega}{2.12V} = 8867\Omega \Rightarrow R_1 = 8k2\Omega \text{ comercial}$$

$$R_{th} = \frac{R_1*R_2}{R_1+R_2} \Rightarrow R_2 = \frac{R_{th}*R_1}{R_1-R_{th}} = \frac{940*8k2\Omega}{8k2\Omega-940} = 1061\Omega \Rightarrow R_2 = 1k\Omega \text{ comercial}$$

Finalmente, se calcularon los valores de las impedancias de entrada y salida para la etapa amplificadora.

$$R_i = \frac{h_{ie}}{h_{fe}+1} = \frac{3150\Omega}{363+1} = 8.65\Omega$$

$$R_o = \frac{1}{h_{oe}} * (1 + \frac{h_{fe}*(R_E||R_S)}{(R_E||R_S)+h_{ie}}) = \frac{1}{42\mu S} * (1 + \frac{363\Omega*(470\Omega||10\Omega)}{(470\Omega||10\Omega)+3150\Omega}) = 50k59\Omega$$

$$R_{OA} = R_C||R_o = 4700\Omega||50k59\Omega = 4300.47\Omega$$

Una vez obtenidos todos los componentes faltantes, se realizó una verificación de las condiciones iniciales a partir de los valores de resistencias comerciales.

$$g_m = \frac{h_{fe}}{h_{ie}} = \frac{363}{3150} = 0.115S$$

$$R_{IA} = R_i||R_E = (\frac{h_{ie}}{h_{fe}+1})||R_E = (\frac{3150\Omega}{363+1})||470\Omega = 8.5\Omega \quad \checkmark$$

$$A_V = g_m * R_L||R_C = 0.115 * \frac{5k*4k7}{5k+4k7} = 278.6$$

$$|A_{VS}| = \frac{R_{IA}}{R_{IA}+R_S} * A_V = \frac{8.5}{8.5+10} * 278.6 = 128 \quad \checkmark$$

$$I_{CQ} = \frac{V_{th}-V_{BE}}{R_E+\frac{R_{th}}{H_{FEtyp}}} = \frac{2.17V-0.7V}{470\Omega+\frac{8k2\Omega||1k\Omega}{280}} = 3.114mA \quad \checkmark$$

$$V_{ceq} = V_{cc} - I_{cq} * (R_E + R_C) = 20V - 3.114mA * (470 + 4700) = 3.9V$$

2.3 Simulación

A lo largo de este desarrollo se utilizó el programa “LTSpice” para realizar todas las simulaciones relacionadas a ambos tipos de transistores.

Se puede apreciar en la figura 8 el circuito hecho en Ltspice, en conjunto con el comando usado para la simulación en función del tiempo




Gráfico 8

Circuito realizado para el TBJ BC548B

Por un lado, se verificaron los parámetros para el análisis en continua, considerando una frecuencia de 0Hz. En el gráfico 9 se puede apreciar como la corriente del colector y la del emisor son extremadamente parecidas; y se calculó la ganancia de corriente.





Gráfico 9

Comparación de la corriente que atraviesa las resistencias de colector (3.170 mA) y emisor (3,180 mA).


$$Ai = \frac{ic}{ie} = \frac{3.17mA}{3.18mA} = 0.997 \text{ A/A}$$

Por otro lado, se simuló la tensión que cae entre el colector y el emisor del transistor, tal y como se muestra en el gráfico 10.



Caída de tensión entre colector y emisor para el diseño elegido (3.6 V).

También se verificaron los valores del modelo equivalente de thevenin y la corriente de base en el gráfico 11.



Corriente de base (10.8 uA) y la caída de tensión en la resistencia R2 (2.16 V)

Al estudiar la representación de la señal de entrada y de salida, fuimos capaces de verificar la ganancia de tensión (gráfico 12) teniendo en cuenta una señal de entrada de 10kHz de frecuencia.




Gráfico 12

Tensión de entrada del generador (-29.94 mV) y de salida en la carga (-3.53 V), con $AVS=117.9V/V$.

Finalmente, se realizó el análisis de la resistencia de entrada (RIA) y de salida (ROA) de la etapa amplificadora. En ambos casos se utilizó una simulación AC para pequeñas señales, con la diferencia de que para la ROA se pasiva la fuente de entrada y se coloca una fuente a la salida quitando del circuito la carga, tal y como se demuestra en el gráfico 13.




Gráfico 13

Circuito realizado para el análisis de la ROA

Se pueden observar los resultados obtenidos en los gráficos 14 y 15 y el contraste con los cálculos realizados.




Gráfico 14

RIA obtenida en la simulación (9.29 Ω)




Gráfico 15

ROA obtenida en la simulación (4k25 Ω)

Mediante esta simulación pudimos obtener los valores de las resistencias de entrada y salida para poder compararlas con las calculadas.

$$RIA = Ri || RE \Rightarrow Ri = \frac{-RIA * RE}{RIA - RE} = \frac{-9.29\Omega * 470\Omega}{9.29\Omega - 470\Omega} = 9.47\Omega$$

$$ROA = RC || Ro \Rightarrow Ro = \frac{-ROA * RC}{ROA - RC} = \frac{-4k25\Omega * 4k7\Omega}{4k25\Omega - 4k7\Omega} = 45164.56\Omega$$

2.4 Mediciones

Una vez realizada la simulación en base a los valores calculados en papel y lápiz, solo queda verificar el funcionamiento con componentes reales.

Se utilizó una protoboard para posicionar todos los elementos utilizados y las resistencias elegidas fueron de 1/4W y 5%.

Lo primero que se verificó fue la ganancia de tensión en el gráfico 16, la cual era una de las principales especificaciones impuestas por el ejercicio.




Gráfico 16

Medición de la señal de salida (amarilla) [2.56Vpp] y de la señal de entrada (violeta), [20.2 mVpp].

$$|AVS| = \frac{V_o}{V_s} = \frac{2580}{20.2} = 127.72$$

Como se eligió una amplitud bastante baja para el generador de señales, la presencia de ruido afectó notablemente a la señal de entrada y se utilizaron cursores para poder obtener un valor más preciso

También se verificó los números correspondientes del punto de trabajo estático y algunos valores intermedios utilizados en los cálculos anteriores.

A partir de un multímetro se midió la caída de tensión de la resistencia de colector (gráfico 17) y del emisor (gráfico 18) y se verificó la corriente de trabajo.




Gráfico 17



Gráfico 18

Medición de las caídas de tensión sobre la resistencia de colector (14.84 V) y sobre la de emisor (1.508 V).

$$V_{RC} = 14.84 \text{ V} \Rightarrow I_{Cq} = \frac{V_{RC}}{R_c} = \frac{14.84 \text{ V}}{4700 \Omega} = 3.16 \text{ mA}$$

$$V_{RE} = 1.508 \text{ V} \Rightarrow I_{Cq} = \frac{V_{RE}}{R_E} = \frac{1.508 \text{ V}}{470 \Omega} = 3.2 \text{ mA}$$

$$I_{Cq} = \frac{(3.16 \text{ mA} + 3.2 \text{ mA})}{2} = 3.18 \text{ mA}$$

$$gm \simeq 40 * I_{Cq} = 0.1272 \text{ S}$$

Gracias a estos valores empíricos, fuimos capaces de obtener la caída de tensión entre el colector y el emisor.

$$V_{CC} = V_{RC} + V_{CE} + V_{RE} \Rightarrow V_{CE} = V_{CC} - V_{RC} - V_{RE} = 20 \text{ V} - 15.18 \text{ V} - 1.54 \text{ V} = 3.28 \text{ V}$$

Así mismo, se midió la tensión que cae sobre la resistencia de polarización R2 para verificar el equivalente de thevenin tal y como se puede observar en el gráfico 19.



Gráfico 19

Medición de la caída de tensión sobre R2 (2.179 V).

Una vez obtenidos estos valores se pudo verificar la relación de corrientes, teniendo en cuenta que la ganancia de corriente para esta configuración, teóricamente tiende a uno.

$$A_i = \frac{i_c}{i_e} = \frac{3.23mA}{3.27mA} = 0.987 A/A$$

Luego de todos los cálculos y mediciones hechos hasta este punto, estudiamos los límites de corte y saturación así como la máxima excursión de V_o . A partir de definir los siguientes límites dados como:

Límite por corte $\rightarrow b = I_{cq} * R_{din}$ donde $R_{din} = R_c // R_L$

Límite por saturación $\rightarrow a = V_{ceq} - V_{cesat}$ donde $V_{cesat} = 0.25V$

Donde $I_{cq} = 3mA$ y $V_{ceq} = 4.5V$, vemos que por corte queda $b = 7.268V$ y por saturación queda $a = 4.25V$.

Observamos los valores empíricos de $I_{cq} = 3.18mA$ y $V_{ceq} = 3.28V$ y vemos que por corte queda $b = 7.7041V$ y por saturación queda $a = 3.03V$

Se observa que no hay casi diferencia en el límite por corte ya que se corre unos $0.45V$ mientras que si se nota un cambio en el límite por saturación el cual se corre casi $1.2V$

Dado que en ambos casos ocurre que $b > a$ resulta que el transistor limita por saturación por lo que la máxima excursión simétrica es de $V_{omax} = 4.25V$ con datos calculados y $V_{omax} = 3.03V$ con datos empíricos.

Observamos ahora la gráfica de las rectas de carga estática(RCE) y dinámica(RCD) en el gráfico 20.




Gráfico 20

RCE Y RCD para datos calculados en línea llena y para los datos empíricos en línea punteada.

Datos calculados:

Si $I_{cq} = 0 \text{ A} \Rightarrow V_{ceq} = V_{cc} = 20 \text{ V}$, y si $V_{ceq} = 0 \text{ V} \Rightarrow I_{cq} = \frac{V_{cc}}{R_E + R_C} = 3.8685 \text{ mA}$

Por otro lado, el punto Q queda $Q = \{V_{ceq}, I_{cq}\}$ donde $V_{ceq} = 4,5 \text{ V}$ y $I_{cq} = 3 \text{ mA}$

$$\text{Además } \Delta I_{cm\acute{a}x} = \frac{\Delta V_{cem\acute{a}x}}{R_{din}} = \frac{\Delta V_{cem\acute{a}x}}{R_C // R_L} = \frac{V_{ceq} + b}{R_C // R_L} = \frac{11.86 \text{ V}}{2422.68 \Omega} = 4.895 \text{ mA}$$

Datos empíricos:

Si $I_{cq} = 0 \text{ A} \Rightarrow V_{ceq} = V_{cc} = 20 \text{ V}$, y si $V_{ceq} = 0 \text{ V} \Rightarrow I_{cq} = \frac{V_{cc}}{R_E + R_C} = 3.8685 \text{ mA}$

Por otro lado, el punto Q queda $Q = \{V_{ceq}, I_{cq}\}$ donde $V_{ceq} = 3,28 \text{ V}$ y $I_{cq} = 3.18 \text{ mA}$

$$\text{Además } \Delta I_{cm\acute{a}x} = \frac{\Delta V_{cem\acute{a}x}}{R_{din}} = \frac{\Delta V_{cem\acute{a}x}}{R_C // R_L} = \frac{V_{ceq} + b}{R_C // R_L} = \frac{10.96 \text{ V}}{2422.68 \Omega} = 4.532 \text{ mA}$$

Además, a partir del generador de señales y un osciloscopio, fuimos capaces de medir la impedancia de entrada y salida, esto usando los métodos sugeridos en clase.

Respecto a la impedancia de entrada de la etapa nos basamos en el siguiente gráfico 21. Con un generador de señal de 1kHz, buscamos que la salida del osciloscopio sea lo más grande posible. La clave está en el setup y un potenciómetro que al variar su resistencia, varía la forma de la señal de salida en la carga. Esto lo hacemos hasta que la señal de salida alcance la mitad de amplitud respecto de la original medida sin potenciómetro.




Gráfico 21

Circuito utilizado para medir la impedancia de entrada del diseño

Finalmente se obtienen las diversas mediciones que podemos observar en los siguientes gráficos 22, 23, 24.




Gráfico 22

V_{out} en RL con generador de funciones en la entrada de la etapa sin poner potenciómetro en la entrada (1.4 V).




Gráfico 23

V_{out} en RI, con generador de funciones en la entrada de la etapa y con potenciómetro en la entrada. (704 mV).




Gráfico 24

Impedancia de entrada Z_i medida en el potenciómetro desconectado.

Vemos que la $Z_i = 8.4 \text{ Ohms}$ aproximadamente lo que es cercano a la resistencia de entrada de la etapa calculada anteriormente.

$$RIA(\text{calculado}) = 8.5\Omega \quad RIA(\text{simulado}) = 9.29\Omega \quad RIA(\text{medido}) = 8.4\Omega$$

Respecto a la impedancia de salida el proceso varía un poco, midiendo el cambio en la salida al conectar la resistencia de carga, como se muestra en el gráfico 25. Para ello, medimos la tensión en “circuito abierto” (A) y la tensión en “circuito con carga” (B).




Gráfico 25

Circuito abierto (A) y circuito con carga (B).

Se obtienen las mediciones mencionadas en los siguientes gráficos 26, 27.




Gráfico 26

V_{out} sin R_L con generador de funciones en la entrada de la etapa en circuito abierto. (99,6 mV).



Gráfico 27

V_{out} en RL con generador de funciones en la entrada de la etapa en circuito cargado. (49,6 mV).

Finalmente, para poder calcular la resistencia de salida de la etapa simplemente reemplazamos los valores en la ecuación que relaciona las tensiones:

$$V_{open} = 99.6mV \quad V_L = 49.6mV$$

$$Z_o = R_L * \left(\frac{V_{open}}{V_L} - 1 \right) = 4k7\Omega * \left(\frac{99.6mV}{49.6mV} - 1 \right) = 4737.9\Omega$$

$$ROA(calculado) = 4300.47\Omega \quad ROA(simulado) = 4k25\Omega \quad ROA(medido) = 4737.9\Omega$$

También es posible repetir el proceso de la resistencia de entrada, variando el valor de la resistencia de carga hasta lograr que la tensión del circuito cargado sea la mitad de la tensión del circuito abierto.

$$V_L = \frac{V_{open}}{2}$$

3. JFET

3.1 Especificaciones

Para el transistor de efecto de campo, se especificó que:

- $A_{VS} > 7$
- $R_{IA} \leq 450\Omega$
- $R_S = 330\Omega$
- $R_L = 15k\Omega$

3.2 Diseño

Para el caso del transistor de efecto de campo se necesitaba una ganancia baja y una impedancia de salida baja, por lo que se decidió usar un gate común y armar el circuito presentado en los gráficos 28 y 29.




Gráfico 28

Circuito elegido para el transistor de efecto de campo




Gráfico 29

Armado del circuito para el JFET.

La obtención de la ID_{SS} más estrictamente puede ser obtenida a partir de la hoja de datos mirando la gráfica $I_{ds} = f(V_{ds})$. De allí se verifica la curva que tenga $v_{gs} = 0$ que suele ser la de pendiente casi horizontal total. El valor de corriente para esa curva es ID_{SS} . Pero en caso de no haber tal gráfico, pues miramos la sección “on characteristics” y allí vemos el rango admisible de ID_{SS} .

ON CHARACTERISTICS

Zero - Gate - Voltage Drain Current(1) ($V_{DS} = 15 \text{ Vdc}$, $V_{GS} = 0 \text{ Vdc}$)	ID_{SS}	2.0	20	mAdc
--	-----------	-----	----	------

Por otro lado, para obtener la V_p = Tensión de pinch off, pudimos obtenerla a partir de leer la sección de “off characteristics”. Allí se menciona $V_{GS(off)}$, dicho valor es igual al de V_p .

El valor sugerido en clase para este rango fue de 3,5 V siendo un valor intermedio en este rango.

Gate – Source Cutoff Voltage (VDS = 15 Vdc, ID = 2.0 nAdc)	VGS(off)	—	– 8.0	Vdc
---	----------	---	-------	-----

La hoja de datos utilizada como referencia fue la de “On Semiconductors” ya que es la más completa respecto de otras marcas como Motorola, Fairchild, etc.

Por experiencia con otros cálculos, se tomó una $ID_{ss} = 16.4 \text{ mA}$ y $V_p = -3.5 \text{ V}$, de forma que podemos utilizar una corriente de trabajo aproximada a $I_D = \frac{ID_{ss}}{2} \simeq 7.5 \text{ mA}$ para asegurarnos de que la dispersión y los errores propios de estos dispositivos no nos afecten.

A partir de conocer la ID_{ss} y el V_p , obtuvimos la caída de tensión entre la compuerta y la fuente, así como el valor de g_m .

$$I_D = ID_{ss} * \left(1 - \frac{V_{gs}}{V_p}\right)^2 \Rightarrow 7.5 \text{ mA} = 16.4 \text{ mA} * \left(1 - \frac{V_{gs}}{-3.5V}\right)^2 \Rightarrow V_{gs} \simeq -1.38 \text{ V}$$

$$g_m = 2 * \frac{ID_{ss}}{V_p^2} * (V_{gs} - V_p) = 2 * \frac{16.4 \text{ mA}}{(-3.5V)^2} * (-1.38V - (-3.5)) = 6.33 \text{ mS}$$

Teniendo en cuenta el valor de la resistencia de entrada aproximada y la condición para la ganancia de tensión, pudimos obtener tanto el valor de R_{so} como el valor de R_D . Como la R_{IA} debía ser menor a 450, se eligió una de 150.

$$R_i \simeq \frac{1}{g_m} = \frac{1}{6.33 \text{ mS}} = 158 \Omega$$

$$R_{IA} = R_i || R = 150 \Rightarrow R = 2962.5 \Omega \Rightarrow 2k7 \Omega$$

$$10 < AVS = \frac{R_{IA}}{R_{IA} + R_S} * (g_m * R_D) = \frac{R_{IA}}{R_{IA} + R_S} * g_m * R_L || R_D \Rightarrow R_D > 7k6 \Omega \text{ } 5K5$$

$$R_D = 10k \Omega$$

Definimos una fuente de alimentación de 20V, para luego obtener el valor de R_{so} buscando que su caída de tensión sea menor al 20% de VDD.

$$V_{R_{so}} < 0.2 * 20 = 4 \text{ V}$$

$$R < \frac{4 \text{ V}}{I_D} = \frac{4 \text{ V}}{7.5 \text{ mA}} = 533.3 \Omega \Rightarrow R = 470 \Omega$$

También obtenemos la tensión Drain-Source del punto Q.

$$V_{DSQ} = VDD - I_D * (R + R_D) = 20V - 7.5 \text{ mA} * (470 \Omega + 10k \Omega) = -58.5 \text{ V}$$

Se puede observar que al tener una corriente tan alta, la caída de tensión en las resistencias son muy elevadas y la fuente de alimentación se iría fuera de rango, por eso en una primera instancia habíamos elegido una corriente cerca del 1mA a pesar de ir en contra de lo visto en clase (muy cerca del límite inferior) con los parámetros vistos en los PDF.

$$RIA = Ri || R \simeq \frac{1}{gm} \Rightarrow gm = \frac{1}{RIA} = 2.22mS$$

$$gm = 2 * \frac{IDSS}{|Vp|} * \sqrt{\frac{I_D}{IDSS}} \Rightarrow I_D = (gm * \frac{|Vp|}{2 * IDSS})^2 * IDSS = (2.22mS * \frac{3V}{2 * 12mA})^2 * 12mA = 924uA$$

$$I_D = IDSS * (1 - \frac{Vgs}{Vp})^2 \Rightarrow Vgs \simeq -2.17V$$

$$Ri \simeq \frac{1}{gm} = \frac{1}{2.22mS} = 450.45\Omega$$

$$8 < AVS = \frac{RIA}{RIA+RS} * (gm * Rd) = \frac{RIA}{RIA+RS} * gm * RL || RD = \frac{450}{450+330} * 2.22mA * 15k || RD \Rightarrow RD > 10k7$$

$$RD = 12k\Omega$$

Siguiendo con una fuente de alimentación de 20V:

$$V_{Rso} < 0 * 20 = 4V$$

$$R < \frac{4V}{I_D} = \frac{4V}{924uA} = 4330\Omega \Rightarrow R = 3900\Omega$$

También obtenemos la tensión Drain-Source del punto Q.

$$V_{DSQ} = VDD - I_D * (R + RD) = 20V - 924uA * (3900\Omega + 12k\Omega) = 5.30V$$

Finalmente, para decidir el divisor de tensión de la polarización se impuso un valor de R1 grande y se realizó el modelo de thevenin para obtener un equivalente en función de la malla de entrada.

$$R1 = 820k\Omega$$

$$Vth = Vgs + I_D * R = (-2.17V) + 924uA * 3900\Omega = 1.43V$$

$$Vth = VDD * \frac{R2}{R2+R1} \Rightarrow R2 = \frac{Vth * R1}{VCC - Vth} = \frac{1.43V * 820k\Omega}{20V - 1.43V} = 63k14\Omega \Rightarrow R2 = 69k\Omega$$

Además, se calcularon los valores de las impedancias de entrada y salida para el gate común.

$$ro = \frac{1}{gos} = \frac{1}{0.035m} \simeq 28571.42\Omega$$

$$R_d = R_D || R_L = 12k\Omega || 15k\Omega \simeq 6k66\Omega$$

$$R_o = r_o * (g_m * (R || R_S) + 1) + R || R_S =$$

$$28571.42\Omega * (2.22mS * (3k9\Omega || 330) + 1) + 3k9 || 330 = 33147.6\Omega$$

$$R_{OA} = R_o || R_D = 33147.6\Omega || 15k\Omega = 10k3\Omega$$

Ya con los valores calculados, se realizó la verificación correspondiente de las especificaciones. Se aclara que “ro” obtenido posee cierto error dado que gos se obtuvo de datasheet observando el gráfico logarítmico asociado obteniendo el dato de forma aproximada

$$V_{th} = V_{DD} * \frac{R_2}{R_2 + R_1} = 20V * \frac{69k\Omega}{69k\Omega + 820k\Omega} = 1.55V$$

$$R_{th} = \frac{R_2 * R_1}{R_2 + R_1} = \frac{69k\Omega * 820k\Omega}{69k\Omega + 820k\Omega} = 63k64\Omega$$

$$R_i = \frac{r_o + R_d}{1 + g_m * r_o} = \frac{28571.42 + 6k66}{1 + 2.22mA * 28571.42} = 547\Omega$$

$$V_{th} = I_D * R + V_{gs} \Rightarrow I_D = \frac{V_{th} - V_{gs}}{R} = \frac{1.55V - (-2.17V)}{3900\Omega} = 953.8 \mu A \checkmark$$

$$R_{IA} = R_i || R = 547\Omega || 3900\Omega = 479.7\Omega \checkmark$$

$$AV = R_d * \frac{g_m * r_o + 1}{r_o + R_d} = 6k66\Omega * \frac{2.22mS * 28571.42\Omega + 1}{28571.42\Omega + 6k66\Omega} = 12.18$$

$$|AV_S| = \frac{R_{IA}}{R_{IA} + R_S} * AV = \frac{479.8\Omega}{479.8\Omega + 330\Omega} * 12.18 = 7.21 \checkmark$$

Como se probó en papel y en cálculos no logramos completar todas las especificaciones dentro de un rango útil de trabajo, justamente por esto, y semanas de intentos con diferentes valores y configuraciones, decidimos realizar el análisis para un source común según el gráfico 30.




Gráfico 30

Configuración elegida en una segunda instancia para el JFET

En un primer caso, probamos con los valores típicos vistos en clase para los JFET ($ID_{ss} = 12 \text{ mA}$ y $V_p = -3 \text{ V}$).

$$I_D = ID_{ss} * \left(1 - \frac{V_{gs}}{V_p}\right)^2 \Rightarrow 6 \text{ mA} = 12 \text{ mA} * \left(1 - \frac{V_{gs}}{-3\text{V}}\right)^2 \Rightarrow V_{gs} \simeq -0.88\text{V}$$

$$gm = 2 * \frac{ID_{ss}}{V_p^2} * (V_{gs} - V_p) = 2 * \frac{15\text{mA}}{(-3.5\text{V})^2} * (-1.1\text{V} - -3.5) = 5.65\text{mS}$$

Al tener el valor de la resistencia de carga, la RIA y un aproximado de la ganancia que se busca, obtenemos el resto de las resistencias y la Vds.

$$RIA = 450\Omega \Rightarrow R2 = 470\Omega$$

$$Ro = ro = \frac{1}{\lambda * Id} = \frac{1}{2\text{mS} * 6\text{mA}} \simeq 83\text{k}\Omega$$

$$AVS = \frac{RIA}{RIA+RS} * (-gm * RL || RD || Ro) \Rightarrow RD = 3089\Omega \Rightarrow RD = 2700\Omega$$

$$Rso = 150\Omega \text{ (cumpliendo que sea menor al 20\% de VDD).}$$

$$ROA = ro || RD = 83\text{k}\Omega || 2\text{k}\Omega \simeq 2615\Omega$$

$$Vds = VDD - I_D * (Rso + RD) = 20\text{V} - 6\text{mA} * (150\Omega + 2700\Omega) = 2.9\text{V}$$

Verificamos lo calculado.

$$-V_{gs} = Rso * I_D \Rightarrow I_D = \frac{-V_{gs}}{Rso} = \frac{+0.88\text{V}}{150\Omega} = 5.87 \text{ mA} \checkmark$$

$$RIA = R2 = 470\Omega \checkmark$$

$$|AVS| = \frac{RIA}{RIA+RS} * (gm * RL || RD || Ro) = \frac{470\Omega}{470\Omega+330\Omega} * 5.65\text{mS} * 15\text{k}\Omega || 2\text{k}\Omega || 83\text{k}\Omega = 7.4 \checkmark$$

Sin embargo, luego de intentar varios modelos de ambas configuraciones no logramos obtener los resultados esperados en la práctica; por lo que decidimos volver a calcular los componentes pero para un transistor completamente nuevo. Utilizando el JFET 2N3958, un canal N específico para aplicaciones de amplificación, se realizó el siguiente análisis:

Con un $V_p = -2\text{V}$ y una $ID_{ss} = 3\text{mA}$ y siguiendo lo explicado en clase para la corriente de trabajo.

$$I_D = ID_{ss} * \left(1 - \frac{V_{gs}}{V_p}\right)^2 \Rightarrow 1.5 \text{ mA} = 3 \text{ mA} * \left(1 - \frac{V_{gs}}{-2\text{V}}\right)^2 \Rightarrow V_{gs} \simeq -0.59\text{V}$$

$$gm = 2 * \frac{ID_{ss}}{V_p^2} * (V_{gs} - V_p) = 2 * \frac{3\text{mA}}{(-2\text{V})^2} * (-0.59\text{V} - -2) = 2.12\text{mS}$$

A partir de la RIA, los datos de las especificaciones y una ganancia mayor a 7, calculamos el resto de resistencias y la caída de tensión entre el drain y el source.

$$RIA = 450\Omega \Rightarrow R2 = 470\Omega$$

$$Ro = ro = \frac{1}{\lambda * Id} = \frac{1}{4.25mS * 3mA} \simeq 78k4\Omega$$

$$AVS = \frac{RIA}{RIA+RS} * (-gm * RL || RD || Ro) \Rightarrow 7 < \frac{470\Omega}{470\Omega+330\Omega} * (-2.12mS * 15k\Omega || RD || 78k4\Omega)$$

$$RD \simeq 11k5\Omega \Rightarrow 10k\Omega \text{ o } 12k\Omega$$

$$Rso = 390\Omega \text{ (cumpliendo que sea menor al 20% de VDD).}$$

$$ROA = ro || RD = 78k4 || 10k \simeq 8k8\Omega$$

$$Vds = VDD - Id * (Rso + RD) = 20V - 1.5mA * (390\Omega + 10k\Omega) = 4.415V$$

Verificamos lo calculado.

$$-Vgs = Rso * Id \Rightarrow Id = \frac{-Vgs}{Rso} = \frac{+0.59V}{390\Omega} = 1.51mA \checkmark$$

$$RIA = R2 = 470\Omega \checkmark$$

$$|AVS| = \frac{RIA}{RIA+RS} * (gm * RL || RD || Ro) = \frac{470\Omega}{470\Omega+330\Omega} * 2.12mS * 15k || 12k || 78k4 = 7.65 \checkmark$$

$$|AVS| = \frac{470\Omega}{470\Omega+330\Omega} * 2.12mS * 15k || 10k || 78k4 = 6.94 \times$$

$$|AVS| = \frac{470\Omega}{470\Omega+330\Omega} * 2.12mS * 15k || 11k || 78k4 = 7.31 \checkmark$$

2

² Utilizando un potenciómetro

3.3 Simulación

Nuevamente, utilizamos el programa LTSpice para realizar todas las simulaciones necesarias. En el gráfico 31 se muestra el diseño creado para el caso del JFET Gate Común.




Gráfico 31

Circuito realizado para el JFET MPF102.

Al igual que con el transistor bipolar, se verificaron los parámetros y algunos valores útiles para el análisis de continua. En el gráfico 32 se presenta la similitud entre la corriente del drenaje y la de la fuente.




Gráfico 32

Corriente de drenaje y de fuente para los componentes elegidos ($926.3\ \mu A$).

También se verificó la caída de tensión entre drenaje y fuente en el gráfico 33 y el valor equivalente para el modelo de thevenin de la entrada en el gráfico 34.




Gráfico 33

Tensión entre drenaje y fuente (5.27V).




Gráfico 34

Caída de tensión en la resistencia R2 (1.55V).

Se verificó la caída de tensión existente entre la compuerta y la fuente (gráfico 35), la máxima corriente de drenaje (gráfico 36) y el Vp para este circuito con JFET.




Gráfico 35

Caída de tensión entre la compuerta y la fuente (-2.1 V).




Gráfico 36

Características propias de la construcción, I_{dss} (11.91 mA) y V_p (-3 V).

De esta forma, fuimos capaces de verificar el valor de g_m en simulación.

$$g_m = 2 * \frac{I_{dss}}{V_p^2} * (V_{gs} - V_p) = 2 * \frac{11.9 \text{ mA}}{(-3V)^2} * (-2.17V - (-3V)) = 2.19 \text{ mS}$$

Por último, pero no menos importante, fuimos capaces de simular la ganancia de tensión a través de las señales de entrada y salida del circuito, tal y como se puede observar en el gráfico 37.




Gráfico 37

Tensión de entrada del generador (-99.87 mV) y de salida en la carga (-735.7 mV), con $AVS=7.37 \text{ V/V}$.

Para la medición de la ROA y RIA se procede exactamente de la misma forma que con el TBJ. Se presentan los resultados obtenidos para la RIA en el gráfico 38 y para la ROA en el gráfico 39.




Gráfico 38

RIA obtenida en la simulación (490.24 Ω)




Gráfico 39

ROA obtenida en la simulación (11k85 Ω)

En el caso de la resistencia de entrada se observa que cumple con lo calculado anteriormente, mientras que para la ROA el valor varía pero se encuentra en el mismo orden de magnitud.

Al igual que antes, obtuvimos los valores de las resistencias de entrada y salida para poder compararlas con las calculadas.

$$RIA = Ri || R \Rightarrow Ri = \frac{-RIA * R_{so}}{RIA - R_{so}} = \frac{-490.24\Omega * 5600\Omega}{490.24\Omega - 5600\Omega} = 537.27\Omega$$

$$Ro = r_o * (g_m * (R_{so} || R_S) + 1) = 28571.42\Omega * (1.7mS * (5600\Omega || 330) + 1) = 43708\Omega$$

También realizamos las simulaciones correspondientes para el modelo de la configuración de source común según el gráfico 40.




Gráfico 40

Circuito realizado para el JFET MPF102.

Decidimos utilizar una resistencia de drain de 10k para la simulación debido a la similitud de los resultados con los esperados.

En el gráfico 41 presentamos la ganancia obtenida en la simulación y en el gráfico 42 la corriente de trabajo, la caída de tensión en la resistencia de drenaje y la caída de tensión en la resistencia de source.




Gráfico 41

Ganancia obtenida con $V_s = -99.86\text{mV}$ y $V_o = 733.16\text{mV}$. $AVS = 7.34\text{ V/V}$.




Gráfico 42

Corriente de trabajo ($I_d=1.57$ mA), y caídas de tensión ($V_{RD}=15.7$ V) ($V_{RSO}=0.61$ V).

Para las caídas de tensión entre gate y source y drain y source utilizamos el gráfico 43.




Gráfico 43

V_{gs} (-0.6V), y V_{ds} (3.68V) de la configuración SC.

En el gráfico 44 se presenta los valores de D_{ss} y V_p .




Gráfico 44

Características propias de la construcción, I_{dss} (3.37 mA) y V_p (-2 V).

También simulamos el valor correspondiente a la ROA en el gráfico 45.




Gráfico 45

ROA simulada. (9k66Ω).

3.4 Mediciones

Una vez realizada la simulación en base a los valores calculados en papel y lápiz, solo queda verificar el funcionamiento con componentes reales.

Se utilizó una protoboard para posicionar todos los elementos utilizados y las resistencias elegidas fueron de 1/4W y 5%.

Lo primero que se verificó fue la ganancia de tensión en los gráficos 46 y 47, la cual era una de las principales especificaciones impuestas por el ejercicio.




Gráfico 46

Medición de la señal de entrada [99.6 mVpp]




Gráfico 47

Medición de la señal de salida [704 mVpp].

$$|AVS| = \frac{V_o}{V_s} = \frac{704}{99.6} = 7.1$$

Como se eligió una amplitud bastante baja para el generador de señales, la presencia de ruido afectó notablemente a la señal de entrada y se utilizaron cursores para poder obtener un valor más preciso.

También se verificó los números correspondientes del punto de trabajo estático y algunos valores intermedios utilizados en los cálculos anteriores.

A partir de un multímetro se midió la caída de tensión de la resistencia de drain y del source y se verificó la corriente de trabajo I_D por un promedio al igual que para el TBJ.

$$V_{RD} = 9.14 \text{ V} \Rightarrow I_{Dq} = \frac{V_{RD}}{R_D} = \frac{9.14 \text{ V}}{12 \text{ k}\Omega} = 761.6 \text{ }\mu\text{A}$$

$$V_{Rso} = 3.86 \text{ V} \Rightarrow I_{Dq} = \frac{V_{Rso}}{R_{so}} = \frac{3.86 \text{ V}}{5600 \Omega} = 689.28 \text{ }\mu\text{A}$$

$$I_D = \frac{(761.6 \text{ }\mu\text{A} + 689.28 \text{ }\mu\text{A})}{2} = 725.44 \text{ }\mu\text{A}$$

De esta forma, pudimos verificar la tensión Drain-Source del punto Q con los valores medidos.

$$V_{DSQ} = V_{DD} - I_D * (R_S + R_D) = 20 \text{ V} - 772 \text{ }\mu\text{A} * (5 \text{ k}\Omega + 12 \text{ k}\Omega) = 6.41 \text{ V}$$

También fuimos capaces de verificar el valor correspondiente a la corriente de drenaje máxima en el gráfico 48 y el equivalente al modelo de thevenin en el gráfico 49.



Gráfico 48



Gráfico 49

Medición de la corriente I_{DSS} (16.4 mA) y la caída de tensión en R_2 (1.28 V).

Para medir la I_{DSS} se realiza conecta el Gate con el Source, es decir, se puentean estos terminales y luego se colocar el multímetro en modo amperímetro en la malla de salida de tal forma que las puntas queden serie con una resistencia de Drain no muy grande, no es necesario que sea la misma que la R_{Drain} del Jfet propiamente del amplificador. Cerrada la malla, entonces el valor marcado en la pantalla es la I_{DSS} .

Luego de todos los cálculos y mediciones hechos hasta este punto, estudiamos los límites de corte y por región óhmica así como la máxima excursión de V_o . A partir de definir los siguientes límites dados como:

Límite por corte $\rightarrow I_{dq} * R_{din} = b$ donde $R_{din} = R_D // R_L$

Límite por región óhmica $\rightarrow$ Define parábola límite de ec $I_d = K (V_{gs} - V_{threshold})^2$ y asíntota dada por $|V_p| = 3 V$

Donde recordando tenemos calculado $I_{dq} = 750 \mu A$ y $V_{dsq} = 7.475 V$. Vemos que por corte queda $b = 5 V$ y por región óhmica queda $a = 4.275 V$ gráficamente cortando la curva con la parábola límite.

Observamos los valores empíricos de $I_{dq} = 772 \mu A$ y $V_{dsq} = 7.81 V$. Vemos que por corte queda $b = 5.146 V$ y por región óhmica queda $a = 4.01 V$ gráficamente cortando la curva con la parábola límite.

Vemos que no hay casi diferencia en el límite por corte ya que se corre unos $0.146 V$ al igual que el límite por región óhmica el cual se corre casi $0.265 V$

Dado que en ambos casos ocurre que $b > a$ resulta que el transistor limita por región óhmica por lo que la máxima excursión simétrica es de $V_{omax} = 4.275 V$ con datos calculados y $V_{omax} = 4.01 V$ con datos empíricos.

Observamos ahora las rectas de carga estática(RCE) y dinámica(RCD) así como las limitaciones de región óhmica obtenidas por el método gráfico visto en clase en el gráfico 50.




Gráfico 50

RCE Y RCD para datos calculados en línea llena y para los datos empíricos en línea punteada.

I_{dq} = Corriente I_{dq} empírica, V_{dsq} = Tensión Drain-Source empírica

I_{dq} = Corriente I_{dq} calculada, V_{dsq} = Tensión Drain-Source calculada

Datos calculados:

$$\text{Si } I_{dq} = 0 \text{ A} \Rightarrow V_{dsq} = V_{DD} = 20 \text{ V, y si } V_{dsq} = 0 \text{ V} \Rightarrow I_{dq} = \frac{V_{DD}}{R_{So} + R_D} = 1.1976 \text{ mA}$$

Por otro lado, el punto Q queda $Q = \{V_{dsq}, I_{dq}\}$ donde $V_{dsq} = 7.475 \text{ V}$ y $I_{dq} = 750 \text{ uA}$

$$\text{Además } \Delta I_{dm\acute{a}x} = \frac{\Delta V_{dsm\acute{a}x}}{R_{din}} = \frac{\Delta V_{dsm\acute{a}x}}{R_D // R_L} = \frac{V_{dsq} + b}{R_D // R_L} = \frac{12.475 \text{ V}}{6.66 \text{ k}\Omega} = 1.8731 \text{ mA}$$

Donde $I_{dss} = 15 \text{ mA}$ impone una restricci3n en las RCD y RCE. Tambi3n la as3ntota gr3fica de la par3bola l3mite es en $|V_p| = 3 \text{ V}$

Datos emp3ricos:

$$\text{Si } I_{dq} = 0 \text{ A} \Rightarrow V_{dsq} = V_{DD} = 20 \text{ V, y si } V_{dsq} = 0 \text{ V} \Rightarrow I_{dq} = \frac{V_{DD}}{R_{So} + R_D} = 1.1976 \text{ mA}$$

Por otro lado, el punto Q queda $Q = \{V_{dsq}, I_{dq}\}$ donde $V_{dsq} = 7.81 \text{ V}$ y $I_{dq} = 772 \text{ uA}$

$$\text{Además } \Delta I_{dm\acute{a}x} = \frac{\Delta V_{dsm\acute{a}x}}{R_{din}} = \frac{\Delta V_{dsm\acute{a}x}}{R_D // R_L} = \frac{V_{dsq} + b}{R_D // R_L} = \frac{12.996 \text{ V}}{6.66 \text{ k}\Omega} = 1.9513 \text{ mA}$$

Donde $I_{dss} = 15 \text{ mA}$ impone una restricci3n en las RCD y RCE. Tambi3n la as3ntota gr3fica de la par3bola l3mite es en $|V_p| = 3 \text{ V}$

Como se mencion3 en la secci3n de dise1o, utilizamos diversas configuraciones para lograr cumplir las especificaciones del grupo, por lo que tambi3n probamos dichos circuitos en la pr3ctica, enfoc3ndonos en el mejor resultado.

Logramos obtener experimentalmente una ganancia levemente mayor a 7 V/V como se puede observar en el gr3fico 51.




Gráfico 51

AVS de la configuración SC. (7.1 V/V).

En los gr3ficos 52 y 53 se presentan las ca3das de tensi3n correspondientes a la resistencia de drain y la de source. Es importante mencionar que en la experiencia se modific3 la 3ltima

de ellas ya que había una pequeña diferencia en la corriente esperada, por lo que se usó una de 120ohm a partir de ajuste fino.



Gráfico 52



Gráfico 53

Medición de las caídas de tensión sobre la resistencia de drain (14.92 V) y sobre la de source (0.18V).

Gráfico 49

$$V_{RD} = 14.92 \text{ V} \Rightarrow I_D = \frac{V_{RD}}{RD} = \frac{14.92 \text{ V}}{10 \text{ k}\Omega} = 1.49 \text{ mA}$$

$$V_{RSO} = 0.18 \text{ V} \Rightarrow I_D = \frac{V_{RSO}}{RSO} = \frac{0.18 \text{ V}}{120 \Omega} = 1.53 \text{ mA}$$

$$I_D = \frac{(1.49 \text{ mA} + 1.53 \text{ mA})}{2} = 1.51 \text{ mA}$$

También medimos el valor de VGS (gráfico 54) y de VDS (gráfico 55) del circuito.




Gráfico 54



Gráfico 55

VGS (-0.654 V) y VDS (-3.94V) para la configuración SC.

Para obtener el valor de la ROA, simplemente conectamos un potenciómetro a la salida de circuito en cero y analizamos la amplitud de la señal de salida; luego fuimos aumentando el valor de la resistencia hasta obtener la mitad de dicha amplitud. Finalmente, medimos el potenciómetro (gráfico 56) al cumplir esa condición y obtenemos la ROA..



Gráfico 56

ROA medida para el SC. (9k89 Ω).

$$ROA(\text{calculado}) = 8k8\Omega \quad ROA(\text{simulado}) = 9k66\Omega \quad ROA(\text{medido}) = 9k89\Omega$$

Para la RIA simplemente medimos la resistencia conectada al gate del transistor, como se puede ver en el gráfico 57.




Gráfico 57

RIA medida para todos los circuitos SC. (465 Ω).

$$RIA(\text{calculado}) = 470\Omega \quad RIA(\text{simulado}) = 470\Omega \quad RIA(\text{medido}) = 465\Omega$$

4. Conclusiones

TBJ

En la tabla I se puede observar los valores de los parámetros de corriente continua y señal calculados, simulados y medidos para el caso del transistor bipolar de juntura.

	Calculado	Simulado	Medido
I_c [mA]	3.114	3.17	3.18
V_{ce} [V]	3.9	3.6	3.28
g_m [S]	0.115	0.124	0.127
AVS [V/V]	128	117.9	127.72
A_i [A/A]	~1	0.997	0.987
RIA [Ω]	8.5	9.29	8,4
ROA [Ω]	4300.47	4257.32	4737,9

Tabla I

JFET

Se repitió el proceso para el JFET y se presentan los valores de interés en la tabla II para los cálculos, la simulación y la práctica. Teniendo en cuenta todos los circuitos analizados, elegimos el mejor caso para la comparación final (source común).


	Calculado	Simulado	Medido
I_d [μA]	1.51	1.57	1.51
V_{gs} [V]	-0.59	-0.6	-0.654
V_{ds} [V]	4.415	3.68	3.94
g_m [mS]	2.19	2	2.02
I_{dss} [mA]	3	3	3.1
AVS [V/V]	7.31	7.34	7.1
RIA [Ω]	470	470	465
ROA [k Ω]	8.8	9.66	9.89

Tabla II

Analizando tanto la tabla del TBJ como del JFET, vemos que la aparición de dispersión en los parámetros entre los 3 casos siendo ellos “calculado”, “simulado” y “medido” se debe a algunos factores como:

- La introducción de ruido durante las mediciones a partir de utilizar circuito en protoboard y cables no todo en buen estado, lo mismo con los equipos de medición y sus puntas para medir así como la temperatura de los dispositivos amplificadores. Al trabajar con señales débiles, cualquier ruido introducido, por más pequeño que sea, se mete en el circuito y afecta a las mediciones.

- Considerando los problemas de ruido y manejo que acarrea el uso de una protoboard se optó por probar a hacer una pcb para el amplificador con fet en la configuración gate común, se adjunta imagen del resultado.



- El uso de ciertos parámetros en los modelos de los transistores durante la simulación provocan algunos ligeros cambios en los parámetros simulados respecto de lo deseado.

- El uso de aproximaciones en los cálculos y de algunos parámetros de las hojas de datos así como el uso de resistencias comerciales respecto de las resistencias exactas calculadas, introducen cierta variación en los parámetros

Tuvimos varios problemas al momento del análisis del circuito del JFET, ya que todo lo calculado en papel tenía sentido y cumplía con las especificaciones dadas; sin embargo, cuando se lo simulaba con los parámetros correspondientes al transistor real nuestro, algunos de los valores no coincidían. Así mismo, al llevarlo al laboratorio tanto las corrientes como las tensiones de estudios se parecían, pero la ganancia no lograba superar los 5V/V. Por esa misma razón elegimos utilizar un transistor completamente nuevo con características bastante diferentes a lo que veníamos utilizando y analizamos en profundidad aquel caso que se acercaba más a los valores esperados.

5. Apéndice

En este apéndice se aborda la disparidad observada entre las ganancias calculadas mediante simulación y las obtenidas experimentalmente. El análisis se desarrolla utilizando herramientas computacionales y parte de la hipótesis de que, para valores similares de corriente I_{dss} , existe una relación lineal entre la ganancia Avs y el voltaje V_{ds} , asumiendo que I_{dss} , r y r_D permanecen constantes. Con base en los valores experimentales, se realiza una regresión lineal considerando V_{ds} como variable independiente y Avs como dependiente.




Gráfico 58

Los resultados del gráfico 58 muestran que al aumentar V_{ds} , la ganancia incrementa bajo las hipótesis mencionadas, evidenciando una correlación positiva entre estas variables. Esto sugiere que la única forma de incrementar la ganancia sería aumentando el valor de la fuente de alimentación V_{dd} , ya que los demás parámetros permanecen constantes.

Sin embargo, si se decide prescindir de este análisis debido a las limitaciones impuestas por las hipótesis iniciales, es posible reflexionar sobre el comportamiento práctico del dispositivo. Al revisar los datos experimentales y la información provista en el trabajo práctico, se observa que, para valores bajos de I_{dq} , una forma de incrementar la ganancia

sería aumentar r_D . No obstante, esto genera una mayor caída de tensión en V_{rD} , lo que, sumado al límite impuesto por V_{dd} (20 V), provocaría que el dispositivo salga de su zona de operación antes de alcanzar la ganancia deseada.

Otra opción viable sería incrementar significativamente I_{DQ} , buscando reducir r_D al mínimo posible (teniendo en cuenta que valores muy cerca de I_{DSS} también generan inestabilidad en el circuito). Dado que la ley de Ohm mantiene un comportamiento lineal en este rango de operación, esta solución resulta factible. A partir de los resultados obtenidos, se logró una de las ganancias más altas alcanzadas en las condiciones experimentales, aunque aún por debajo de las expectativas. Ajustes finos a r_D permitieron aumentar A_{vs} ; sin embargo, la ganancia obtenida seguía siendo insuficiente.

Por último, se consideró una hipótesis alternativa y poco convencional: que los transistores adquiridos (siendo del mismo modelo, pero comprados en tiendas y fechas diferentes) presenten un mal funcionamiento de fábrica que afecte la ganancia en los niveles de corriente manejados. Este comportamiento no sería evidente en niveles bajos de corriente, donde la ganancia parece ajustarse a las expectativas.

6. Bibliografía

- PowerPoints y PDFs presentados en clase
- Anotaciones personales
- General Semiconductor, “Small Signal Transistor”, BC546 THRU BC549.
- Sedra, A. y Smith, K. (2015). *Microelectronic Circuits*. (7ma ed.). Oxford University Press.
- Chan, T., Johns, D. y Martin, K. (2012). *Analog Integrated Circuits*. (2da ed.). Wiley.
- s.n. [Electronics Circuit Hub]. (2021, 17 de Julio). LTSpice JFET Output Characteristics | Simulation. [Video]. Youtube. <https://www.youtube.com/watch?v=GRJgsl4FJFo>
- s.n. [The Offset Volt]. (2016, 19 de Diciembre). 44. JFET Common Gate Amplifiers. [Video]. Youtube. <https://www.youtube.com/watch?v=ISrjFkhoFOY>