

**مقدمه**

در این تمرین با استفاده از نرم افزار HSPICE در تکنولوژی ۹۰ نانومتری CMOS با پیاده سازی مدارات پایه ای دیجیتال در سطح ترانزیستوری آشنا می شوید و با استفاده از تحلیل های موجود در نرم افزار، مانند تحلیل گذرا عملکرد آن ها و پارامترهای مهمی مانند تاخیر انتشار را بررسی می کنید. و در نهایت با استفاده از این مدارات یک جمع کننده هشت بیتی را با معماری Carry Propagate Adder پیاده سازی می کنید.

ولتاژ تغذیه را VDD را برابر با ۱ ولت در نظر بگیرید و طول کانال ترانزیستورها را برابر با $L=180\text{nm}$ در نظر بگیرید.

فایل کتابخانه 90nm در اختیار شما قرار داده میشود. برای استفاده از کتابخانه می توانید از دستور زیر استفاده کنید:
`.lib 'cm90g_2d5_lk_v1d2p1.l' TT`

بخش اول طراحی گیت های پایه

در بخش ابتدایی گیت های الف (INV ب) NAND (چ) AND (د) OR (ه) NOR (و) XOR (ز) MUX (ح) را تعریف کنید. باید توجه کنید که طراحی شما باید تا حد ممکن ماژولار (Modular) باشد به این معنا که با استفاده از قابلیت کامنت گذاری، دستور طراحی هر بخش را از بخش های دیگر جدا کنید و برای هر گیت یک SUBCKT تعریف کنید.

جدول زیر مقادیر پیشنهادی برای ابعاد ترانزیستورها را به نمایش می گذارد. پیشنهاد میشود که پارامتری به نام های Wp و Wn همراه با $Lmin$ تعریف کنید.

جدول ۱ - ابعاد ترانزیستورهای گیت های پایه

GATE	Wn	Wp
INV	$1\ \mu M$	$2\ \mu M$
NAND,AND	$2\ \mu M$	$2\ \mu M$
NOR,OR	$1\ \mu M$	$4\ \mu M$
XOR	$2\ \mu M$	$4\ \mu M$
MUX	$2\ \mu M$	$4\ \mu M$


۱. با استفاده از تحلیل زمانی یا گذرا، خروجی های این گیت ها را همزمان به ازای ورودی های مختلف نمایش دهید و از درستی عملکرد آن اطمینان حاصل کنید. (میتوانید برای اعمال ورودی ها از منابع پالسی استفاده کنید.)





۲. میدانیم که تاخیر انتشار یک گیت به دنباله ورودی آن گیت نیز بستگی دارد. به ازای ورودی‌های مختلف، بیشترین تاخیر انتشار هر گیت را بدست آورید و در قالب جدول (شامل نام گیت، ورودی به وجودآورنده بیشترین تاخیر و میزان تاخیر) گزارش کنید. برای این کار یک ورودی را ثابت در نظر بگیرید و ورودی دیگر را تغییر دهید تا خروجی تغییر کند. این کار مستلزم اندکی آزمون و خطاست که بیشترین تاخیر را بیابید. نیازی به گزارش بقیه حالات نیست و فقط بدترین حالت را گزارش کنید. در ادامه با شناخت ورودی بوجودآورنده بیشترین تاخیر، بار دیگر این تاخیر را برای هر گیت، در ۵ دمای ۱۰، ۲۵، ۴۰، ۵۵ و ۷۰ (با کمک دستور temp) و در چهار گوشه SS، FF، SF و FS (به قسمت راهنمایی مراجعه کنید) بدست آورید و در قالب یک جدول دیگر گزارش کنید.

۳. پارامتری با نام β تعریف کنید و در ادامه ابعاد ترانزیستورهای NMOS (W_n) را $1\mu M$ و ابعاد PMOS را $1\mu M \times \beta$ (W_p) را در نظر بگیرید به ازای مقادیر مختلف β تاخیر انتشار گیت‌های NOR، INV و NAND را به ازای ترتیب ورودی دلخواه (β را از مقدار ۱ تا ۵ تغییر دهید و تعداد گام‌ها را ۵ در نظر بگیرید) بدست آورید و در قالب یک جدول گزارش کنید و توضیح دهید که تغییر ابعاد ترانزیستورها چه تاثیری در تاخیر انتشار آن‌ها دارد؟ و دلیل آن چیست؟ برای این کار می‌توانید از دستور alter یا sweep در تحلیل گذرا استفاده کنید.


در ادامه شماتیک پایه گیت‌ها را مشاهده میکنید.




الف




ب



ج



د




د



راهنمایی:

- برای تولید معکوس سیگنال‌ها از SUBCKT گیت INV که پیاده نموده‌اید استفاده کنید.
- به طور کلی طراحان اثرات تغییرات محیطی و ساخت بر روی ترانزیستورها را با اصطلاحاتی چون Typical ، Fast و Slow بیان می‌کنند. حال با توجه به آنکه ترانزیستورهای PMOS و NMOS موجود در مدار از کدام یک از انواع بالا هستند، می‌توان در مربع فضای طراحی جابه‌جا شد. اصطلاح گوشه، به گوشه‌های این مربع فضای طراحی مربوط می‌شود. شکل ۲ این مربع را به تصویر کشیده است.




شکل-۲ گوشه‌های طراحی

برای آنکه بتوانید عملکرد مدار را در هر یک از گوشه‌های طراحی بررسی کنید، کافی است زمانی که میخواهید به کمک دستور lib. کتابخانه را به نتلیست HSPICE اضافه کنید، در کنار اسم کتابخانه به جای TT ، از SS(slow, slow) ، FF(fast, fast) ، FS(fast, slow) و SF(slow, fast) استفاده کنید.

- تاخیر انتشار به صورت زیر تعریف میشود:

$$t_{pd} = \frac{t_{pLH} + t_{pHL}}{2}$$

t_{pLH} و t_{pHL} در واقع مدت زمانی است که ورودی، نیمی از transition خود را انجام داده باشد تا زمانی که خروجی نیمی از transition خود را انجام دهد. برای محاسبه تاخیر انتشار از دستور measure استفاده کنید. شکل زیر این مفهوم را برای یک معکوس‌کننده بهتر نمایش میدهد.



شکل-۳ مفهوم تاخیر انتشار




- زمان صعود (TR) و نزول (TF) را برای منابع پالسی ۲۰ پیکوثانیه در نظر بگیرید. و عرض پالس (PW) را نصف دوره تناوب (PER) آن اختیار کنید. همچنین میتوانید برای اعمال ورودی‌های متفاوت به گیت‌ها، تاخیرهایی متفاوتی برای هر کدام از ورودی‌ها در قسمت تنظیمات منبع (TD) در نظر بگیرید. همچنین میتوانید برای کاهش بالازدگی (Overshoot) و پایین‌زدگی (Undershoot) در پاسخ زمانی، زمان صعود و نزول را افزایش دهید. اگر این کار را انجام دادید حتماً آن در گزارش خود ذکر کنید. چرا که تغییر آن، باعث تغییر تاخیر انتشار میشود. برای تعریف یک منبع پالسی از دستور زیر استفاده کنید.

Vx N+ N- Pulse V- V+ TD TR TF PW PER


بخش دوم طراحی تمام‌جمع‌کننده هشت بیتی

(الف)

در این بخش با استفاده از گیت‌های طراحی شده در قسمت قبل و SUBCKT آن‌ها، دو ساختار تمام‌جمع‌کننده تک بیتی زیر را در نرم‌افزار پیاده‌سازی کنید.




الف



ب

شکل ۳- شماتیک جمع‌کننده ساختار الف و ب

برای هر کدام از جمع‌کننده‌های ساختار بالا SUBCKT بسازید. در واقع SUBCKT تعریف شده باید نشان‌دهنده یک تمام‌جمع‌کننده تک بیتی باشد که دارای سه ورودی و دو خروجی است. شکل زیر شماتیک این جمع‌کننده تک بیتی را به نمایش می‌گذارد.




شکل ۴- شماتیک یک تمام جمع کننده تک بیتی

۱. به ازای ورودی‌های مختلف از صحت عملکرد این هر جمع کننده اطمینان حاصل کنید و خروجی‌ها و ورودی‌ها را همزمان به نمایش بگذارید.
۲. تأخیر انتشار بیت حاصل جمع (SUM) و بیت نقلی (Carry) را به ازای بدترین حالت ورودی‌ها برای هر دو جمع کننده بدست آورده و گزارش دهید. نیازی به گزارش بقیه حالات نیست.

(ب)

ساختار برتر از نظر میزان تأخیر انتشار بیت نقلی را انتخاب کنید و با استفاده از تکرار SUBCKT آن با توجه به ساختار زیر، یک جمع کننده هشت بیتی پیاده‌سازی کنید. برای این جمع کننده هشت بیتی نیز SUBCKT تعریف کنید.



شکل ۵- شماتیک ساختار یک جمع کننده هشت بیتی

۱. از صحت عملکرد مدار اطمینان حاصل کنید. خروجی و ورودی‌ها را همزمان برای سه حالت ورودی مختلف به نمایش بگذارید و برای بهتر به نمایش گذاشتن خروجی‌ها، بیت نقلی ورودی را صفر در نظر بگیرید.
۲. تأخیر انتشار بیت حاصل جمع (SUM) و بیت نقلی (Carry) را به ازای بدترین حالت ورودی‌ها بدست آورده و گزارش کنید. نیازی به گزارش بقیه حالات نیست. بدترین حالت به ازای کدام دنباله ورودی اتفاق می‌افتد؟ و آن را چگونه توجیه می‌کنید؟



نکات کلی گزارش

- اگر در انجام هر یک از قسمت‌های تمرین کامپیوتری فرض اولیه‌ای را در نظر گرفته‌اید، حتماً مفروضات خود را در گزارش کار ذکر کنید دقت کنید که مفروضات شما نباید به گونه ای باشند که ساختار کلی سوال را عوض کنند)
- نحوه ارزیابی گزارش و نمره‌دهی در انتهای این فایل ارائه شده است. موارد اختیاری و امتیازی با رنگ سبز مشخص شده‌اند
- بخش قابل توجهی از نمره‌ی این تمرین به گزارش کار آن اختصاص دارد ؛ لذا برای نوشتن آن زمان کافی اختصاص دهید.
- صفحه‌ی اول گزارش کار باید سربرگ رسمی دانشکده باشد. گزارش کار باید شامل فهرست و شماره صفحه بوده و تمامی قسمت‌های آن به صورت تایپ شده باشد. تمامی تصاویر باید دارای زیرنویس و تمامی جداول دارای بالانویس باشند. همچنین نمودارها باید پس زمینه سفید داشته باشند.
- تمامی نمودارها، جداول و نتایج بایستی توضیح داده و تحلیل شوند.
- فایل‌های شبیه‌سازی را در یک پوشه مجزا قرار داده و گزارش را به دو فرمت WORD و PDF در کنار این فایل‌ها فشرده کرده و با نام CA\ _StudentID ارسال کنید.
- در صورت داشتن هرگونه سوال با ایمیل Soroushzare@ut.ac.ir در ارتباط باشید یا سوال خود را در گروه درسی در نرم‌افزار بله مطرح کنید.

موفق باشید.



بخش	خواسته	نمره
بخش اول	تعریف و پیاده‌سازی هر ۷ گیت	۷
	محاسبه تاخیر در ۵ دما و چهار گوشه	۲۵
	نمایش صحت عملکرد هر ۷ گیت با استفاده از تحلیل زمانی	۱۴
	محاسبه تاخیر انتشار هر گیت به ازای بدترین حالت ورودی‌ها و جدول	۲۱
	محاسبه تاخیر به ازای مقادیر مختلف β برای ۳ گیت	۸
بخش دوم - الف	تعریف و پیاده‌سازی هر دو جمع کننده و توضیح عملکرد	۵
	نمایش صحت عملکرد هر دو جمع کننده با استفاده از تحلیل زمانی	۱۰
	محاسبه تاخیر انتشار بیت جمع و بیت نقلی برای هر جمع کننده و یافتن ساختار برتر	۱۰
بخش دوم - ب	تعریف و پیاده‌سازی جمع کننده هشت بیتی و توضیح عملکرد	۵
	نمایش صحت عملکرد جمع کننده	۱۰
	محاسبه تاخیر انتشار بیت جمع و بیت نقلی برای جمع کننده	۱۰
	خوانا و مرتب بودن گزارش و رعایت نکات نگارشی	۵
	مجموع ۱۳۰	