



مقدمه

در این تمرین با استفاده از نرم افزار Hspice و تکنولوژی ۳۲ نانومتری CMOS در ابتدا یک مدار ترکیبی ساده را پیاده سازی می کنید و سپس تاخیر آن را محاسبه خواهید کرد. در ادامه باید مدار ترکیبی رو در نرم افزار شبیه سازی کنید و سپس تاثیر ابعاد گیت ها بر شکل موج خروجی (تاخیر مدار) و توان مصرفی آن را تحلیل خواهید کرد.

ولتاژ تغذیه VDD را برابر ۱/۸ ولت در نظر بگیرید و طول کانال ترانزیستور ها را برابر $L = 32nm$ در نظر بگیرید. (برای عرض ترانزیستور ها هم به شکل مشابهی برابر با کمینه ابعاد مجاز فناوری یعنی $W = 32nm$ در نظر بگیرید.)

فایل کتابخانه ۳۲ نانومتر در کنار صورت سوال در اختیار شما قرار داده میشود. برای استفاده از کتابخانه و ایمپورت آن در ابتدای نت لیست Hspice از دستور زیر استفاده کنید:

`.include "32nm_bulk.pm.txt"`

مرحله اول) محاسبات عددی و دستی تاخیر

مدار ترکیبی مورد نظر در شکل زیر نمایش داده شده است. برای انتخاب سایز ترانزیستورها در هر گیت پایه، مبنا را اندازه‌ی اینورتر پایه در نظر بگیرید (نسبت W/L را برای ترانزیستور NMOS برابر ۱ و برای ترانزیستور PMOS برابر ۲ در نظر بگیرید). خازن و سورس هر گیت روی آن نوشته شده است.


با توجه به مطالبی که در درس آموختید، اندازه‌ی هر یک از گیت ها را طوری طراحی کنید که تاخیر مسیر A تا out حداقل شود. (نود out در واقع خروجی گیت NAND2 و ورودی Inverter میباشد). توجه کنید که ورودی معکوس کننده به عنوان گره خروجی out در نظر گرفته شده است. همچنین توجه نمایید که اندازه‌ی این معکوس کننده برابر با ۲۶ در نظر گرفته شده است که خازن $26 \times 3C = 78C$ را ایجاد می کند. خروجی های گیت ها با حروف i, j, k, l مشخص شده اند. محاسبات لازم برای بدست آوردن مقادیر p (parasitic delay), g (logical effort), h (electrical effort), b (path branching effort), f (effort delay) انجام دهید و با استفاده از آن ها مقدار خازن های X و Y را به دست آورید. تاخیر کلی مدار (D) را نیز بدست آورید. (برای انتخاب سایز هر گیت می توانید مقدار محاسبه شده را به نزدیک ترین عدد صحیح گرد کنید).

راهنمایی) برای این بخش ابتدا باید به شکل دستی و روی کاغذ شکل شماتیک گیت های داده شده در شکل مدار رو رسم کنید و سایز هر یک از ترانزیستورهای شبکه بالابر و پایین بر را برای هر گیت بر اساس اینورتر پایه تعیین کنید (نسبت pmos به nmos ۲ به ۱ میباشد). سپس مقادیر p, g, h را برای هر یک از گیت ها



محاسبه کنید. برای ادامه محاسبات باید مقدار $F = BGH$ را حساب کنید و بر اساس آن ابعاد بهینه هر گیت برای رسیدن به کمترین تأخیر را محاسبه کنید.

شکل مدار ترکیبی:



مرحله دوم) طراحی مدار در نرم افزار Hspice

الف) برای پیاده سازی مدار در نرم افزار Hspice ابتدا لازم است که گیت های اینورتر، NOR2, NOR3, NAND2 را به شکل Subcircuit تعریف کنید. توجه کنید که در هر گیت پایه نیاز است ابعاد ترانزیستورها به گونه ای تعیین شود که قدرت جریان دهی شاخه های شبکه بالابر و پایین بر تقریباً برابر با معکوس کننده پایه باشد. همچنین در تعریف هر گیت، باید یک متغیر تعریف کنید که با تغییر آن بتوانید ابعاد تمامی ترانزیستورهای آن گیت را در عدد مورد نظر (متغیر مربوطه) ضرب نمایید. چگونگی محاسبه ابعاد ترانزیستور های گیت های پایه را نیز در گزارش تشریح کنید و محاسبات لازم را روی کاغذ انجام دهید.

برای تعریف ترانزیستور MOSFET از دستور زیر میتونید استفاده کنید:

تعریف ترانزیستور PMOS:

$$Mp \text{ out in } vdd \text{ } vdd \text{ pmos } W = 'Wp * size' \text{ } L = 'L'$$

تعریف ترانزیستور NMOS:

$$Mn \text{ out in } 0 \text{ } 0 \text{ nmos } W = 'Wn * size' \text{ } L = 'L'$$

مثالهای بالا برای گیت اینورتر و به شکل نمونه قرار داده شده اند.

همچنین متغیر size را در تعریف سابسرکت و بعد از مشخص کردن ورودی و خروجی آن اضافه کنید و برابر مقدار یک قرار دهید. (قبل از تعریف ترانزیستورها و در خط اول)



راهنمایی) ابتدا باید از مقادیر X و Y محاسبه شده از مرحله قبل استفاده کنید و اندازه هر گیت را حساب کنید. (مثلا اگر مقدار X را برابر مقدار فرضی ۴۲ محاسبه کرده باشید از جایی که مقدار X خازن ورودی گیت NOR3 را نشان میدهد پس با تقسیم این عدد در مقدار خازن ورودی گیت NOR3 پایه که برابر ۷ است به عدد ۶ میرسیم، پس سایز این گیت ۶ برابر گیت پایه NOR3 میباشد.)

از آن جایی که این سایز با توجه به خازن ورودی (عدد روی هر گیت) تعیین میشود و برای هر گیت متفاوت است، برای هر یک از گیت ها در ابتدای نت لیست یک پارامتر تعریف کنید و موقع نمونه گرفتن از هر گیت مقدار متغیر سایز را برابر با این پارامتر با توجه به نوع گیت تعیین کنید.

ب) ورودی های مدار طوری تعیین شده اند که با تغییر ورودی A مقادیر تمامی گره ها تغییر کند. با توجه به مقادیر محاسبه شده برای X و Y در گام اول، با اعمال ضرایب محاسبه شده به اندازه ی گیت ها، یک بار مدار را شبیه سازی کرده و شکل موج خروجی را برای گره های مختلف گزارش نمایید و درستی عملکرد مدار و تک تک گیت ها را با استفاده از شکل موج های نرم افزار Cosmoscope بررسی کنید.

همچنین برای گره خروجی (out) تاخیر t_{rise} و t_{fall} و propagation delay را با دستور `measure` اندازه بگیرید و نتایج بدست آمده را گزارش کنید.

نکته) مقدار t_{rise} و t_{fall} را برای ورودی A برابر 0.01 ns در نظر بگیرید.

راهنمایی) برای محاسبه تأخیر هر گیت از مدار باید تاخیر propagation را نیز محاسبه کنید که با فرمول زیر محاسبه میشود:

$$t_{pg} = \frac{t_{pLH} + t_{pHL}}{2}$$

دقت کنید که تأخیر انتشار یا propagation به معنی این است که از وقتی که ورودی تغییر کند (به مقدار $1/2VDD$ برسد) تا زمانی که تغییر در خروجی مشاهده شود. (به مقدار $1/2VDD$ برسد.)

برای تأخیر t_{rise} و t_{fall} هم از فرمول زیر استفاده کنید.

t_{fall} : مقدار زمانی که طول میکشد تا ولتاژ خروجی گیت از مقدار $0.9vdd$ به مقدار $0.1vdd$ برسد.

t_{rise} : مقدار زمانی که طول میکشد تا ولتاژ خروجی گیت از مقدار $0.1vdd$ به مقدار $0.9vdd$ برسد.

همان طوری که مشاهده میکنید مقدار این پارامتر روی یک سیگنال محاسبه میشود.



ج) هدف این بخش آشنایی با دو طراحی Low Power و Performance برای مدارهای دیجیتال میباشد که با تغییر سائز و ابعاد گیت میتوان بین جریان دهی بهتر و توان مصرفی مدار یک توازن برقرار کرد.

حال با ثابت نگه داشتن ابعاد تمامی گیت ها (مشابه حالت بهینه بدست آمده)، پارامتر مربوط به اندازه‌ی گیت های NAND سه ورودی را با دستور alter. تغییر دهید. این پارامتر را برای ۱۰ مقدار حول مقدار محاسبه شده ی بهینه در گام اول و با step های ۰.۵ تغییر دهید و t_{rise} و t_{fall} برای سیگنال خروجی و تاخیر انتشار مسیر را برای هر مورد اندازه گیری کنید.

همچنین توان مصرفی میانگین را در هر کدام از این حالات بررسی کنید.

راهنمایی) برای اندازه گیری توان مصرفی میتونید از دستور زیر استفاده کنید:

measure tran power avg power

سائزگیت های NAND3 را به گونه‌ای انتخاب کنید که ۵ مقدار کمتر از مقدار محاسبه شده اول و ۵ مقدار بیشتر از مقدار محاسبه شده اول باشد و با step های ۰.۵ باشد.

دقت شود که توان مصرفی مدار های دیجیتال از فرمول زیر محاسبه میشود:

$$P_{Total} = P_{Dynamic} + P_{Static}$$

همان طور که مشاهده میشود این توان حاصل مجموع توان دینامیک و استاتیک است که توان دینامیک حاصل از تغییر ورودی مدار است و توان استاتیک مربوط به جریان نشتی ترانزیستورها و موارد مشابه می‌باشد.

بخش امتیازی) با ثابت نگاه داشتن ورودی A ، توان مصرفی مدار را بدست آورید و با حالت قبلی مقایسه کنید.(برای این بخش از Bar Chart و نمودار برای نشان دادن بهتر تفاوت ها استفاده کنید)

برای رسم نمودار و چارت از زبان برنامه نویسی پایتون یا متلب استفاده کنید، طبیعتاً چون خروجی شبیه سازی نت لیست به شکل فایل با پسوند .lis میباشد پس مقادیر باید به شکل دستی استخراج و نشان داده شوند.

حال تغییر توان مصرفی را در همان ۱۰ حالتی که در بخش قبل با دستور alter. تغییر دادید مشخص کنید. **راهنمایی)** توان مصرفی دینامیک از فرمول زیر محاسبه میشود:

$$P_{Dynamic} = \alpha CVDD^2 f$$

نتایج بدست آمده را با توجه به توضیحات داده شده توجیه کنید.

مرحله سوم) حداقل کردن تأخیر کلی مدار (D)



در این مرحله قصد داریم تأخیر کلی مدار (D) را به حداقل برسانیم. همان طور که در درس مشاهده نمودید، این کار با افزایش تعداد طبقات مدار با اینورتر امکان پذیر است. ابتدا مشخص کنید که برای رسیدن به کمترین تأخیر، به طور کلی به چند استیج نیاز است.

اینورترها را به مدار اضافه کنید و ابعاد گیت ها را نیز به مقادیر محاسبه شده تغییر دهید. برای گره های خروجی تأخیر t_{rise} و t_{fall} و تأخیر انتشار مسیر را با دستور measure اندازه بگیرید و نتایج به دست آمده را گزارش کنید.

راهنمایی) ابتدا برای بدست آوردن تعداد استیج ها برای تأخیر کمینه باید از فرمول زیر استفاده کنید:

$$\hat{N} = \log_{3.59} F$$

نکته) برای محاسبه فرمول با ماشین حساب توجه داشته باشید که به شکل پیش فرض لگاریتم در پایه ۱۰ محاسبه میشود و نیاز است به $\log_{10} 3.59$ تقسیم شود که پاسخ بدست آمده صحیح باشد.

در ادامه اگر مقدار N بدست آمده از ۳ بزرگتر بود باید اینورتر به مدار اضافه شود (هر اینورتر یک استیج به مدار اضافه میکند). اگر مقدار بین ۳ و ۴ بود برای احتیاط با مقدار $N=4$ هم تأخیر را حساب کنید. دقت کنید چون اضافه کردن اینورتر منطق مدار را عوض میکند لذا در صورت نیاز باید به تعداد زوج اینورتر اضافه کنید و با $N=5$ هم حساب کنید.

نکات کلی گزارش

• اگر در انجام هر یک از قسمتهای تمرین کامپیوتری فرض اولیهای را در نظر گرفته‌اید، حتماً مفروضات خود را در گزارش کار ذکر کنید دقت کنید که مفروضات شما نباید به گونه ای باشند که ساختار کلی سوال را عوض کنند.

• نحوه ارزیابی گزارش و نمره دهی در انتهای این فایل ارائه شده است.

بخش قابل توجهی از نمره‌ی این تمرین به گزارش کار آن اختصاص دارد؛ لذا برای نوشتن آن زمان کافی اختصاص دهید.

• صفحه‌ی اول گزارش کار باید سربرگ رسمی دانشکده باشد. گزارش کار باید شامل فهرست و شماره صفحه بوده و تمامی قسمتهای آن به صورت تایپ شده باشد. تمامی تصاویر باید دارای زیرنویس و تمامی جداول دارای بالانویس باشند. همچنین نمودارها باید پس زمینه سفید داشته باشند.

• تمامی نمودارها، جداول و نتایج بایستی توضیح داده و تحلیل شوند.

• فایل‌های شبیه‌سازی را در یک پوشه مجزا قرار داده و گزارش را به دو فرمت WORD و PDF در کنار این فایلها فشرده کرده و با نام CA2_StudentID ارسال کنید.



- در صورت داشتن هرگونه سوال با ایمیل Behzadjannati@ut.ac.ir یا PV پیام رسان بله در ارتباط باشید یا سوال خود را در گروه درسی در نرم افزار بله مطرح کنید.

موفق باشید



نمره	خواسته	بخش
نمره ۴	محاسبه p, g, h برای هر ۴ گیت	بخش اول
نمره ۲۰	محاسبه X و Y	
نمره ۵	محاسبه تاخیر D	
نمره ۸	تعریف نت لیست و سابسرکت هر گیت	بخش دوم
نمره ۴	تعریف مدار ترکیبی	
نمره ۵	محاسبه و تعریف پارامتری ابعاد گیت ها	
نمره ۹	محاسبه و اندازه گیری تاخیرها در حالت عادی و صحت سنجی عملکرد گیت ها و مدار با بررسی شکل موج ها	
نمره ۱۰	اندازه گیری و مقایسه تاخیرها در حالت ۱۰	
نمره ۱۰	اندازه گیری توان مصرفی میانگین در ۱۰ حالت	
نمره ۱۰	امتیازی: تغییر ولتاژ به حالت ثابت و اندازه گیری توان مصرفی	
۵	محاسبه استیج مدار برای حداقل تاخیر	بخش سوم
۱۰	محاسبه تاخیر با استیج های ۴ و ۵	
۱۰	اضافه کردن اینورترها به نت لیست و اندازه گیری مجدد تاخیرها	
مجموع ۱۱۰		