

دانشگاه تهران

پردیس دانشکده‌های فنی

دانشکده مهندسی برق و کامپیوتر

تمرین کامپیوتری دوم

نام و نام خانوادگی : فائزه میثاقی

شماره دانشجویی : ۸۱۱۹۰۲۴۱۲

نیم سال دوم

سال تحصیلی ۴۰۴-۴۰۵

فهرست مطالب


۲	۱ محاسبات عددی و دستی تأخیر
۲	۱.۱ تعریف مسیر مورد تحلیل
۲	۲.۱ محاسبه پارامترها و تعیین ابعاد
۳	۱.۲.۱ گیت NOR دو ورودی
۴	۲.۲.۱ گیت NOR سه ورودی
۵	۳.۲.۱ گیت NAND دو ورودی
۶	۳.۱ تحلیل و محاسبه Effort Path
۶	۱.۳.۱ محاسبه G - Effort Logical Path
۶	۲.۳.۱ محاسبه B - Effort Branching Path
۶	۳.۳.۱ محاسبه H - Effort Electrical Path
۷	۴.۳.۱ محاسبه نهایی تلاش کلی مسیر (F)
۷	۴.۱ بهینه‌سازی تأخیر و محاسبه ابعاد بهینه
۸	۵.۱ محاسبه تأخیر کمینه
۹	۲ طراحی مدار در نرم‌افزار Hspice
۹	۱.۲ تعریف ابعاد پایه ترانزیستورها و محاسبه پارامتر size برای هر گیت در مسیر بحرانی
۱۰	۲.۲ تحلیل نتایج شبیه‌سازی و اعتبارسنجی عملکرد مدار
۱۱	۱.۲.۲ بررسی و اعتبارسنجی عملکرد طبقات مدار
۱۳	۲.۲.۲ نتایج اندازه‌گیری پارامترهای زمانی و مقایسه با تئوری
۱۳	۳.۲ تحلیل توازن سرعت-توان با استفاده از تکنیک ابعاددهی گیت
۱۴	۴.۲ اندازه‌گیری توان مصرفی در حالت ورودی ثابت
۱۶	۳ حداقل کردن تأخیر کلی مدار
۱۷	۱.۳ محاسبات برای مسیر ۴ طبقه (N=۴)
۱۸	۲.۳ محاسبات برای مسیر ۵ طبقه (N=۵)
۲۰	۳.۳ نتایج شبیه‌سازی و مقایسه جامع

۱ محاسبات عددی و دستی تاخیر

در این بخش هدف ما طراحی ابعاد گیت‌ها برای به حداقل رساندن تأخیر در مسیر مشخص شده از ورودی A تا خروجی out است. برای این منظور از روش Effort Logical استفاده می‌کنیم.

۱.۱ تعریف مسیر مورد تحلیل

مسیر مورد نظر برای بهینه‌سازی در شکل زیر با رنگ قرمز مشخص شده است. این مسیر از ورودی A آغاز شده و به گره out ختم می‌شود.



شکل ۱: مسیر بحرانی از ورودی A تا خروجی out

گیت‌هایی که در این مسیر قرار دارند و ما ابعاد آنها را برای کمینه‌سازی تأخیر طراحی خواهیم کرد به ترتیب عبارتند از:

۱. گیت NOR دو ورودی

۲. گیت NOR سه ورودی (X)

۳. گیت NAND دو ورودی (Y)

بنابراین مسیر ما از Stage 3 تشکیل شده است. گیت اینورتر نهایی به عنوان بار خروجی برای طبقه آخر گیت NAND در نظر گرفته می‌شود.

۲.۱ محاسبه پارامترها و تعیین ابعاد

اساس روش تلاش منطقی مقایسه تمام گیت‌ها با یک Inverter پایه است. با فرض اینکه $\mu_n \approx 2\mu_p$ ابعاد اینورتر مرجع به صورت زیر تعیین می‌شود:

• عرض ترانزیستور NMOS: $W_n = 1$

• عرض ترانزیستور PMOS: $W_p = 2$

بر این اساس ظرفیت خازنی ورودی اینورتر مرجع که به عنوان مبنای تمام محاسبات بعدی به کار می‌رود، برابر است با:

$$C_{in,inv} = W_p + W_n = 2 + 1 = 3 \text{ واحد}$$

تأخیر هر طبقه در مدار با چهار پارامتر اصلی مدل می‌شود:


$$g = \frac{C_{in, gate}}{C_{in, inv}}$$

$$p = \frac{C_{out, diff, gate}}{C_{in, inv}}$$

$$b = \frac{C_{on-path} + C_{off-path}}{C_{on-path}} = \frac{C_{total}}{C_{on-path}}$$

$$h = \frac{C_{load}}{C_{in, gate}}$$

۱.۲.۱ گیت NOR دو ورودی



شکل ۲: نمای شماتیک گیت NOR دو ورودی

تعیین ابعاد:

- Pull-up: شامل دو PMOS سری است. برای داشتن مقاومتی معادل یک PMOS با عرض 2، هر یک باید عرضی برابر $4 = 2 \times 2$ داشته باشند.
- Pull-down: شامل دو NMOS موازی است. در بدترین حالت تنها یکی از آنها روشن است، پس برای داشتن مقاومتی معادل یک NMOS با عرض 1 ابعاد آن 1 خواهد بود.

محاسبه پارامترها:


$$g_1 = g_{NOR2} = \frac{C_{in,NOR2}}{C_{in,INV}} = \frac{5}{3}$$

$$p_1 = p_{NOR2} = \frac{C_{out,NOR2}}{C_{out,INV}} = \frac{6}{3} = 2$$

$$b_1 = \frac{X + X + X}{X} = \frac{3X}{X} = 3$$

$$h_1 = \frac{C_{load,on-path}}{C_{in,gate}} = \frac{3X}{40}$$

۲.۲.۱ گیت NOR سه ورودی



شکل ۳: نمای شماتیک گیت NOR سه ورودی (X)

تعیین ابعاد:

- Pull-up: سه PMOS سری نیازمند عرض $3 \times 2 = 6$ برای هر یک هستند.
- Pull-down: سه NMOS موازی، مشابه قبل، نیازمند عرض 1 برای هر یک هستند.

محاسبه پارامترها:


$$g_2 = g_{NOR3} = \frac{C_{in,NOR3}}{C_{in,INV}} = \frac{7}{3}$$

$$p_2 = p_{NOR3} = \frac{C_{out,NOR3}}{C_{out,INV}} = \frac{9}{3} = 3$$

$$b_2 = \frac{Y + Y + Y}{Y} = \frac{3Y}{Y} = 3$$

$$h_2 = \frac{C_{load,on-path}}{C_{in,gate}} = \frac{3Y}{X}$$

۳.۲.۱ گیت NAND دو ورودی



شکل ۴: نمای شماتیک گیت NAND دو ورودی (Y)

تعیین ابعاد:

- Pull-up: دو PMOS موازی در بدترین حالت یکی از آن‌ها روشن است. برای داشتن مقاومتی معادل یک PMOS با عرض 2 ابعاد آن خواهد بود.
- Pull-down: دو NMOS سری برای داشتن مقاومتی معادل یک NMOS با عرض 1 هر یک باید عرضی برابر $2 \times 1 = 2$ داشته باشند.

محاسبه پارامترها:

$$g_3 = g_{\text{NAND}_Y} = \frac{C_{\text{in},\text{NAND}_Y}}{C_{\text{in},\text{INV}}} = \frac{4}{3}$$

$$p_3 = p_{\text{NAND}_Y} = \frac{C_{\text{out},\text{NAND}_Y}}{C_{\text{out},\text{INV}}} = \frac{6}{3} = 2$$

$$b_3 = 1$$

$$h_3 = \frac{C_{\text{load, on-path}}}{C_{\text{in, gate}}} = \frac{78}{Y}$$

۳.۱ تحلیل و محاسبه Effort Path

پس از محاسبه پارامترهای پایه‌ای هر گیت (g, p, b, h) ، قدم بعدی محاسبه تلاش کلی مسیر است که با F نمایش داده می‌شود. این پارامتر برای کل مسیر از ورودی A تا گره out تعریف می‌شود و از رابطه اصلی زیر به دست می‌آید:

$$F = G \cdot B \cdot H$$

۱.۳.۱ محاسبه G - Effort Logical Path

این پارامتر از حاصل ضرب g تک تک گیت‌های مسیر به دست می‌آید:

$$G = \prod_{i=1}^N g_i$$

که در آن N تعداد طبقات یا گیت‌ها در مسیر است (در اینجا $N = 3$). ما سه گیت NOR2، NOR3 و NAND2 در مسیر داریم:

$$G = g_{\text{NOR2}} \times g_{\text{NOR3}} \times g_{\text{NAND2}}$$

با جایگذاری مقادیر محاسبه شده در بخش قبل:

$$G = \left(\frac{5}{3}\right) \times \left(\frac{7}{3}\right) \times \left(\frac{4}{3}\right) = \frac{5 \times 7 \times 4}{3 \times 3 \times 3} = \frac{140}{27}$$

۲.۳.۱ محاسبه B - Effort Branching Path

این پارامتر از حاصل ضرب b هر طبقه به دست می‌آید:

$$B = \prod_{i=1}^N b_i$$

محاسبه برای مسیر مورد نظر:

$$B = b_1 \times b_2 \times b_3$$

با جایگذاری مقادیر:

$$B = 3 \times 3 \times 1 = 9$$

۳.۳.۱ محاسبه H - Effort Electrical Path

تلاش الکتریکی کل مسیر به صورت کلی تعریف می‌شود: نسبت ظرفیت خازنی بار نهایی در انتهای مسیر به ظرفیت خازنی ورودی در ابتدای مسیر:

$$H = \frac{C_{\text{out-path}}}{C_{\text{in-path}}}$$

که در آن:

- $C_{out-path}$: خازن بار در انتهای مسیر است (در اینجا ظرفیت ورودی اینورتر نهایی یعنی 78).
- $C_{in-path}$: خازن ورودی اولین گیت مسیر است (در اینجا ظرفیت ورودی گیت NOR۲ یعنی 40).

محاسبه برای مسیر مورد نظر:

$$H = \frac{78}{40}$$

۴.۳.۱ محاسبه نهایی تلاش کلی مسیر (F)

اکنون با در دست داشتن مقادیر G , B و H ، می‌توانیم تلاش کلی مسیر F را محاسبه کنیم:

$$F = G \cdot B \cdot H$$

$$F = \left(\frac{140}{27}\right) \times 9 \times \left(\frac{78}{40}\right)$$

$$F = \left(\frac{140}{3}\right) \times \left(\frac{78}{40}\right) = 91$$

$$F = 91$$

۴.۱ بهینه‌سازی تأخیر و محاسبه ابعاد بهینه

اصل اساسی در بهینه‌سازی تأخیر یک مسیر منطقی این است که تلاش واقعی هر طبقه (Stage Effort) باید با هم برابر باشد. این مقدار بهینه که آن را $\hat{f}$ می‌نامیم، از ریشه N -ام F به دست می‌آید:

$$\hat{f} = F^{1/N}$$

که در آن $F = 91$ و $N = 3$. محاسبات به صورت زیر است:

$$\hat{f} = (91)^{1/3} \approx 4.498 \approx 4.5$$

اکنون برای یافتن ابعاد بهینه، تلاش واقعی هر طبقه (شامل $f_i = g_i \cdot h_i \cdot b_i$) را برابر با مقدار هدف $\hat{f}$ قرار می‌دهیم و مجهول‌ها را یکی پس از دیگری محاسبه می‌کنیم:

الف) محاسبه X از طریق طبقه اول

با قرار دادن $f_1 = \hat{f}$:

$$f_1 = g_1 \cdot h_1 = \hat{f}$$

$$\left(\frac{5}{3}\right) \cdot \left(\frac{3X}{40}\right) = 4.5$$

$$5 \cdot \left(\frac{X}{40}\right) = 4.5$$

$$\frac{X}{8} = 4.5$$

$$X = 8 \times 4.5 \implies X \approx 36$$

ب) محاسبه Y از طریق طبقه سوم

با قرار دادن $f_3 = \hat{f}$:

$$\begin{aligned} f_3 &= g_3 \cdot h_3 = \hat{f} \\ \left(\frac{4}{3}\right) \cdot \left(\frac{78}{Y}\right) &= 4.5 \\ \frac{104}{Y} &= 4.5 \\ Y = \frac{104}{4.5} &\Rightarrow Y \approx 23.11 \approx 23 \end{aligned}$$

۵.۱ محاسبه تأخیر کمینه

فرمول کلی تأخیر یک مسیر به صورت زیر است:

$$D = \sum_{i=1}^N (f_i + p_i)$$

از آنجایی که هدف از بهینه‌سازی، برابر کردن تلاش در تمام طبقات بوده است ($f_i = f_{\text{optimal}}$)، فرمول به شکل ساده‌تر زیر درمی‌آید:

$$D_{\min} = N \cdot f_{\text{optimal}} + P_{\text{path}}$$

که در آن $P_{\text{path}} = \sum p_i$ مجموع تأخیرهای پارازیتی کل مسیر است. با توجه به مقادیر محاسبه شده:

$$P_{\text{path}} = p_{\text{NOR}_2} + p_{\text{NOR}_3} + p_{\text{NAND}_2} = 2 + 3 + 2 = 7$$

با جایگذاری مقادیر بالا در فرمول، داریم:

$$D_{\min} = (N \cdot f_{\text{optimal}}) + P_{\text{path}}$$

$$D_{\min} = (3 \times 4.5) + 7$$

$$D_{\min} = 13.5 + 7 = 20.5$$

۲ طراحی مدار در نرم افزار Hspice

۱.۲ تعریف ابعاد پایه ترانزیستورها و محاسبه پارامتر size برای هر گیت در مسیر بحرانی

ابعاد ترانزیستورها برای گیت‌های استاندارد مورد استفاده در این پروژه در بخش اول گزارش تعیین گردیده‌اند. نتایج آن محاسبات که مبنای طراحی subcircuit ها در Hspice قرار می‌گیرد، در جدول زیر برای یادآوری خلاصه شده است:

جدول ۱: ابعاد پایه ترانزیستورها برای گیت‌های استاندارد

نوع گیت	W_n	W_p
INV	۱	۲
NAND2	۲	۲
NOR2	۱	۴
NOR3	۱	۶

فرمول محاسبه size برای هر گیت به صورت زیر تعریف می‌شود:

$$\text{size} = \frac{\text{ظرفیت خازنی ورودی بهینه (محاسبه شده)}}{\text{ظرفیت خازنی ورودی گیت پایه}}$$

با استفاده از مقادیر بهینه $X \approx 36$ و $Y \approx 23$ که در بخش تحلیل تأخیر به دست آمد، مقدار size را برای هر یک از گیت‌های مسیر محاسبه می‌کنیم:

۱. گیت اول (NOR2):

• ظرفیت ورودی مورد نیاز: $C_{in,1} = 40$

• ظرفیت ورودی گیت NOR2 پایه: $C_{base,NOR2} = 5$

$$\text{size}_1 = \frac{40}{5} = 8$$

۲. گیت دوم (NOR3 - گیت X):

• ظرفیت ورودی مورد نیاز: $C_{in,2} = X \approx 36$

• ظرفیت ورودی گیت NOR3 پایه: $C_{base,NOR3} = 7$

$$\text{size}_2 = \frac{36}{7} \approx 5.14$$

۳. گیت سوم (NAND2 - گیت Y):

• ظرفیت ورودی مورد نیاز: $C_{in,3} = Y \approx 23$

• ظرفیت ورودی گیت NAND2 پایه: $C_{base,NAND2} = 4$

$$\text{size}_3 = \frac{23}{4} = 5.75$$

۴. بار خروجی (Inverter): برای اطمینان از صحت بارگذاری، اندازه اینورتر بار نهایی را نیز محاسبه می‌کنیم:

• ظرفیت ورودی مورد نیاز: $C_{load} = 78$

• ظرفیت ورودی اینورتر پایه: $C_{base.INV} = 3$


$$size_{load} = \frac{78}{3} = 26$$

این ابعاد پایه در فایل gates.sp به صورت subcircuitهای پارامتریک پیاده‌سازی شدند. برای هر گیت یک پارامتر به نام size با مقدار پیش‌فرض 1 تعریف گردید. این پارامتر به عنوان یک ضریب برای ابعاد پایه $(W_p \text{ و } W_n)$ عمل می‌کند. به این ترتیب با فراخوانی هر گیت در مدار اصلی می‌توان با تعیین مقدار size به سادگی ابعاد آن را با مقداری که از تحلیل تئوری به دست آمده تنظیم کرد.

۲.۲ تحلیل نتایج شبیه‌سازی و اعتبارسنجی عملکرد مدار

هدف از این بخش شبیه‌سازی کامل مدار ترکیبی توصیف‌شده در صورت پروژه با اعمال ضرایب ابعادی محاسبه‌شده در مرحله اول است.

برای این منظور فایل نت‌لیست delay.sp ایجاد گردید که در آن نمونه‌برداری از گیت‌ها با ابعاد بهینه تعریف منبع پالس ورودی و دستورات اندازه‌گیری measure. پیاده‌سازی شده است. برای تحریک مدار یک سیگنال پالس با دوره تناوب 4 نانوثانیه و زمان‌های خیز/فرود 0.01 نانوثانیه به ورودی A اعمال گردید. شبیه‌سازی برای مدت 8 نانوثانیه اجرا شد تا دو دوره کامل از رفتار سیگنال در مدار مشاهده شود. شکل زیر، شکل موج ولتاژ در گره‌های اصلی مسیر بحرانی (ورودی A، خروجی گیت اول (node_1)، خروجی گیت دوم (node_X_mid)، خروجی گیت سوم (out) و خروجی نهایی (n)) را نشان می‌دهد:



شکل ۵: شکل موج‌های ولتاژ گره‌های اصلی در مسیر بحرانی

۱.۲.۲ بررسی و اعتبارسنجی عملکرد طبقات مدار


با بررسی شکل موج‌های بالا، می‌توان عملکرد صحیح هر یک از طبقات مدار را به صورت مجزا اعتبارسنجی کرد:

۱. بررسی عملکرد گیت NOR2:

- ورودی: A
- خروجی: node_1
- تحلیل: با توجه به اینکه ورودی دیگر گیت NOR2 به زمین متصل است این گیت مانند یک اینورتر عمل می‌کند. همان‌طور که در شکل ۵ مشاهده می‌شود سیگنال node_1 دقیقاً حالت معکوس سیگنال ورودی A را با یک تأخیر انتشار جزئی نشان می‌دهد. این موضوع صحت عملکرد گیت اول را تأیید می‌کند.

۲. بررسی عملکرد گیت NOR3:


- ورودی: node_1
- خروجی: node_X_mid
- تحلیل: این گیت نیز به دلیل اتصال دو ورودی دیگرش به زمین همانند یک اینورتر برای سیگنال ورودی خود (node_1) عمل می‌کند. در شکل موج‌ها به وضوح مشخص است که سیگنال node_X_mid معکوس سیگنال node_1 می‌باشد و در نتیجه هم‌فاز با سیگنال اصلی A است. صحت عملکرد این طبقه را می‌توان با بررسی خروجی‌های انشعاب‌یافته i و j نیز تأیید نمود که باید رفتاری مشابه node_X_mid داشته باشند.



شکل ۶: شکل موج‌های ولتاژ گره‌های i، j

۳. بررسی عملکرد گیت NAND2:

- ورودی: node_X_mid
- خروجی: out
- تحلیل: ورودی دیگر این گیت به VDD متصل شده است تا این گیت نیز به عنوان یک اینورتر عمل کند. مطابق انتظار شکل موج out حالت معکوس node_X_mid را نشان می‌دهد. این رفتار عملکرد صحیح گیت NAND2 را تأیید می‌کند. بررسی خروجی‌های k و l نیز همین نتیجه را نشان خواهد داد.



شکل ۷: شکل موج‌های ولتاژ گره‌های k ، l

۴. بررسی عملکرد Inverter:

- ورودی: out
- خروجی: n
- تحلیل: اینورتر نهایی وظیفه معکوس کردن سیگنال out را بر عهده دارد. همان‌طور که در شکل موج‌ها دیده می‌شود سیگنال n دقیقاً حالت معکوس سیگنال out است که صحت عملکرد طبقه آخر را نیز تأیید می‌کند.

۲.۲.۲ نتایج اندازه‌گیری پارامترهای زمانی و مقایسه با تئوری

با استفاده از دستورات measure. در شبیه‌سازی Hspice، پارامترهای زمانی کلیدی مدار شامل تأخیر انتشار (t_{pHL} و t_{pLH})، میانگین تأخیر انتشار ($t_{propagation}$)، و زمان‌های خیز و فرود (t_{rise} و t_{fall}) با دقت بالا استخراج گردید. نتایج دقیق اندازه‌گیری شده در جدول زیر خلاصه شده است:

جدول ۲: پارامترهای زمانی استخراج شده از شبیه‌سازی Hspice

پارامتر	مقدار اندازه‌گیری شده
t_{pHL}	28.00ps
t_{pLH}	38.41ps
$t_{propagation}$	33.21ps
t_{rise}	39.09ps
t_{fall}	22.80ps

۳.۲ تحلیل توازن سرعت-توان با استفاده از تکنیک ابعاددهی گیت

در این بخش هدف بررسی عملی تأثیر تغییر ابعاد یکی از گیت‌های کلیدی مسیر بر عملکرد کلی مدار بود. به‌طور مشخص گیت NOR3 برای این تحلیل انتخاب شد تا توازن میان تأخیر انتشار و توان مصرفی میانگین به دست آید و نقطه کاری بهینه برای مدار مشخص گردد. برای این منظور با ثابت نگه داشتن ابعاد سایر گیت‌ها بر اساس مقادیر بهینه محاسبه‌شده در بخش قبل، اندازه گیت NOR3 با استفاده از دستور ALTER. در Hspice در بازه‌ای حول مقدار بهینه تئوری (2.5 تا 7.5) پیمایش شد. کدهای مربوط به این شبیه‌سازی در فایل power.sp پیاده‌سازی شده است. در هر مرحله پارامترهای کلیدی شامل تأخیر انتشار کل مسیر (t_p)، زمان‌های صعود و نزول در خروجی نهایی (t_{rise} و t_{fall}) و توان مصرفی میانگین (P_{avg}) اندازه‌گیری شدند. نتایج کامل در جدول ۳ آورده شده است.

جدول ۳: نتایج تحلیل توازن سرعت-توان با تغییر اندازه گیت NOR3

اندازه گیت (Size)	تأخیر انتشار (ps) (t_p)	زمان صعود (ps) (t_{rise})	زمان نزول (ps) (t_{fall})	توان میانگین (μW) (P_{avg})
2.5	39.38	19.22	28.86	550.1
3.0	37.28	17.78	27.28	552.7
3.5	36.37	17.29	26.48	557.0
4.0	35.51	16.36	25.04	561.6
4.5	35.11	16.09	25.00	566.6
5.14	35.14	15.47	24.76	574.1
5.5	35.14	15.15	24.50	578.3
6.0	35.20	14.88	24.15	584.2
6.5	35.31	14.86	23.99	590.4
7.0	35.46	14.67	23.96	596.7
7.5	35.72	14.42	24.07	603.2

همان‌طور که انتظار می‌رفت با افزایش اندازه گیت، توان مصرفی میانگین به‌صورت یکنواخت و تقریباً خطی افزایش می‌یابد. برخلاف توان، رفتار تأخیر غیریکنواخت است. با افزایش اندازه گیت، تأخیر ابتدا کاهش یافته و به یک مقدار کمینه در $\text{Size} = 4.5$ (با تأخیر 35.11ps) می‌رسد. پس از این نقطه با بزرگ‌تر شدن گیت، تأخیر مجدداً افزایش می‌یابد. این تحلیل به‌صورت عملی نشان داد که برای بهینه‌سازی سرعت یک مسیر منطقی، بزرگ کردن بی‌رویه گیت‌ها راه‌حل مناسبی نیست و یک اندازه بهینه برای دستیابی به کمترین تأخیر وجود دارد. علاوه بر این، تأیید شد که یک توازن اساسی بین سرعت و توان وجود دارد؛ نقطه بهینه برای تأخیر ($\text{Size} = 4.5$) لزوماً کم‌مصرف‌ترین گزینه نیست.

۴.۲ اندازه‌گیری توان مصرفی در حالت ورودی ثابت

مطابق با روال پروژه برای بررسی توان مصرفی در حالت پایدار ورودی مدار (A) بر روی یک مقدار ثابت DC معادل 0 تنظیم گردید. کد مربوط به این شبیه‌سازی در فایلی به نام power_static.sp پیاده‌سازی شده است. پس از اجرای شبیه‌سازی و پیمایش اندازه گیت NOR3 در 10 مقدار مختلف توان مصرفی کل مدار برای هر سایز مطابق جدول ۴ به دست آمد.

جدول ۴: نتایج توان مصرفی کل با ورودی ثابت

اندازه گیت NOR3 (Size)	توان اندازه‌گیری شده (μW)
2.5	392.4
3.0	394.1
3.5	395.7
4.0	397.3
4.5	398.9
5.5	402.2
6.0	403.8
6.5	405.5
7.0	407.1
7.5	408.7

برای تحلیل این نتایج باید به ماهیت توان مصرفی در مدارهای CMOS توجه کرد. توان کل (P_{Total}) از دو مؤلفه اصلی تشکیل شده است:


• **توان دینامیک (P_{Dynamic}):** که هنگام سوئیچ کردن گیت‌ها مصرف می‌شود.

• **توان استاتیک (P_{Static}):** که ناشی از جریان‌های نشتی در حالت پایدار است.

از آنجایی که در این شبیه‌سازی ورودی ثابت است و هیچ‌گونه سوئیچی در گره‌های داخلی مدار رخ نمی‌دهد مؤلفه توان دینامیک به‌طور کامل حذف شده ($P_{\text{Dynamic}} \approx 0$) و به صفر میل می‌کند. بنابراین مقادیر اندازه‌گیری شده در جدول فوق هرچند به عنوان توان کل (avg_power) توسط شبیه‌ساز گزارش شده‌اند در واقع بیانگر **توان استاتیک خالص** (توان نشتی) مدار هستند.

همان‌طور که در نتایج مشاهده می‌شود با افزایش اندازه گیت NOR3 توان استاتیک نیز به‌صورت یکنواخت افزایش می‌یابد. لازم به ذکر است که برای سایز بهینه اولیه ($\text{Size} = 5.14$)، این توان برابر با $401.0 \mu W$ اندازه‌گیری شد.

در این بخش نتایج به دست آمده از تحلیل توازن سرعت-توان (بخش ج، با ورودی PULSE) و نتایج اندازه‌گیری توان استاتیک (با ورودی ثابت DC) با یکدیگر مقایسه می‌شوند تا سهم هر یک از مؤلفه‌های توان مشخص گردد. برای نمایش بهتر تفاوت‌ها و روند تغییرات از یک نمودار میله‌ای (Bar Chart) استفاده شده است. مقادیر توان مورد نیاز برای رسم این نمودار به صورت دستی از فایل‌های خروجی .lis مربوط به هر دو شبیه‌سازی استخراج گردید. سپس با استفاده از زبان برنامه‌نویسی پایتون رسم نمودار در فایل plot.py پیاده‌سازی شده است.



شکل ۸: نمودار مقایسه‌ای توان کل (Total) و توان استاتیک (Static) بر حسب اندازه گیت NOR3

نمودار به وضوح نشان می‌دهد که با افزایش اندازه گیت NOR3، هم توان کل (آبی) و هم توان استاتیک (قرمز) به طور هماهنگ افزایش می‌یابند. مهم‌ترین نتیجه‌ای که از این مقایسه حاصل می‌شود، سهم بسیار بالای توان استاتیک است که حدود 70% از کل توان مصرفی مدار را تشکیل می‌دهد. این امر نشان می‌دهد که در تکنولوژی‌های مدرن مانند 32nm، توان نشتی (Leakage) دیگر یک عامل حاشیه‌ای نیست بلکه به چالش اصلی در طراحی مدارهای کم‌مصرف تبدیل شده است. تفاوت بین مقادیر توان کل و استاتیک نشان‌دهنده توان دینامیک است که آن هم با بزرگتر شدن گیت به دلیل افزایش خازن‌ها رشد می‌کند. افزایش سرعت عملکرد که با بزرگ کردن گیت‌ها به دست آمد مستقیماً به قیمت افزایش قابل توجه توان مصرفی تمام می‌شود که بخش عمده آن ناشی از توان نشتی است.

تحلیل تغییرات توان مصرفی دینامیک

در این بخش مؤلفه دینامیک توان مصرفی را از توان کل جدا کرده و روند تغییرات آن را بر اساس مبانی تئوری تحلیل می‌کنیم. توان دینامیک از رابطه $P_{\text{Dynamic}} = P_{\text{Total}} - P_{\text{Static}}$ محاسبه شده است. مقادیر استخراج شده از شبیه‌سازی‌ها و توان دینامیک محاسبه شده در جدول ۵ آورده شده است.

جدول ۵: نتایج توان کل استاتیک و دینامیک بر حسب اندازه گیت NOR3

اندازه گیت (Size)	توان کل (μW)	توان استاتیک (μW)	توان دینامیک (μW)
2.5	550.1	392.4	157.7
3.0	563.8	394.1	169.7
3.5	579.0	396.1	182.9
4.0	595.0	398.3	196.7
4.5	611.8	400.7	211.1
5.14	629.4	401.0	228.4
5.5	647.6	403.5	244.1
6.0	666.3	406.4	259.9
6.5	685.7	409.5	276.2
7.0	705.5	412.8	292.7
7.5	725.9	416.2	309.7

همانطور که در ستون آخر جدول مشاهده می‌شود با افزایش اندازه گیت NOR3 مقدار توان دینامیک به طور پیوسته افزایش می‌یابد. این نتیجه با رابطه تئوری توان دینامیک $P_{\text{Dynamic}} = \alpha C V_{DD}^2 f$ کاملاً سازگار است.

در این شبیه‌سازی فاکتور فعالیت (α) ولتاژ تغذیه (V_{DD}) و فرکانس (f) برای تمام اندازه‌های گیت ثابت نگه داشته شده‌اند. تنها پارامتری که تغییر می‌کند ظرفیت خازنی (C) است. افزایش سایز گیت به معنای افزایش عرض ترانزیستورهای آن است که مستقیماً منجر به افزایش خازن‌های داخلی و خروجی آن گیت می‌شود.

از آنجایی که توان دینامیک رابطه مستقیمی با خازن دارد ($P_{\text{Dynamic}} \propto C$) افزایش سایز گیت به طور قابل پیش‌بینی منجر به افزایش توان دینامیک مصرفی می‌شود. نتایج عددی به دست آمده در جدول این رابطه تئوری را به صورت عملی تأیید می‌کنند.

۳ حداقل کردن تأخیر کلی مدار

ما در بخش‌های قبل Path Effort را برای مدار محاسبه کردیم که مقدار آن $F = 91$ شد. اکنون مقدار بهینه $\hat{N}$ را محاسبه می‌کنیم:

$$\hat{N} = \log_{3.59} F$$

$$\hat{N} = \log_{3.59}(91) = \frac{\ln(91)}{\ln(3.59)} = \frac{4.51}{1.278} \approx 3.52$$

عدد بهینه برای تعداد طبقات $\hat{N} \approx 3.52$ است. مسیر فعلی ما دارای $N = 3$ طبقه است. از آنجایی که عدد بهینه (۵۲.۳) از ۳ بیشتر است با اضافه کردن یک یا چند اینورتر (بافر) به انتهای مسیر ممکن است بتوانیم تأخیر را کمتر کنیم.

۱.۳ محاسبات برای مسیر ۴ طبقه (N=۴)

در این حالت یک اینورتر به انتهای مسیر اصلی اضافه می‌کنیم. مسیر جدید:
 $NOR2 \rightarrow NOR3 \rightarrow NAND2 \rightarrow INV$

• (G): Effort Logical Path

$$G_{N=4} = g_{NOR2} \times g_{NOR3} \times g_{NAND2} \times g_{INV}$$

$$G_{N=4} = (5/3) \times (7/3) \times (4/3) \times 1 = 140/27$$

(مقدار G تغییر نمی‌کند)

• (B): Effort Branching Path

$$B = 3 \times 3 \times 1 \times 1 = 9$$

• (H): Effort Electrical Path

$$H = C_{out}/C_{in} = 78/40 = 1.95$$

(بار ورودی و خروجی مسیر ثابت است)

• (F): Effort Path Total

$$F = G \times B \times H = (140/27) \times 9 \times 1.95 = 91$$

(مقدار F ثابت می‌ماند)

• (P): Delay Parasitic Path با اضافه شدن یک اینورتر تأخیر پارازیتی آن اضافه می‌شود ($p_{inv} = 1$).

$$P_{N=4} = P_{N=3} + p_{inv} = 7 + 1 = 8$$

• تلاش بهینه هر طبقه ($\hat{f}$):

$$\hat{f} = F^{1/N} = (91)^{1/4} \approx 3.088 \approx 3.1$$

• حداقل تأخیر تئوری (D_{min}):

$$D_{min,N=4} = N \cdot \hat{f} + P = (4 \times 3.1) + 8 = 12.4 + 8 = 20.4$$

این مقدار (20.4) از تأخیر حالت ۳ طبقه (20.5) کمتر است اما یک نکته بسیار مهم وجود دارد: با اضافه کردن تنها یک اینورتر منطق کلی مدار معکوس می‌شود. برای حفظ عملکرد صحیح مدار باید اینورترها به صورت جفتی اضافه شوند. بنابراین این حالت از نظر منطقی معتبر نیست و باید به سراغ حالت ۵ طبقه برویم.

۲.۳ محاسبات برای مسیر ۵ طبقه (N=۵)

در این حالت دو اینورتر به انتهای مسیر اصلی اضافه می‌کنیم تا منطق مدار حفظ شود. مسیر جدید:
 $NOR2 \rightarrow NOR3 \rightarrow NAND2 \rightarrow INV \rightarrow INV$

• (G): Effort Logical Path

$$G_{N=5} = g_{NOR2} \times g_{NOR3} \times g_{NAND2} \times g_{INV} \times g_{INV}$$

$$G_{N=5} = (5/3) \times (7/3) \times (4/3) \times 1 \times 1 = 140/27$$

(مقدار G تغییر نمی‌کند)

• (B): Effort Branching Path

$$B = 3 \times 3 \times 1 \times 1 \times 1 = 9$$

• (H): Effort Electrical Path

$$H = C_{out}/C_{in} = 78/40 = 1.95$$

(بار ورودی و خروجی مسیر ثابت است)

• (F): Effort Path Total

$$F = G \times B \times H = (140/27) \times 9 \times 1.95 = 91$$

(مقدار F ثابت می‌ماند)

• (P): Delay Parasitic تأخیر پارازیتی دو اینورتر به مجموع قبلی اضافه می‌شود.

$$P_{N=5} = P_{N=3} + p_{inv} + p_{inv} = 7 + 1 + 1 = 9$$

• تلاش بهینه هر طبقه ($\hat{f}$):

$$\hat{f} = F^{1/N} = (91)^{1/5} \approx 2.46$$

• حداقل تأخیر تئوری (D_{min}):

$$D_{min,N=5} = N \cdot \hat{f} + P = (5 \times 2.46) + 9 = 12.3 + 9 = 21.3$$

برای به دست آوردن ابعاد بهینه تلاش هر طبقه را برابر با مقدار بهینه ($\hat{f} = 2.46$) قرار می‌دهیم. مجهول‌های ما ابعاد چهار گیت در مسیر هستند. ما این ابعاد را با حروف X_{new} (NOR3)، Y_{new} (NAND2)، Z (INV1) و W (INV2) نمایش می‌دهیم. در محاسبات زیر این حروف بیانگر خازن ورودی گیت متناظر هستند. در انتها این خازن‌ها را به سائز نهایی تبدیل خواهیم کرد.

الف) محاسبه خازن ورودی NOR^۳ (مجهول X_{new})

با قرار دادن $f_1 = \hat{f}$:

$$\begin{aligned} f_1 &= g_1 \cdot h_1 = \hat{f} \\ \left(\frac{5}{3}\right) \cdot \left(\frac{3 \cdot X_{new}}{40}\right) &= 2.46 \\ \frac{5 \cdot X_{new}}{40} &= 2.46 \\ \frac{X_{new}}{8} &= 2.46 \\ X_{new} &= 8 \times 2.46 \implies X_{new} \approx 19.68 \end{aligned}$$

ب) محاسبه خازن ورودی NAND^۲ (مجهول Y_{new})

با قرار دادن $f_2 = \hat{f}$:

$$\begin{aligned} f_2 &= g_2 \cdot h_2 = \hat{f} \\ \left(\frac{7}{3}\right) \cdot \left(\frac{3 \cdot Y_{new}}{X_{new}}\right) &= 2.46 \\ \frac{7 \cdot Y_{new}}{19.68} &= 2.46 \\ Y_{new} &= \frac{2.46 \times 19.68}{7} \implies Y_{new} \approx 6.92 \end{aligned}$$

ج) محاسبه خازن ورودی INV^۱ (مجهول Z)

با قرار دادن $f_3 = \hat{f}$:

$$\begin{aligned} f_3 &= g_3 \cdot h_3 = \hat{f} \\ \left(\frac{4}{3}\right) \cdot \left(\frac{Z}{6.92}\right) &= 2.46 \\ Z &= \frac{2.46 \times 6.92 \times 3}{4} \implies Z \approx 12.77 \end{aligned}$$

د) محاسبه خازن ورودی INV۲ (مجهول W)

با قرار دادن $f_4 = \hat{f}$:

$$f_4 = g_4 \cdot h_4 = \hat{f}$$

$$\frac{W}{12.77} = 2.46$$

$$W = 2.46 \times 12.77 \Rightarrow W \approx 31.41$$

مقادیر خازن محاسبه شده به پارامتر size (ضریب مقیاس دهنده) تبدیل شدند تا در شبیه ساز قابل استفاده باشند. این کار با تقسیم خازن محاسبه شده بر خازن ورودی گیت متناظر با size=1 انجام شد.

• سایز NOR3: $3 \Rightarrow \text{Size}(X_{new}) = 19.68/7 \approx 2.81$

• سایز NAND2: $2 \Rightarrow \text{Size}(Y_{new}) = 6.92/4 \approx 1.73$

• سایز INV1: $4 \Rightarrow \text{Size}(Z) = 12.77/3 \approx 4.25$

• سایز INV2: $10 \Rightarrow \text{Size}(W) = 31.41/3 \approx 10.47$

بر اساس محاسبات مدار در فایل min_delay.sp پیاده سازی و شبیه سازی گردید.

۳.۳ نتایج شبیه سازی و مقایسه جامع

جدول ۶: پارامترهای زمانی مسیر ۵ طبقه بهینه شده

پارامتر	مقدار اندازه گیری شده
t_{pHL}	30.53ps
t_{pLH}	39.63ps
$t_{propagation}$	35.08ps
t_{rise}	20.17ps
t_{fall}	14.39ps

مقایسه جامع نتایج (مسیر ۳ طبقه در برابر ۵ طبقه):

جدول ۷: مقایسه جامع نتایج طراحی

تغییرات	مدار ۵ طبقه	مدار ۳ طبقه	پارامتر
+1.87 ps (5.6% increase)	35.08 ps	33.21 ps	$t_{propagation}$
-18.92 ps (48.4% improvement)	20.17 ps	39.09 ps	t_{rise}
-8.41 ps (36.9% improvement)	14.39 ps	22.80 ps	t_{fall}

اگرچه هدف اولیه کاهش تأخیر انتشار بود اما طراحی ۵ طبقه بهینه شده در نهایت کمی کندتر از مدار ۳ طبقه اولیه عمل کرد (تأخیر از 33.21ps به 35.08ps افزایش یافت). این نتیجه با پیش‌بینی‌های تئوری Logical Effort که تأخیر انگلی بیشتری را برای مسیر طولانی‌تر نشان می‌داد کاملاً مطابقت دارد. با این حال این طراحی یک موفقیت بزرگ در زمینه دیگری به همراه داشت. بهبود چشمگیر کیفیت سیگنال خروجی. زمان‌های Rise و Fall به ترتیب ۴۸٪ و ۳۷٪ کاهش یافتند که به معنای لبه‌های سیگنال بسیار تیزتر و قوی‌تر است.